Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2584360B2 - Optical semiconductor device - Google Patents
[go: Go Back, main page]

JP2584360B2 - Optical semiconductor device - Google Patents

Optical semiconductor device

Info

Publication number
JP2584360B2
JP2584360B2 JP3064809A JP6480991A JP2584360B2 JP 2584360 B2 JP2584360 B2 JP 2584360B2 JP 3064809 A JP3064809 A JP 3064809A JP 6480991 A JP6480991 A JP 6480991A JP 2584360 B2 JP2584360 B2 JP 2584360B2
Authority
JP
Japan
Prior art keywords
light
shielding film
layer
photodiode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3064809A
Other languages
Japanese (ja)
Other versions
JPH04299860A (en
Inventor
恵司 三田
干城 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP3064809A priority Critical patent/JP2584360B2/en
Publication of JPH04299860A publication Critical patent/JPH04299860A/en
Application granted granted Critical
Publication of JP2584360B2 publication Critical patent/JP2584360B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はホトダイオードとバイポ
ーラICとを一体化した光半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor device in which a photodiode and a bipolar IC are integrated.

【0002】[0002]

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドIC化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
2. Description of the Related Art An optical semiconductor device in which a light receiving element and a peripheral circuit are integrated and formed in a monolithic manner is different from a hybrid IC in which a light receiving element and a circuit element are separately manufactured, and cost reduction can be expected. It has the advantage of being strong against noise due to external electromagnetic fields.

【0003】このような光半導体装置の従来の構造とし
て、例えば特開平1−205564号公報に記載された
ものが公知である。これを図11に示す。同図におい
て、(1)はP型の半導体基板、(2)はP型のエピタ
キシャル層、(3)はN型のエピタキシャル層、(4)
はP+型分離領域、(5)はN+型拡散領域、(6)はN
+型埋め込み層、(7)はP型ベース領域、(8)はN+
型エミッタ領域である。ホトダイオード()はP型エ
ピタキシャル層(2)とN型エピタキシャル層(3)と
のPN接合で形成し、N+型拡散領域(5)をカソード
取出し、分離領域(4)をアノード取出しとしたもので
ある。NPNトランジスタ(10)はP型エピタキシャ
ル層(2)とN型エピタキシャル層(3)との境界に埋
め込み層(6)を設け、N型エピタキシャル層(3)を
コレクタとしたものである。そして、基板(1)からの
オートドープ層(11)によって加速電界を形成し、空
乏層より深部の領域で発生したキャリアの移動を容易に
したものである。
The conventional structure of such an optical semiconductor device is
For example, Japanese Patent Application Laid-Open No.
Those are known. This is shown in FIG. Smell
(1) is a P-type semiconductor substrate, and (2) is a P-type epitaxial substrate.
Axial layer, (3) N-type epitaxial layer, (4)
Is P+Mold separation area, (5) is N+Type diffusion region, (6) is N
+Mold buried layer, (7) is P-type base region, (8) is N+
Type emitter region. Photodiode (9) Is P-type
The epitaxial layer (2) and the N-type epitaxial layer (3)
Formed at the PN junction of N+Type diffusion region (5) as cathode
The extraction and separation area (4) is the anode extraction
is there. NPN transistor (10) Is a P-type epitaxy
Buried in the boundary between the silicon layer (2) and the N-type epitaxial layer (3).
An embedded layer (6) is provided, and an N-type epitaxial layer (3) is formed.
It was a collector. And from the substrate (1)
An acceleration electric field is formed by the auto-doping layer (11),
Easy migration of carriers generated in the region deeper than the scarce layer
It was done.

【0004】斯る装置は、光信号を受光する必要性か
ら、前記光信号の波長の光が通過できる樹脂にてモール
ドされる。また、NPNトランジスタ(10)等の領域
でも光入射によって光生成キャリアが発生し、このキャ
リアが寄生効果や誤動作を招く。そのためICチップに
は、ホトダイオード()部分のみに光が照射される手
段を拠す必要がある。
[0004] Such a device is molded with a resin through which light having the wavelength of the optical signal can pass because of the necessity of receiving the optical signal. In addition, even in a region such as the NPN transistor ( 10 ), light-generated carriers are generated by light incidence, and these carriers cause a parasitic effect or a malfunction. Therefore, it is necessary to provide the IC chip with a means for irradiating light only to the photodiode ( 9 ).

【0005】上記手段として最も簡便な方法は、多層配
線技術を利用したAl配線層を遮光膜として用いる方法
である。すなわち単層又は多層構造で素子間接続を行っ
た後、ポリイミド系樹脂による層間絶縁膜を介してIC
チップ全面にAl膜を形成し、このAl膜のホトダイオ
ード()部分を開口して光入射用の窓としたものであ
る。
The simplest method as the above means is to use an Al wiring layer using a multilayer wiring technology as a light shielding film. That is, after connecting the elements in a single-layer or multilayer structure, the IC is interposed via an interlayer insulating film made of a polyimide resin.
An Al film is formed on the entire surface of the chip, and the photodiode ( 9 ) portion of the Al film is opened to form a window for light incidence.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、ポリイ
ミド系樹脂の全面にAl膜を堆積すると、ポリイミド系
樹脂とAl膜とで熱膨張係数に差があるため、Al配線
のアロイ工程(300〜400℃)等でポリイミド系樹
脂が膨張し、Al膜がふくれる所謂フクレ不良が発生す
る欠点があった。
However, if an Al film is deposited over the entire surface of the polyimide resin, there is a difference in the coefficient of thermal expansion between the polyimide resin and the Al film. ), The polyimide-based resin expands, causing a so-called blister defect in which the Al film swells.

【0007】ポリイミド系樹脂の中にはAl膜とのスト
レスを緩和したものもあるが、これらはウェットエッチ
ングが困難である欠点を有し、低コスト化できない欠点
がある。
[0007] Some polyimide resins alleviate the stress with the Al film, but these have the drawback that wet etching is difficult and that the cost cannot be reduced.

【0008】[0008]

【課題を解決するため手段】本発明は上記従来の欠点に
鑑み成され、素子間接続を行う電極配線(38)と、電
極配線(38)を覆うポリイミド系の層間絶縁膜(3
9)と、層間絶縁膜(39)上をホトダイオード(
)部を除いて覆う遮光膜(40)と、遮光膜(40)
に形成した貫通孔(42)と、貫通孔(42)の下部に
前記電極配線を利用して形成した第2の遮光膜(43)
とを具備することにより、Al膜のフクレ不良を防止す
ると同時に、ホトダイオード(21)部以外への光の入
射を防止できる光半導体装置を提供するものである。
SUMMARY OF THE INVENTION The present invention addresses the above disadvantages.
The electrode wiring (38) for connecting the elements,
Polyimide-based interlayer insulating film (3
9) and a photodiode (39) on the interlayer insulating film (39).2
1A light-shielding film (40) covering except for the portion ()) and a light-shielding film (40)
And a lower portion of the through hole (42).
Second light-shielding film (43) formed using the electrode wiring
To prevent blister defect of the Al film.
At the same time as the photodiode (21Light input to parts other than)
An object of the present invention is to provide an optical semiconductor device capable of preventing radiation.

【0009】[0009]

【作用】本発明によれば、遮光膜(40)に多数の貫通
孔(42)を形成したことにより、貫通孔(42)でポ
リイミド系樹脂とAl膜の熱膨張係数の差による応力を
吸収できる。また、貫通孔(42)の下部に第2の遮光
膜(43)を配置することによって、貫通孔(42)を
通過する光を遮断できるので、ホトダイオード(21
部以外で光生成キャリアが発生することを防止できる。
According to the present invention, since a large number of through holes (42) are formed in the light shielding film (40), the through holes (42) absorb the stress caused by the difference in thermal expansion coefficient between the polyimide resin and the Al film. it can. In addition, since the light passing through the through-hole (42) can be blocked by disposing the second light-shielding film (43) below the through-hole (42), the photodiode ( 21 )
It is possible to prevent the generation of photo-generated carriers in portions other than the portion.

【0010】[0010]

【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図1はホトダイオード(21)とN
PNトランジスタ(22)とを組み込んだICの断面図
である。同図において、(23)はP型の単結晶シリコ
ン半導体基板、(24)は基板(23)上に気相成長法
によりノンドープで積層した厚さ15〜20μの第1の
エピタキシャル層、(25)は第1のエピタキシャル層
(24)上に気相成長法によりリン(P)ドープで積層
した厚さ4〜6μの第2のエピタキシャル層である。基
板(23)は一般的なバイポーラICのものより不純物
濃度が低い40〜60Ω・cmの比抵抗のものを用い、
第1のエピタキシャル層(24)はノンドープで積層す
ることにより、積層時で1000Ω・cm以上、拡散領
域を形成するための熱処理を与えた後の完成時で200
〜1500Ω・cmの比抵抗を有する。第2のエピタキ
シャル層(25)は、リン(P)を10 15〜1016cm
-3程ドープすることにより、0.5〜3.0Ω・cmの
比抵抗を有する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.
This will be described in detail. Figure 1 shows a photodiode (21) And N
PN transistor (22Sectional view of an IC incorporating
It is. In the figure, (23) indicates a P-type single crystal silicon.
Semiconductor substrate, (24) is a vapor deposition method on the substrate (23).
15-20 μm thick first non-doped layer
Epitaxial layer, (25) is first epitaxial layer
(24) Stacked with phosphorus (P) dope by vapor phase epitaxy
A second epitaxial layer having a thickness of 4 to 6 μm. Base
The plate (23) is more impurity than that of a general bipolar IC
Use the one with low specific resistance of 40-60Ωcm,
The first epitaxial layer (24) is stacked without doping.
In this way, the diffusion area
200 after completion of the heat treatment for forming the region.
It has a specific resistance of 11500 Ω · cm. The second epitaki
The char layer (25) is formed by adding phosphorus (P) to 10 Fifteen-1016cm
-3By doping about 0.5 to 3.0 Ω · cm
Has specific resistance.

【0011】第1と第2のエピタキシャル層(24)
(25)は、両者を完全に貫通するP +型分離領域(
)によってホトダイオード(21)形成部分とNPN
トランジスタ(22)形成部分とに電気的に分離され
る。この分離領域(26)は、基板(23)表面から上
下方向に拡散した第1の分離領域(27)と、第1と第
2のエピタキシャル層(24)(25)の境界から上下
方向に拡散した第2の分離領域(28)と、第2のエピ
タキシャル層(25)表面から形成した第3の分離領域
(29)から成り、3者が連結することで第1と第2の
エピタキシャル層(24)(25)を島状に分離する。
First and second epitaxial layers (24)
(25) is a P that completely penetrates both +Type separation area (2
6) By the photodiode (21) Forming part and NPN
Transistor (22) Formed part and electrically separated
You. This separation area (26) Is from the surface of the substrate (23)
A first separation region (27) diffused downward;
2 from the boundary between the epitaxial layers (24) and (25)
A second isolation region (28) diffused in the direction;
Third isolation region formed from the surface of the axial layer (25)
(29) and the first and second
The epitaxial layers (24) and (25) are separated into islands.

【0012】ホトダイオード(21)部の第2のエピタ
キシャル層(25)表面には、ホトダイオード(21
のカソード取出しとなるN+型拡散領域(30)を形成
する。N+型拡散領域(30)を第1の島領域の略全面
に拡大すると、カソードの取出し直列抵抗を低減でき
る。N+型拡散領域(30)上の酸化膜は部分的に開口
され、この開口部を覆うようにしてシリコン表面に直に
接触する反射防止膜(31)を形成する。反射防止膜
(31)は膜厚800〜1000Åのシリコン窒化膜
(SiN)から成る。反射防止膜(31)の一部は除去
され、除去された部分にコンタクトホールを介してカソ
ード電極(32)がN+型拡散領域(30)にオーミッ
ク接触する。また、分離領域(26)をホトダイオード
21)のアノード側低抵抗取出し領域として、アノー
ド電極(33)が分離領域(26)の表面にコンタクト
する。
On the surface of the second epitaxial layer (25) in the photodiode ( 21 ) portion, the photodiode ( 21 )
To form an N + -type diffusion region (30) for taking out the cathode. When the N + -type diffusion region (30) is expanded to substantially the entire surface of the first island region, the take-out series resistance of the cathode can be reduced. The oxide film on the N + type diffusion region (30) is partially opened, and an antireflection film (31) is formed so as to cover the opening and directly contact the silicon surface. The anti-reflection film (31) is made of a silicon nitride film (SiN) having a thickness of 800 to 1000 °. A part of the antireflection film (31) is removed, and the cathode electrode (32) makes ohmic contact with the N + type diffusion region (30) through the contact hole in the removed part. Further, the isolation region ( 26 ) is used as the anode-side low-resistance extraction region of the photodiode ( 21 ), and the anode electrode (33) contacts the surface of the isolation region ( 26 ).

【0013】NPNトランジスタ(22)部の第1と第
2のエピタキシャル層(24)(25)の境界部には、
+型の埋め込み層(34)が埋め込まれている。埋め
込み層(34)上方の第2のエピタキシャル層(25)
表面には、NPNトランジスタ(22)のP型のベース
領域(35)、N+型のエミッタ領域(36)、および
+型のコレクタコンタクト領域(37)を形成する。
各拡散領域上には1層目の配線層による電極配線(3
8)がコンタクトホールを介してオーミック接触する。
尚、前記アノード電極(32)とカソード電極(33)
は1層目の配線層によるものである。電極配線(38)
が絶縁膜上を延在することによって各素子を電気接続
し、ホトダイオード(21)が光信号入力部を、NPN
トランジスタ(22)が他の素子と共に信号処理回路を
構成する。
At the boundary between the first and second epitaxial layers (24) and (25) of the NPN transistor ( 22 ),
An N + type buried layer (34) is buried. Second epitaxial layer (25) above buried layer (34)
On the surface, a P-type base region (35), an N + -type emitter region (36), and an N + -type collector contact region (37) of the NPN transistor ( 22 ) are formed.
On each diffusion region, an electrode wiring (3
8) makes ohmic contact via the contact hole.
The anode electrode (32) and the cathode electrode (33)
Is based on the first wiring layer. Electrode wiring (38)
Extends over the insulating film to electrically connect the elements, and a photodiode ( 21 ) connects the optical signal input section to the NPN
The transistor ( 22 ) forms a signal processing circuit together with other elements.

【0014】電極配線(38)上はPIX(日立化成:
商品名)等のポリイミド系樹脂による膜厚1.0〜2.
0μの層間絶縁膜(39)が覆い、層間絶縁膜(39)
上にAl膜による遮光膜(40)を形成する。遮光膜
(40)の上は再度ポリイミド系樹脂から成るジャケッ
ト・コート(41)が被覆する。遮光膜(40)は、ホ
トダイオード(21)部以外の殆どの領域を覆うと共
に、大体一定間隔でスリット状の貫通孔(42)が設け
られる。貫通孔(42)は10μ×10μ程度の大きさ
を有し、遮光膜(40)が300μ×300μ以上の面
積で連続することのないように多数箇所に設けられる。
PIX (Hitachi Chemical:
Film thickness of 1.0 to 2.
0 μm interlayer insulating film (39) covers the interlayer insulating film (39)
A light shielding film (40) of an Al film is formed thereon. The light-shielding film (40) is again covered with a jacket coat (41) made of a polyimide resin. The light-shielding film (40) covers most of the area other than the photodiode ( 21 ), and is provided with slit-like through holes (42) at approximately constant intervals. The through-holes (42) have a size of about 10 μ × 10 μ, and are provided at a large number of places so that the light-shielding film (40) is not continuous with an area of 300 μ × 300 μ or more.

【0015】遮光膜(40)の貫通孔(42)の下部に
は、第2図に示すように1層目の電極配線によって貫通
孔(42)をふさぐ第2の遮光膜(43)を形成する。
第2の遮光膜(43)は、貫通孔(42)の大きさより
大きく40μ×40μ程の大きさに形成され、それは素
子間接続を行う電極配線(38)の一部であっても、素
子間接続に関与しないダミーの配線であっても良い。
As shown in FIG. 2, a second light-shielding film (43) is formed below the through-hole (42) of the light-shielding film (40) to cover the through-hole (42) by the first-layer electrode wiring. I do.
The second light-shielding film (43) is formed to have a size larger than the size of the through hole (42) and about 40 μ × 40 μ. Even if it is a part of the electrode wiring (38) for connection between the elements, Dummy wirings that do not participate in the connection between them may be used.

【0016】そして、ホトダイオード(21)上の層間
絶縁膜(39)と遮光膜(40)、およびシャケット・
コート(41)が光入射のために除去され、全体のチッ
プはシリコン酸化膜と同等の光屈折率を有し且つ光信号
の波長の光を通過するようなエポキシ系樹脂にてモール
ドされる。以上に説明した本発明の構成によれば、ホト
ダイオード(21)部以外の領域を遮光膜(40)で被
覆したので、ホトダイオード(21)以外への光入射を
防止できる。そのため、不要な部分での光生成キャリア
の発生を防止し、雑音や誤動作を防止できる。
The interlayer insulating film (39) and the light-shielding film (40) on the photodiode ( 21 ), and the
The coat (41) is removed for light incidence, and the entire chip is molded with an epoxy resin having a light refractive index equivalent to that of a silicon oxide film and transmitting light having a wavelength of an optical signal. According to the configuration of the present invention described above, since the area other than the photodiode ( 21 ) is covered with the light shielding film (40), it is possible to prevent light from entering the area other than the photodiode ( 21 ). Therefore, generation of photogenerated carriers in unnecessary portions can be prevented, and noise and malfunction can be prevented.

【0017】また、遮光膜(40)に貫通孔(42)を
形成することにより、ポリイミド系樹脂とアルミとの熱
膨張係数との差に起因する歪を貫通孔(42)で吸収で
きるので、遮光膜(40)のフクレ不良を防止できる。
さらに、貫通孔(42)の下部に第2の遮光膜(43)
を配置することによって、貫通孔(42)を通過した光
を第2の遮光膜(43)で遮へいできるので、余計な光
生成キャリアの発生を防止できる。
Further, by forming the through hole (42) in the light shielding film (40), the strain caused by the difference between the thermal expansion coefficient of the polyimide resin and the aluminum can be absorbed by the through hole (42). The blister defect of the light shielding film (40) can be prevented.
Further, a second light shielding film (43) is provided below the through hole (42).
Since the light passing through the through-hole (42) can be shielded by the second light-shielding film (43), unnecessary generation of photo-generated carriers can be prevented.

【0018】次にホトダイオード(21)の作用を説明
する。ホトダイオード(21)は、カソード電極(3
2)に+5Vの如きVCC電位を、アノード電極(33)
にGND電位を印加した逆バイアス状態で動作させる。
このような逆バイアスを与えると、ホトダイオード(
)の第1と第2のエピタキシャル層(24)(25)
の境界から空乏層が拡がり、第1のエピタキシャル層
(24)が高比抵抗層であることから特に第1のエピタ
キシャル層(24)中に大きく拡がる。その空乏層は基
板(23)に達するまで容易に拡がり、厚さ20〜25
μの極めて厚い空乏層を得ることができる。そのため、
ホトダイオード(21)の接合容量を低減し、高速応答
を可能にする。
Next, the operation of the photodiode ( 21 ) will be described. The photodiode ( 21 ) is connected to the cathode electrode (3).
The such V CC potential of the 2) + 5V, the anode electrode (33)
Are operated in a reverse bias state in which a GND potential is applied to the circuit.
When such a reverse bias is applied, the photodiode ( 2
1 ) First and second epitaxial layers (24) and (25)
The depletion layer spreads from the boundary of, and because the first epitaxial layer (24) is a high resistivity layer, it particularly greatly expands in the first epitaxial layer (24). The depletion layer spreads easily until it reaches the substrate (23) and has a thickness of 20-25.
An extremely thick depletion layer of μ can be obtained. for that reason,
The junction capacitance of the photodiode ( 21 ) is reduced to enable a high-speed response.

【0019】尚、本願においても、各拡散領域の熱処理
によって基板(23)中の不純物(ボロン)が第1のエ
ピタキシャル層(24)中に拡散されてP型のオートド
ープ層を形成する。しかしながら、ノンドープ層に重畳
するので不純物濃度はそれ程高くならずに済み、基板
(23)として40〜60Ω・cmの比較的低不純物濃
度のものを用いるとこの効果が倍増される。そのため、
熱拡散によるオートドープ層は空乏層の拡がりを阻害せ
ず、この点でも厚い空乏層を得ることができる。
It should be noted that also in the present invention, the impurity (boron) in the substrate (23) is diffused into the first epitaxial layer (24) by the heat treatment of each diffusion region to form a P-type auto-doped layer. However, since the impurity concentration is not so high because it is superimposed on the non-doped layer, the effect is doubled when a substrate (23) having a relatively low impurity concentration of 40 to 60 Ω · cm is used. for that reason,
The auto-doped layer by thermal diffusion does not inhibit the expansion of the depletion layer, and a thick depletion layer can be obtained also in this regard.

【0020】さらに、第1のエピタキシャル層(24)
をノンドープで積層すると、エピタキシャル成長工程
中、エピタキシャル層は基板(23)や第1の分離領域
(27)から飛散したボロン(B)がシリコン原子と再
結合して堆積したり、外界からの予期せぬ不純物(主と
してボロン)の侵入によって、イントリシック層に極め
て近いP型層となり得る。しかしながら、N型反転する
ことはまずあり得ないので、N型の第2のエピタキシャ
ル層(25)を形成することにより空乏層形成に適した
PIN接合又はPN接合を容易に形成できる。
Further, a first epitaxial layer (24)
When non-doped is deposited, during the epitaxial growth process, the epitaxial layer is likely to have boron (B) scattered from the substrate (23) or the first isolation region (27) recombined with silicon atoms and deposited, or to be expected from the outside. A non-impurity (mainly boron) intrusion can result in a P-type layer very close to the intrinsic layer. However, since N-type inversion is unlikely, it is possible to easily form a PIN junction or a PN junction suitable for forming a depletion layer by forming the N-type second epitaxial layer (25).

【0021】また、第1のエピタキシャル層(24)の
厚み以上の厚い空乏層が得られるので、入射光の吸収効
率が高く、その分だけホトダイオード(21)の深部で
発生するキャリア(空乏層外生成キャリア)の割合も減
少し、ホトダイオード(21)の高速化が図れる。ま
た、光入射によって発生したキャリアは、アノード側で
は低抵抗の分離領域(26)を介してアノード電極(3
3)に達するので、ホトダイオード(21)の直列抵抗
を小さくできる。カソード側は全面を覆うように形成し
たN+型拡散領域(30)で回収するので、直列抵抗を
小さくできる。
Further, since a thick depletion layer having a thickness equal to or greater than the thickness of the first epitaxial layer (24) is obtained, absorption efficiency of incident light is high, and the carrier generated in the deep portion of the photodiode ( 21 ) by that amount (outside the depletion layer). The ratio of generated carriers is also reduced, and the speed of the photodiode ( 21 ) can be increased. In addition, carriers generated by the light incidence enter the anode electrode (3) through the low-resistance separation region ( 26 ) on the anode side.
Since 3) is reached, the series resistance of the photodiode ( 21 ) can be reduced. Since the cathode side is recovered by the N + type diffusion region (30) formed so as to cover the entire surface, the series resistance can be reduced.

【0022】図1の構造は以下の製造方法によって達成
することができる。先ずP型基板(23)の表面を熱酸
化して酸化膜を形成し、酸化膜をホトエッチングして選
択マスクとする。そして基板(23)表面に分離領域
26)の第1の分離領域(27)を形成するボロン
(B)を拡散する(図3)。次いで選択マスクとして用
いた酸化膜を全て除去した後、基板(23)をエピタキ
シャル成長装置のサセプタ上に配置し、ランプ加熱によ
って基板(23)に1140℃程度の高温を与えると共
に反応管内にSiH2Cl2ガスとH2ガスを導入するこ
とにより、ノンドープの第1のエピタキシャル層(2
4)を15〜20μ成長させる。この様にノンドープで
成長させると、全工程が終了した完成時で200〜15
00Ω・cmの高比抵抗層に形成できる(図4)。
The structure shown in FIG. 1 can be achieved by the following manufacturing method. First, the surface of the P-type substrate (23) is thermally oxidized to form an oxide film, and the oxide film is photo-etched to form a selection mask. Then, boron (B) forming the first isolation region (27) of the isolation region ( 26 ) is diffused on the surface of the substrate (23) (FIG. 3). Next, after all the oxide film used as the selection mask is removed, the substrate (23) is placed on a susceptor of the epitaxial growth apparatus, a high temperature of about 1140 ° C. is applied to the substrate (23) by lamp heating, and SiH 2 Cl is introduced into the reaction tube. By introducing the 2 gas and the H 2 gas, the non-doped first epitaxial layer (2
4) grow 15-20μ. In this way, when the growth is performed undoped, 200 to 15 at the time of completion when all processes are completed.
It can be formed on a high resistivity layer of 00 Ω · cm (FIG. 4).

【0023】次いで第1のエピタキシャル層(24)表
面を熱酸化して選択マスクを形成し、NPNトランジス
タ(22)のN+型埋め込み層(34)を形成するアン
チモンを拡散する(図5)。この熱処理で第1の分離領
域(27)も少し拡散される。次いで選択マスクを変更
し、分離領域(26)の第2の分離領域(28)を形成
するボロン(B)を拡散する。そして酸化膜付けを行い
ながら基板(23)全体に熱処理を与え、第1と第2の
分離領域(27)(28)を拡散することにより両者を
連結する。本工程で第1の分離領域(27)は8〜10
μ、第2の分離領域(28)は6〜8μ拡散される(図
6)。その後、酸化膜を除去して第1のエピタキシャル
層(24)の上に膜厚4〜6μのリンドープの第2のエ
ピタキシャル層(25)を形成する。
Next, the surface of the first epitaxial layer (24) is thermally oxidized to form a selection mask, and antimony forming the N + type buried layer (34) of the NPN transistor ( 22 ) is diffused (FIG. 5). This heat treatment also slightly diffuses the first isolation region (27). Next, the selection mask is changed, and boron (B) forming the second isolation region (28) of the isolation region ( 26 ) is diffused. Then, a heat treatment is applied to the entire substrate (23) while applying an oxide film, and the first and second separation regions (27) and (28) are connected by diffusion. In this step, the first separation region (27) is 8 to 10
μ, the second separation region (28) is diffused by 6 to 8 μ (FIG. 6). Thereafter, the oxide film is removed to form a phosphorus-doped second epitaxial layer (25) having a thickness of 4 to 6 μ on the first epitaxial layer (24).

【0024】次いで第2のエピタキシャル層(25)表
面を熱酸化して選択マスクを形成し、分離領域(26
の第3の分離領域(29)を形成するボロン(B)を拡
散し、熱処理を加えて第2と第3の分離領域(28)
(29)を連結する。この工程で第2の分離領域(2
8)は上方向へ4〜5μ、第3の分離領域(29)は1
〜3μ拡散される(図7)。
Next, the surface of the second epitaxial layer (25) is thermally oxidized to form a selective mask, and the isolation region ( 26 ) is formed.
The boron (B) forming the third isolation region (29) is diffused, and heat treatment is applied to the second and third isolation regions (28).
(29) is connected. In this step, the second separation region (2
8) is 4-5 μ upward, and the third separation region (29) is 1 μm.
33μ is diffused (FIG. 7).

【0025】次いでベース拡散を行ってNPNトランジ
スタ(22)のベース領域(35)を形成し、さらにエ
ミッタ拡散を行ってNPNトランジスタ(22)のエミ
ッタ領域(36)とコレクタコンタクト領域(37)、
およびホトダイオード(21)のN+型拡散領域(3
0)を形成する(図8)。尚、第3の分離領域(29)
は上記ベース拡散で形成することも可能である。
[0025] then under base diffusion to form a base region (35) of the NPN transistor (22), further emitter region (36) and the collector contact region of the NPN transistor (22) by performing the emitter diffusion (37),
And N + -type diffusion region (3 photodiode (21)
0) is formed (FIG. 8). Incidentally, the third separation region (29)
Can be formed by the base diffusion described above.

【0026】次いでN+型拡散領域(30)上の酸化膜
を除去し、CVD法によって膜厚900Å程のシリコン
窒化膜(SixNy)を堆積し、堆積したシリコン窒化
膜をホトエッチングすることで反射防止膜(31)を形
成する(図9)。次いで酸化膜をホトエッチングしてコ
ンタクトホールを形成し、Alの堆積とホトエッチング
により1層目の配線層を形成する。1層目の配線層は各
領域にオーミック接触する電極配線(38)を形成する
他、第2の遮光膜(43)をも形成する(図10)。
Next, the oxide film on the N + type diffusion region (30) is removed, a silicon nitride film (SixNy) having a thickness of about 900 ° is deposited by a CVD method, and the deposited silicon nitride film is reflected by photoetching. The prevention film (31) is formed (FIG. 9). Next, a contact hole is formed by photo-etching the oxide film, and a first wiring layer is formed by Al deposition and photo-etching. The first wiring layer forms an electrode wiring (38) in ohmic contact with each region, and also forms a second light shielding film (43) (FIG. 10).

【0027】その後、ポリイミド系樹脂をスピンオンコ
ートし、ベークして層間絶縁膜(39)を形成する。必
要があれば外部接続用電極パッドの部分をウェットエッ
チングで開孔する。そしてAlの堆積とホトエッチング
により遮光膜(40)を形成し、ポリイミド系のジャケ
ット・コート(41)を形成し、ホトダイオード(
)上のジャケット・コート(41)と層間絶縁膜(3
9)を除去して図1の構造を得る。
Thereafter, the polyimide resin is spin-on
And baking to form an interlayer insulating film (39). Must
If necessary, remove the external connection electrode pad
Open by ching. And Al deposition and photo etching
A light shielding film (40) is formed by
And a photodiode (41) is formed.2
1) Jacket coat (41) and interlayer insulating film (3)
9) is removed to obtain the structure of FIG.

【0028】本発明のホトダイオード(21)部の構造
は上記実施例に限られるものではない。例えばN型の単
層エピタキシャル層構造とし、N+型拡散領域(30)
に代ってベース拡散によるP型領域を形成したものでも
良い。また、配線構造も上記実施例に限られるものでは
なく、例えば2層構造で素子間接続を行い、3層目で遮
光膜(40)を形成することができる。この場合は、1
層目又は2層目のどちらかで第2の遮光膜(43)を形
成する。
The structure of the photodiode ( 21 ) of the present invention is not limited to the above embodiment. For example, an N-type single-layer epitaxial layer structure, and an N + -type diffusion region (30)
Instead, a P-type region formed by base diffusion may be used. Further, the wiring structure is not limited to the above-described embodiment. For example, the inter-element connection is performed in a two-layer structure, and the light-shielding film (40) can be formed in the third layer. In this case, 1
The second light-shielding film (43) is formed as either the second layer or the second layer.

【0029】[0029]

【発明の効果】以上に説明した通り、本発明によれば、
遮光膜(40)に貫通孔(42)を多数個設けることに
よって、熱膨張係数の差に起因する遮光膜(40)のフ
クレ不良を防止できる利点を有する。さらに、貫通孔
(42)の下部に下層配線を利用した第2の遮光膜(4
3)を配置したので、貫通孔(42)を通過した光を遮
へいできる。そのため、ホトダイオード(21)以外で
の余計な光生成キャリアの発生を防止して、寄生効果や
雑音、および誤動作の発生を防止できる利点を有する。
As described above, according to the present invention,
Providing a large number of through-holes (42) in the light-shielding film (40) has an advantage that blistering failure of the light-shielding film (40) due to a difference in thermal expansion coefficient can be prevented. Further, a second light-shielding film (4) utilizing a lower layer wiring is formed below the through hole (42).
Since 3) is arranged, light passing through the through hole (42) can be shielded. Therefore, there is an advantage that generation of unnecessary light-generated carriers other than the photodiode ( 21 ) can be prevented, thereby preventing occurrence of a parasitic effect, noise, and malfunction.

【0030】さらに、下層配線層を利用して第2の遮光
膜(43)を形成したので、工程数の増大が無い利点を
有する。そしてさらに、ウェットエッチングが可能なポ
リイミド系樹脂を使用できるので、工程を簡略化でき安
価に製造できる利点をも有する。
Further, since the second light-shielding film (43) is formed using the lower wiring layer, there is an advantage that the number of steps is not increased. Further, since a polyimide-based resin capable of wet etching can be used, there is an advantage that the process can be simplified and the manufacturing can be performed at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光半導体装置を説明するための断面図
である。
FIG. 1 is a cross-sectional view illustrating an optical semiconductor device of the present invention.

【図2】本発明の光半導体装置を説明するための平面図
である。
FIG. 2 is a plan view for explaining the optical semiconductor device of the present invention.

【図3】図1の製造方法を説明する第1の図面である。FIG. 3 is a first drawing illustrating the manufacturing method of FIG. 1;

【図4】図1の製造方法を説明する第2の図面である。FIG. 4 is a second drawing illustrating the manufacturing method of FIG. 1;

【図5】図1の製造方法を説明する第3の図面である。FIG. 5 is a third drawing explaining the manufacturing method of FIG. 1;

【図6】図1の製造方法を説明する第4の図面である。FIG. 6 is a fourth drawing illustrating the manufacturing method of FIG. 1;

【図7】図1の製造方法を説明する第5の図面である。FIG. 7 is a fifth drawing for explaining the manufacturing method of FIG. 1;

【図8】図1の製造方法を説明する第6の図面である。FIG. 8 is a sixth drawing illustrating the manufacturing method of FIG. 1;

【図9】図1の製造方法を説明する第7の図面である。FIG. 9 is a seventh drawing illustrating the manufacturing method of FIG. 1;

【図10】図1の製造方法を説明する第8の図面であ
る。
FIG. 10 is an eighth drawing explaining the manufacturing method of FIG. 1;

【図11】従来例を示す断面図である。FIG. 11 is a sectional view showing a conventional example.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 同一基板上に光信号入力用のホトダイオ
ードと信号処理回路用のトランジスタとを形成し、前記
ホトダイオードの領域を除く領域を遮光膜で覆い、前記
遮光膜より下層の配線層で回路素子間の接続を行うと
に、前記遮光膜と前記配線層との間をポリイミド系の絶
縁膜で層間絶縁した光半導体装置において、 前記遮光膜に貫通孔を多数設け、前記貫通孔の下部に前
記下層の配線層を配置して第2の遮光膜とすることを特
徴とする光半導体装置。
1. A photodiode for inputting an optical signal and a transistor for a signal processing circuit are formed on the same substrate, a region excluding the region of the photodiode is covered with a light shielding film, and a circuit layer is formed by a wiring layer below the light shielding film. In connection with the connection between the elements, in an optical semiconductor device in which the light-shielding film and the wiring layer are interlayer-insulated with a polyimide-based insulating film, a large number of through holes are provided in the light-shielding film, An optical semiconductor device, wherein the lower wiring layer is disposed below a through hole to form a second light-shielding film.
【請求項2】 前記第2の遮光膜は回路素子間の接続を2. The light-shielding film according to claim 1, wherein the second light-shielding film is used to connect between circuit elements.
行う電極配線の一部であることを特徴とする請求項1記2. The method according to claim 1, wherein the electrode wiring is a part of the electrode wiring.
載の光半導体装置。Optical semiconductor device.
【請求項3】 前記第2の遮光膜はダミーの電極配線で3. The second light-shielding film is a dummy electrode wiring.
あることを特徴とする請求項1記載の光半導体装置。2. The optical semiconductor device according to claim 1, wherein:
JP3064809A 1991-03-28 1991-03-28 Optical semiconductor device Expired - Fee Related JP2584360B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3064809A JP2584360B2 (en) 1991-03-28 1991-03-28 Optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3064809A JP2584360B2 (en) 1991-03-28 1991-03-28 Optical semiconductor device

Publications (2)

Publication Number Publication Date
JPH04299860A JPH04299860A (en) 1992-10-23
JP2584360B2 true JP2584360B2 (en) 1997-02-26

Family

ID=13268948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3064809A Expired - Fee Related JP2584360B2 (en) 1991-03-28 1991-03-28 Optical semiconductor device

Country Status (1)

Country Link
JP (1) JP2584360B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198694A (en) * 2007-02-09 2008-08-28 Tdk Corp Light receiving device
JP5022795B2 (en) * 2007-07-09 2012-09-12 株式会社東芝 Semiconductor light receiving element and manufacturing method thereof
TWI347680B (en) * 2007-09-28 2011-08-21 Prime View Int Co Ltd A photo sensor and a method for manufacturing thereof
TWI347682B (en) * 2007-09-28 2011-08-21 Prime View Int Co Ltd A photo sensor and a method for manufacturing thereof

Also Published As

Publication number Publication date
JPH04299860A (en) 1992-10-23

Similar Documents

Publication Publication Date Title
JP2557750B2 (en) Optical semiconductor device
JP2793085B2 (en) Optical semiconductor device and its manufacturing method
JPH04245478A (en) Photosemiconductor device
JP2584360B2 (en) Optical semiconductor device
JP2003224253A (en) Optical semiconductor integrated circuit device and method of manufacturing the same
JP3157274B2 (en) Optical semiconductor device
JP3172253B2 (en) Optical semiconductor device
JP2584353B2 (en) Optical semiconductor device
JPH04271172A (en) Optical semiconductor device
JP2940818B2 (en) Optical semiconductor device and its manufacturing method
JP2620655B2 (en) Optical semiconductor device
JP3138057B2 (en) Optical semiconductor device
US20050218417A1 (en) Optical semiconductor integrated circuit device
JPH05335532A (en) Optical semiconductor device
JPH09331080A (en) Semiconductor device including light-receiving element and manufacturing method thereof
JPH10233525A (en) Avalanche photodiode
KR100194991B1 (en) Optical semiconductor devices
JP2657119B2 (en) Optical semiconductor device
JP2852222B2 (en) Optical semiconductor integrated circuit device
JP2898810B2 (en) Photodetector with built-in circuit and method of manufacturing the same
JPH04298077A (en) Optical semiconductor device
JP2001320078A (en) Optical semiconductor device and method of manufacturing the same
JP2001339094A (en) Optical semiconductor device
JPS61258471A (en) Semiconductor integrated circuit device
JPH0389563A (en) semiconductor equipment

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees