JP2591221B2 - Clamp circuit - Google Patents
Clamp circuitInfo
- Publication number
- JP2591221B2 JP2591221B2 JP2032929A JP3292990A JP2591221B2 JP 2591221 B2 JP2591221 B2 JP 2591221B2 JP 2032929 A JP2032929 A JP 2032929A JP 3292990 A JP3292990 A JP 3292990A JP 2591221 B2 JP2591221 B2 JP 2591221B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- circuit
- terminal
- capacitor
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクランプ回路に関し、特に映像信号を入力と
するクランプ回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clamp circuit, and more particularly to a clamp circuit that receives a video signal.
従来のこの種のクランプ回路としては、第５図に示す
ような回路などがある。同図に示すように、NPN型トラ
ンジスタ13と14は差動接続されている。PNP型トランジ
スタ10と11はカレントミラーを構成しており、等しい電
流を流そうとするため、端子３に加わった基準電圧に対
し、端子７は等しい電圧になろうとする。スイッチ19は
クランプパルス入力によりオン・オフし、クランプ動作
時にはスイッチはオンする。スイッチオン時には、クラ
ンプ容量８を、定電流源22及びトランジスタ15により電
流の流しこみ引き出しを行ないクランプ電圧を保持す
る。As a conventional clamp circuit of this type, there is a circuit as shown in FIG. As shown in the figure, NPN transistors 13 and 14 are differentially connected. The PNP transistors 10 and 11 form a current mirror, and the terminal 7 tries to be equal to the reference voltage applied to the terminal 3 in order to cause the same current to flow. The switch 19 is turned on / off by the input of the clamp pulse, and is turned on during the clamp operation. When the switch is turned on, a current is supplied to the clamp capacitor 8 by the constant current source 22 and the transistor 15, and the clamp voltage is held.
上述した従来のクランプ回路では、クランプ動作時す
なわち、スイッチ19がオンする時には入力信号は入力側
のインピーダンス及びクランプ回路側のインピーダンス
に分圧されて、出力端子にあらわれる。この回路では、
クランプ容量を急速に充放電するためにエミッタフォロ
ワのNPN型トランジスタを設けて、できる限り低インピ
ーダンスにしてある。このため、振幅の基準となるバー
スト信号入力時にクランプ動作を行なうと、第６図に示
すようにバースト信号の振幅が小さくなった形の出力波
形となり、映像入力信号との出力に差が生じてしまう。In the above-described conventional clamp circuit, when a clamp operation is performed, that is, when the switch 19 is turned on, an input signal is divided into an input-side impedance and a clamp-circuit-side impedance and appears at an output terminal. In this circuit,
An NPN transistor as an emitter follower is provided to quickly charge and discharge the clamp capacitor, and the impedance is as low as possible. Therefore, if a clamp operation is performed when a burst signal serving as a reference for the amplitude is input, an output waveform in which the amplitude of the burst signal is reduced as shown in FIG. 6 is generated, and a difference occurs between the output and the video input signal. I will.
クランプ回路側のインピーダンスを上げるため、大き
い抵抗を入れることも可能だが、そうすると実際にはク
ランプ電圧を保持するためのクランプ容量を充電する能
力が低下し、クランプ電圧になるまでの時間がかかりす
ぎることになりクランプ回路として使用できなくなる。It is possible to insert a large resistor to increase the impedance of the clamp circuit, but in that case, the ability to charge the clamp capacitor to hold the clamp voltage will actually decrease, and it will take too long for the clamp voltage to be reached. And cannot be used as a clamp circuit.
本発明の目的は、バースト信号入力時にクランプ動作
を行なっても出力の振幅が小さくならないクランプ回路
を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a clamp circuit in which the amplitude of an output does not decrease even when a clamp operation is performed when a burst signal is input.
本発明のクランプ回路は、第１の入力端に基準電圧が
印加された差動対回路と、前記差動対回路の出力端と入
力端子間に設けられた容量と、前記差動対回路の出力端
と出力端子間に設けられた増幅手段と、前記増幅手段の
出力を前記差動対回路の第２の入力端に接続する手段
と、前記差動対回路の動作を制御する制御手段とを有す
ることを特徴とする。The clamp circuit according to the present invention includes: a differential pair circuit having a first input terminal to which a reference voltage is applied; a capacitor provided between an output terminal and an input terminal of the differential pair circuit; Amplification means provided between an output terminal and an output terminal; means for connecting the output of the amplification means to a second input terminal of the differential pair circuit; and control means for controlling the operation of the differential pair circuit. It is characterized by having.
次に本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の第１実施例を説明するための回路図
である。PNP型トランジスタ10及び11は差動対接続され
ている。NPN型トランジスタ13と14によりカレントミラ
ー回路を構成し、等しい電流を流そうとするため、端子
３に加わった基準電圧に対し、出力端子５は等しい電圧
になろうとする。定電流源21は、クランプパルスから適
当な振幅をもつよう変換した信号により制御され、クラ
ンプ動作時のみ電流を流すことができる。したがって、
クランプ動作時のみ、端子３に加わった電圧に等しい電
圧に、出力端子５がなるように、クランプ容量８に充・
放電の電流が流れる。クランプ非動作時には、PNP型ト
ランジスタ10と11で構成される差動アンプは切り離さ
れ、入力信号がアンプを通して出力される。FIG. 1 is a circuit diagram for explaining a first embodiment of the present invention. The PNP transistors 10 and 11 are connected in a differential pair. A current mirror circuit is formed by the NPN transistors 13 and 14 and the output terminal 5 tries to have the same voltage with respect to the reference voltage applied to the terminal 3 in order to make the same current flow. The constant current source 21 is controlled by a signal converted so as to have an appropriate amplitude from the clamp pulse, and can supply a current only during the clamp operation. Therefore,
Only during the clamp operation, the clamp capacitor 8 is charged so that the output terminal 5 becomes a voltage equal to the voltage applied to the terminal 3.
Discharge current flows. When the clamp is not operating, the differential amplifier composed of the PNP transistors 10 and 11 is disconnected, and the input signal is output through the amplifier.
このような構成であれば、端子２において、アンプ９
へ流れこむ電流を無視し、アンプのゲインを１とする
と、 ただし、gmは式であたえられる相互コンダクタン
ス、VOUTは出力端子５の電圧、VINは入力端子１の電
圧、RSは抵抗18の抵抗値、Ｃはクロックランプ容量８の
容量、IOは定電流源の電流値、ｑは電子の電荷、Ｋはボ
ルツマン定数、Ｔは絶対温度、ｊは虚数単位とする。With such a configuration, the amplifier 9 is connected to the terminal 2.
Ignoring the current flowing into the amplifier and setting the gain of the amplifier to 1, Where gm is the transconductance given by the equation, V OUT is the voltage of the output terminal 5, V IN is the voltage of the input terminal 1, R S is the resistance of the resistor 18, C is the capacitance of the clock ramp capacitor 8, and I O is The current value of the constant current source, q is the electron charge, K is the Boltzmann constant, T is the absolute temperature, and j is the imaginary unit.
Ａが１に近づけばそれだけバースト信号の振巾は減少
しないことになる。例えば、クランプ容量を２μＦと
し、抵抗18の抵抗値を８Ω、バースト信号の周波数を3.
58MHzとし、定電流源21に300μＡ流すとすれば、上式よ
りＡ＝0.914となる。 As A approaches 1, the amplitude of the burst signal does not decrease accordingly. For example, the clamp capacitance is 2 μF, the resistance value of the resistor 18 is 8Ω, and the frequency of the burst signal is 3.
Assuming that the frequency is 58 MHz and 300 μA is supplied to the constant current source 21, A = 0.914 from the above equation.
以上説明したように、本実施例によれば、バースト信
号の入力側インピーダンスと、クランプ回路側のインピ
ーダンスは低インピーダンスではないので、出力の振幅
が小さくなることはない。As described above, according to the present embodiment, since the input impedance of the burst signal and the impedance of the clamp circuit are not low impedance, the output amplitude does not decrease.
第２図は本発明の第２の実施例を説明するための回路
図である。本実施例は第１図に示した第１実施例の回路
において、PNP型トランジスタ10,11をNPN型トランジス
タにおきかえNPN型トランジスタ13,14をPNP型トランジ
スタにおきかえたものである。FIG. 2 is a circuit diagram for explaining a second embodiment of the present invention. In this embodiment, the PNP transistors 10 and 11 are replaced with NPN transistors and the NPN transistors 13 and 14 are replaced with PNP transistors in the circuit of the first embodiment shown in FIG.
本実施例の動作は、第１の実施例と基本的に同じであ
る。The operation of this embodiment is basically the same as that of the first embodiment.
第３図は本発明の第３の実施例を説明するための回路
図である。本実施例と第１の実施例との差異は、差動対
を形成するPNP型トランジスタ10及び11と定電流源21と
の間に抵抗19,20を設け、PNP型トランジスタ11のベース
と接地電位間にコンデンサ23を設けたことである。FIG. 3 is a circuit diagram for explaining a third embodiment of the present invention. The difference between the present embodiment and the first embodiment is that resistors 19 and 20 are provided between PNP transistors 10 and 11 forming a differential pair and a constant current source 21, and the base of PNP transistor 11 is connected to ground. That is, the capacitor 23 is provided between the potentials.
このような構成であれば、端子２においてアンプ９へ
流れこむ電流を無視すると、アンプのゲインを１とする
と、 ただし、VOUTは出力端子５の電圧、VIXは入力端子１
の電圧、gmはトランジスタ10,11の相互コンダクタン
ス、gmEはトランジスタ10,11で構成される差動アンプの
相互コンダクタンス、RSは抵抗18の抵抗値、RPは抵抗17
の抵抗値、REは抵抗19及び20の抵抗値、C1はクランプ容
量８の容量値、C2はコンデンサ23の容量値、IOは定電流
源21の電流値とする。With such a configuration, if the current flowing into the amplifier 9 at the terminal 2 is ignored, and the gain of the amplifier is 1, Where V OUT is the voltage of output terminal 5 and V IX is the input terminal 1
, G m is the transconductance of transistors 10 and 11, g mE is the transconductance of the differential amplifier composed of transistors 10 and 11, R S is the resistance of resistor 18, and R P is the resistance of resistor 17.
The resistance, R E is the resistance value of the resistor 19 and 20, C 1 is the capacitance value of the clamp capacitor 8, the capacitance value of C 2 is a capacitor 23, I O is the current value of the constant current source 21.
とおき、を変形すれば、 また、抵抗19,20を差動アンプに入れたことを考慮す
ると Ａが１に近づけばそれだけバースト信号の振巾が減少
しないことになる。そのためにはK1,K2及びgmEは小さく
なる方がよい。gmEを小さくするには、抵抗19,20の抵抗
値REを大きくすればよい。ただし、REによる電圧降下が
あるので、あまり大きくすることはできない。 If you transform Considering that the resistors 19 and 20 are inserted in the differential amplifier, As A approaches 1, the amplitude of the burst signal does not decrease accordingly. For that purpose, K 1 , K 2 and g mE should be smaller. To reduce the g mE may be the resistance R E of the resistor 19 and 20 increase. However, since there is a voltage drop due to R E, it can not be too large.
K1を小さくするには、RSを小さくすれば良く、75Ωで
受け渡した信号をエミッタホロワで受けるようにすれば
充分小さくすることができる。To reduce the K 1 may be smaller R S, it can be sufficiently small when the signals were passed at 75Ω to receive in an emitter follower.
コンデンサ23と抵抗17の抵抗値RPと効果はK2にあらわ
れる。例えば、バースト信号の周波数を3.58MHz、クラ
ンプ容量C1＝２μＦ、抵抗18のRS＝８Ωとし、定電流源
21の電流IO＝500μＡとする。抵抗19,20のRE＝100Ω、
抵抗17のRP＝10KΩ、コンデンサ23のC1＝10pFに入れた
場合にはＡ＝0.986となる。Resistance R P and the effect of the capacitor 23 and resistor 17 appear in K 2. For example, the frequency of the burst signal 3.58 MHz, and R S = 8ohms of the clamp capacitor C 1 = 2 .mu.F, resistor 18, a constant current source
And 21 of the current I O = 500μA. R E of resistors 19 and 20 = 100Ω,
When R P of the resistor 17 is set to 10 KΩ and C 1 of the capacitor 23 is set to 10 pF, A becomes 0.986.
抵抗19,20及び抵抗17、コンデンサ23を除いた場合
は、式でK2＝１となり、式を無視すればＡ＝0.764
となる。When the resistors 19 and 20, the resistor 17, and the capacitor 23 are excluded, K 2 = 1 in the equation, and if the equation is ignored, A = 0.766
Becomes
以上のように本実施例は、バースト信号の振巾をつぶ
さないという点で効果的である。すなわちバースト信号
周波数ではインピーダンスが高く、バースト信号を入力
することができ、かつ水平同期周波数ではクランプ動作
を行なうことが可能である。特に、クランプ容量８を急
速に充電できるように定電流源21の電流を増やした場
合、式より、gmが大となるので本発明が有効である。As described above, this embodiment is effective in that the amplitude of the burst signal is not reduced. That is, the impedance is high at the burst signal frequency, the burst signal can be input, and the clamp operation can be performed at the horizontal synchronization frequency. In particular, when increasing the current of the constant current source 21 to the clamp capacitor 8 can rapidly charge, from the equation, since g m becomes larger present invention is effective.
第４図は本発明の第２の実施例を説明するための回路
図である。本実施例は第３図に示した第３実施例の回路
において、PNP型トランジスタ10,11をNPN型トランジス
タにおきかえNPN型トランジスタ13,14をPNP型トランジ
スタにおきかえたものであり、動作は第３の実施例と基
本的に同じである。FIG. 4 is a circuit diagram for explaining a second embodiment of the present invention. This embodiment is different from the circuit of the third embodiment shown in FIG. 3 in that the PNP transistors 10 and 11 are replaced by NPN transistors and the NPN transistors 13 and 14 are replaced by PNP transistors. This is basically the same as the third embodiment.
以上説明したように本発明は、バースト信号の入力側
インピーダンスと、クランプ回路側のインピーダンスが
共に低インピーダンスとならない構成とすることによ
り、出力の振幅が小さくなることを防止できる。As described above, the present invention can prevent the amplitude of the output from being reduced by adopting a configuration in which the impedance on the input side of the burst signal and the impedance on the clamp circuit side are not both low impedance.
第１図は本発明の第１実施例を説明するための回路図、
第２図は本発明の第２の実施例を説明するための回路
図、第３図は本発明の第３の実施例を説明するための回
路図、第４図は本発明の第４の実施例を説明するための
回路図、第５図は従来例を説明するための回路図、第６
図は第５図における回路の入出力波形を示す図である。 １……入力端子、2,7……端子、３……基準電圧入力端
子、４……クランプパルス入力端子、５……出力端子、
６……電源、８……クランプ容量、９……アンプ、10〜
11……PNP型トランジスタ、13〜15……NPN型トランジス
タ、16〜20……抵抗、21,22……定電流源、23……コン
デンサ。FIG. 1 is a circuit diagram for explaining a first embodiment of the present invention,
FIG. 2 is a circuit diagram for explaining a second embodiment of the present invention, FIG. 3 is a circuit diagram for explaining a third embodiment of the present invention, and FIG. 4 is a fourth embodiment of the present invention. FIG. 5 is a circuit diagram for explaining an embodiment, FIG. 5 is a circuit diagram for explaining a conventional example, and FIG.
The figure shows input / output waveforms of the circuit in FIG. 1 ... input terminal, 2,7 ... terminal, 3 ... reference voltage input terminal, 4 ... clamp pulse input terminal, 5 ... output terminal,
6 ... Power supply, 8 ... Clamp capacity, 9 ... Amplifier, 10 ~
11 PNP transistor, 13 to 15 NPN transistor, 16 to 20 Resistor, 21, 22 Constant current source, 23 Capacitor.
Claims (1)
対回路と、前記差動対回路の出力端と入力端子間に設け
られた容量および抵抗と、前記差動対回路の出力端と出
力端子間に設けられた増幅手段と、前記増幅手段の出力
を前記差動対回路の第２の入力端に接続する手段と、前
記差動対回路の動作を制御する制御手段とを有し、前記
入力端子から前記出力端子をみたときの利得が１に十分
近いように前記容量と前記抵抗および前記差動対回路の
相互コンダクタンスの各値を定めたことを特徴とするク
ランプ回路。A differential pair circuit to which a reference voltage is applied to a first input terminal; a capacitor and a resistor provided between an output terminal and an input terminal of the differential pair circuit; Amplification means provided between an output terminal and an output terminal; means for connecting the output of the amplification means to a second input terminal of the differential pair circuit; and control means for controlling the operation of the differential pair circuit. Wherein the capacitance, the resistance, and the mutual conductance of the differential pair circuit are determined so that a gain when the output terminal is viewed from the input terminal is sufficiently close to 1. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032929A JP2591221B2 (en) | 1990-02-13 | 1990-02-13 | Clamp circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032929A JP2591221B2 (en) | 1990-02-13 | 1990-02-13 | Clamp circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03236683A JPH03236683A (en) | 1991-10-22 |
| JP2591221B2 true JP2591221B2 (en) | 1997-03-19 |
Family
ID=12372609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032929A Expired - Fee Related JP2591221B2 (en) | 1990-02-13 | 1990-02-13 | Clamp circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591221B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2009037811A1 (en) * | 2007-09-18 | 2011-01-06 | パナソニック株式会社 | Video signal processing device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117970A (en) * | 1983-11-30 | 1985-06-25 | Canon Inc | clamp circuit |
-
1990
- 1990-02-13 JP JP2032929A patent/JP2591221B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03236683A (en) | 1991-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259611A (en) | Active filter | |
| JP2591221B2 (en) | Clamp circuit | |
| US4035840A (en) | Television display apparatus having a video amplifier | |
| JPS606576B2 (en) | signal conversion circuit | |
| JPH0370204A (en) | Circuit in combination with current difference and operating amplifier | |
| US5859563A (en) | Low-noise low-impedance voltage reference | |
| JPS6115622Y2 (en) | ||
| JPS6311839B2 (en) | ||
| JPH04162876A (en) | Synchronization processing circuit | |
| JP3283891B2 (en) | Clamp circuit | |
| JP2550416B2 (en) | Clamp circuit | |
| JP2738431B2 (en) | Hold device | |
| JPH04258005A (en) | Dc feedback amplifier | |
| JP3000737B2 (en) | Output buffer circuit | |
| JP4646470B2 (en) | Comparator circuit | |
| JP2513496Y2 (en) | Clamp circuit for video signal | |
| JPH0161247B2 (en) | ||
| JPH01268302A (en) | Amplifier circuit | |
| JPS6042497Y2 (en) | muting circuit | |
| JP3165173B2 (en) | Capacitance sensor circuit | |
| JPS61184056A (en) | Video signal processing circuit | |
| JPH04323707A (en) | Integrated circuit device | |
| JPH0677323U (en) | Clamp circuit | |
| JPS6339151B2 (en) | ||
| JPH0154913B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |