JP2606314B2 - Tracking control device - Google Patents
Tracking control deviceInfo
- Publication number
- JP2606314B2 JP2606314B2 JP63217739A JP21773988A JP2606314B2 JP 2606314 B2 JP2606314 B2 JP 2606314B2 JP 63217739 A JP63217739 A JP 63217739A JP 21773988 A JP21773988 A JP 21773988A JP 2606314 B2 JP2606314 B2 JP 2606314B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tracking
- circuit
- data
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.
A産業上の利用分野 B発明の概要 C従来の技術(第5図及び第6図) D発明が解決しようとする問題点(第5図〜第7図) E問題点を解決するための手段(第1図及び第2図) F作用(第1図) G実施例(第1図〜第4図) H発明の効果 A産業上の利用分野 本発明はトラツキング制御装置に関し、特にパイロツ
ト信号記録型の自動トラツク追従方式(ATF方式)のト
ラツキング制御装置に適用して好適なものである。A Industrial application field B Outline of the invention C Conventional technology (FIGS. 5 and 6) D Problems to be solved by the invention (FIGS. 5 to 7) E Means for solving the problems (FIGS. 1 and 2) F function (FIG. 1) G embodiment (FIGS. 1 to 4) H Effect of the invention A Industrial application Field of the Invention The present invention relates to a tracking control device, and in particular, to pilot signal recording. It is suitable to be applied to a tracking control device of an automatic tracking type (ATF system).
B発明の概要 本発明は、パイロツト信号記録型トラツキング制御装
置において、パイロツト信号に基づいてビデオ信号の再
生レベルを検出してローパスフイルタ特性を呈するよう
な補正演算をトラツキングエラー信号に対して実行する
ようにしたことにより、トラツキングエラー信号を簡易
な構成によつて安定化し得るトラツキング制御装置を容
易に実現し得る。SUMMARY OF THE INVENTION The present invention relates to a tracking control apparatus for a pilot signal recording type, in which a reproduction level of a video signal is detected based on a pilot signal and a correction operation for exhibiting a low-pass filter characteristic is performed on the tracking error signal. With this configuration, a tracking control device that can stabilize the tracking error signal with a simple configuration can be easily realized.
C従来の技術 この種のトラツキング制御装置として、4周波のパイ
ロツト信号f1〜f4を磁気テープの走行方向を横切るよう
に順次形成された記録トラツクに映像信号と共に循環的
に記録して行くようになされた4周波方式のATFトラツ
キング制御装置が提案されている(特開昭57−202185号
公報)。As C prior art this kind of tracking control device, 4 frequency pilot signal f 1 ~f 4 as going to cyclically recorded together with the video signal to the recording tracks which are sequentially formed so as to cross the traveling direction of the magnetic tape A four-frequency ATF tracking control device has been proposed (Japanese Patent Laid-Open No. 57-202185).
この4周波方式のATFトラツキング制御装置は、第5
図に示すように、2つ又は4つの回転ビデオヘツドでな
る再生ヘツド(記録再生ヘツドで構成されているが、再
生モード時は再生ヘツドとして機能する)によつて再生
された再生ビデオ信号S1から、当該再生ビデオ信号S1に
含まれているパイロツト信号成分をローパスフイルタ構
成のパイロツト信号検出回路1において抽出して再生パ
イロツト信号S2を得てエラー信号形成回路3に与える。
エラー信号形成回路3は基準パイロツト信号形成回路4
の制御の下に形成したトラツキングエラー検出信号S3を
送出する。This four-frequency ATF tracking control device
As shown in the figure, from a playback video signal S1 played back by a playback head consisting of two or four rotating video heads (consisting of a recording / playback head, but functioning as a playback head in a playback mode). The pilot signal component included in the reproduced video signal S1 is extracted by a pilot signal detection circuit 1 having a low-pass filter configuration to obtain a reproduced pilot signal S2, which is provided to an error signal forming circuit 3.
The error signal forming circuit 3 comprises a reference pilot signal forming circuit 4
The tracking error detection signal S3 formed under the control of (1) is transmitted.
磁気テープ5上には第6図に示すように、4周波分の
パイロツト信号f1、f2、f3、f4をビデオ信号に重畳して
記録してなる記録トラツクTA1、TB1、TA2、TB2(TA1及
びTA2、TB1及びTB2はそれぞれ同一のアジマス角を有す
る)の組が順次循環的に繰り返すように斜めに密接して
形成されている。As shown in Figure 6 is formed on the magnetic tape 5, 4 pilot signals f 1 of frequency component, f 2, f 3, f 4 formed by recorded superimposed on the video signal recording tracks TA1, TB1, TA2, A set of TB2s (TA1 and TA2, and TB1 and TB2 each have the same azimuth angle) is formed obliquely and closely so as to sequentially and cyclically repeat.
ここで原理上第6図において実線で示すように、再生
ヘツド6が記録トラツクTA1、TB1、TA2、TB2をジヤスト
トラツキング状態でトラツキングしているとき、当該ト
ラツキングしている記録トラツクから再生されたパイロ
ツト信号f1、f2、f3、f4を、その両側に隣合う記録トラ
ツクからクロストークして来るパイロツト信号(f4及び
f2)、(f1及びf3)、(f2及びf4)、(f3及びf1)とが
再生ビデオ信号S1の信号成分としてパイロツト信号検出
回路1に与えられる。Here, in principle, as shown by a solid line in FIG. 6, when the reproduction head 6 tracks the recording tracks TA1, TB1, TA2, and TB2 in the fast tracking state, the reproduction head 6 reproduces the data from the recording track. The pilot signals f 1 , f 2 , f 3 , and f 4 are cross-talked from recording tracks adjacent on both sides thereof (f 4 and f 4).
f 2), (f 1 and f 3), (f 2 and f 4), (f 3 and f 1) and is applied to the pilot signal detecting circuit 1 as a signal component of the reproduced video signal S1.
ここで、第6図において破線で示すように、再生ヘツ
ド6が走行方向に左ずれ(又は右ずれ)した状態で記録
トラツクTA1、TB1、TA2、TB2を走査したときには、左隣
り(又は右隣り)の記録トラツクTB2、TA1、TB1、TA2
(又はTB1、TA2、TB2、TA1)のパイロツト信号f4、f1、
f2、f3(又はf2、f3、f4、f1)からのクロストーク量が
トラツクずれ量に対応して増大する。Here, as shown by the broken line in FIG. 6, when the recording tracks TA1, TB1, TA2, and TB2 are scanned in a state where the reproducing head 6 is deviated leftward (or rightward) in the traveling direction, the leftmost (or rightmost) is recorded. ) Recording track TB2, TA1, TB1, TA2
(Or TB1, TA2, TB2, TA1) pilot signals f 4 , f 1 ,
The amount of crosstalk from f 2 , f 3 (or f 2 , f 3 , f 4 , f 1 ) increases in accordance with the amount of track deviation.
ところで4周波のパイロツト信号f1〜f4の周波数の値
は、隣接するパイロツト信号との差周波数ΔfA及びΔfB
が所定値、例えば ΔfA=|f1−f2|=|f3−f4| =16〔kHz〕 ……(1) ΔfB=|f2−f3|=|f4−f1| =46〔kHz〕 ……(2) になるように、f1=102〔kHz〕、f2=118〔kHz〕、f3=
164〔kHz〕、f4=148〔kHz〕に選定されている。Meanwhile 4-frequency frequency values of the pilot signals f 1 ~f 4 of the difference frequency Delta] f A and Delta] f B of the adjacent pilot signals
Is a predetermined value, for example, Δf A = | f 1 −f 2 | = | f 3 −f 4 | = 16 [kHz] (1) Δf B = | f 2 −f 3 | = | f 4 −f 1 | = 46 [kHz] …… (2) so that f 1 = 102 [kHz], f 2 = 118 [kHz], f 3 =
164 [kHz] and f 4 = 148 [kHz] are selected.
そこで奇数番目のパイロツト信号f1及びf3が記録され
ている記録トラツクTA1及びTA2を再生ヘツド6が左ずれ
(又は右ずれ)状態で走査しているとき、再生パイロツ
ト信号S2には差周波数がΔfB(又はΔfA)になるような
パイロツト信号の信号レベルが大きくなり、又偶数番目
のパイロツト信号f2及びf4が記録されている記録トラツ
クTB1及びTB2において再生ヘツド6が左ずれ(又は右ず
れ)状態で走査しているとき再生パイロツト信号S2には
差周波数がΔfA(又はΔfB)になるようなパイロツト信
号の信号レベルが大きくなる。So when the odd-numbered pilot signals f 1 and f 3 reproducing head 6 recording tracks TA1 and TA2 are recorded is scanned in the left shift (or right shift) state, the difference frequency is reproduced pilot signal S2 the signal level of Delta] f B (or Delta] f a) to become such pilot signal is increased, and the even-numbered pilot signal f 2 and f 4 reproducing head 6 is left shifted in the recording track TB1 and TB2 are recorded (or When scanning in the right-shift state, the signal level of the pilot signal such that the difference frequency becomes Δf A (or Δf B ) increases in the reproduced pilot signal S2.
エラー信号形成回路3はこの再生パイロツト信号S2を
掛算回路14において基準パイロツト信号S11と掛算する
ことにより差周波数ΔfA又はΔfBを含む掛算出力S12を
発生し、当該差周波数ΔfA及びΔfBの信号成分をバンド
パスフイルタ構成のΔfA差周波数検出回路20及びΔfB差
周波数検出回路21において抽出してエラー検出信号S13
及びS14としてエラー信号出力回路22に与える。The error signal forming circuit 3 multiplies the reproduced pilot signal S2 by the multiplication circuit 14 with the reference pilot signal S11 to generate a multiplication calculation force S12 including the difference frequency Δf A or Δf B , and generates the multiplication force S12 including the difference frequencies Δf A and Δf B. The signal component is extracted in a Δf A difference frequency detection circuit 20 and a Δf B difference frequency detection circuit 21 having a bandpass filter configuration, and an error detection signal S13
And S14 to the error signal output circuit 22.
ここで、基準パイロツト信号形成回路4はパイロツト
信号発生回路16から得た4周波分のパイロツト信号f1、
f2、f3、f4をヘツド切換信号RF−SWによつてスイツチ回
路17において選択することにより、再生ヘツド6が記録
トラツクTA1、TB1、TA2、TB2を走査するタイミングで所
定信号レベルのパイロツト信号f1、f2、f3、f4を基準パ
イロツト信号S11として掛算回路14に供給する。Here, the reference pilot signal forming circuit 4 outputs the pilot signals f 1 for four frequencies obtained from the pilot signal generating circuit 16,
By selecting f 2 , f 3 , and f 4 in the switch circuit 17 by the head switching signal RF-SW, the pilot of the predetermined signal level is scanned at the timing when the reproducing head 6 scans the recording tracks TA1, TB1, TA2, and TB2. The signals f 1 , f 2 , f 3 , and f 4 are supplied to the multiplication circuit 14 as the reference pilot signal S11.
エラー信号出力回路22は減算回路23においてエラー検
出回路S13及びS14の減算出力を得ると共に、再生ヘツド
6が記録トラツクTA1及びTA2を走査するタイミングで減
算出力をスイツチ回路24の切換入力端P1を通じてトラツ
キングエラー検出信号S3として送出し、これに対して再
生ヘツド6が記録トラツクTB1及びTB2を走査するタイミ
ングで減算出力をインバータ25によつて極性を反転して
スイツチ回路24の切換入力端P2を通じてトラツキングエ
ラー検出信号S3として送出する。The error signal output circuit 22 obtains the subtraction output of the error detection circuits S13 and S14 in the subtraction circuit 23, and outputs the subtraction output through the switching input terminal P1 of the switch circuit 24 at the timing when the reproducing head 6 scans the recording tracks TA1 and TA2. A king error detection signal S3 is sent out. At the timing when the reproducing head 6 scans the recording tracks TB1 and TB2, the polarity of the subtracted output is inverted by the inverter 25 and the signal is tracked through the switching input terminal P2 of the switch circuit 24. Transmitted as King error detection signal S3.
ここでエラー検出信号S13及びS14の差出力S14−S13
(=ΔfB−ΔfA)の極性及び値は、再生ヘツド6が記録
トラツクTA1、TB1、TA2、TB2を走査しているときの左側
(又は右側)記録トラツクからのパイロツト信号のクロ
ストーク量の差、従つてトラツクずれ方向及びトラツク
ずれ量を表しており、再生ヘツド6が記録トラツクTA
1、TB1、TA2、TB2に対して左ずれ(又は右ずれ)状態に
あるときの極性は順次正、負、正、負(又は負、正、
負、正)になる。Here, the difference output S14−S13 of the error detection signals S13 and S14
The polarity and value of (= Δf B −Δf A ) are determined by the crosstalk amount of the pilot signal from the left (or right) recording track when the reproducing head 6 scans the recording tracks TA1, TB1, TA2, and TB2. The reproduction head 6 indicates the recording track TA, and thus the direction of the track deviation and the amount of the track deviation.
1, the polarity when TB1, TA2, and TB2 are left-shifted (or right-shifted) are sequentially positive, negative, positive, negative (or negative, positive,
Negative, positive).
そこで左ずれ(又は右ずれ)状態にあるとき例えば差
信号S14−S13の極性が負(又は正)になるタイミングで
スイツチ回路24を切換入力端P2側に切り換えるようにす
れば、すべての記録トラツクTA1〜TB2において再生ヘツ
ド6が左ずれ(又は右ずれ)状態のときトラツキングエ
ラー検出信号S3の極性は正(又は負)になる。Therefore, if the switch circuit 24 is switched to the switching input terminal P2 when the polarity of the difference signal S14-S13 becomes negative (or positive) in the left shift (or right shift) state, all the recording tracks can be obtained. When the reproducing head 6 is in the left shift (or right shift) state in TA1 to TB2, the polarity of the tracking error detection signal S3 becomes positive (or negative).
従つてトラツキングエラー検出信号S3によつて磁気テ
ープ5のキヤプスタンサーボ系をトラツキングエラー検
出信号S3が0になる方向に制御すれば、再生ヘツド6は
すべての記録トラツクTA1〜TB2に対してジヤストトラツ
キング状態を維持しながら走査できることになる。Therefore, if the capstan servo system of the magnetic tape 5 is controlled in the direction in which the tracking error detection signal S3 becomes 0 by the tracking error detection signal S3, the reproducing head 6 can control all the recording tracks TA1 to TB2. Thus, scanning can be performed while maintaining the just tracking state.
D発明が解決しようとする問題点 ところでエラー信号形成回路3において形成されるト
ラツキングエラー検出信号S3は、隣接する記録トラツク
に記録されているパイロツト信号のクロストーク量に基
づいて決まるようになされているのに対して、トラツキ
ングエラー検出信号S3の信号レベルがノイズや、トラツ
キング走査状態の変動に基づいて変動すれば、当該変動
部分をトラツキングエラーの変動としてこれを打ち消す
ようなトラツキング動作をするために結局再生ヘツド6
にトラツキングずれが生ずるおそれがある。D. Problems to be Solved by the Invention Incidentally, the tracking error detection signal S3 formed in the error signal forming circuit 3 is determined based on the crosstalk amount of the pilot signal recorded on the adjacent recording track. On the other hand, if the signal level of the tracking error detection signal S3 fluctuates based on noise or fluctuations in the tracking scanning state, a tracking operation is performed to cancel the fluctuating portion as a tracking error fluctuation. After all, the playback head 6
May cause tracking deviation.
この問題を解決するため従来、トラツキングエラー検
出信号S3を出力レベル安定化回路31において安定化する
方法が用いられている。In order to solve this problem, a method of stabilizing the tracking error detection signal S3 in the output level stabilizing circuit 31 has been conventionally used.
出力レベル安定化回路31は、トラツキングエラー検出
信号取込用スイツチ回路34及び記録レベル検出用スイツ
チ回路35を有し、コントローラ33から送出されるスイツ
チ制御信号I1によつて第7図(B)に示すように、基準
パイロツト信号S11のうち第1及び第2のトラツキング
エラー検出区間M1及びM3のタイミングでトラツキングエ
ラー検出信号取込用スイツチ回路34をオン動作させるこ
とにより、パイロツト信号f1、f2、f3、f4、が記録され
ている記録トラツクから得られるエラー信号成分 ER
R1、ERR2、ERR3、ERR4(第7図(D))を可変利得増幅
回路36に入力コンデンサ37を介して入力する。Output level stabilizing circuit 31 includes a tracking error detection signal take-switching circuit 34 and the recording level detection switch circuit 35, switch control signal I'm connexion Figure 7 to 1 sent from the controller 33 (B ), The pilot signal f is turned on by turning on the switching circuit 34 for taking in the tracking error detection signal at the timing of the first and second tracking error detection sections M1 and M3 of the reference pilot signal S11. 1, f 2, f 3, f 4, an error signal is obtained from the recording track being recorded component ER
R 1 , ERR 2 , ERR 3 , ERR 4 (FIG. 7 (D)) are input to the variable gain amplifier circuit 36 via the input capacitor 37.
これに対して記録レベル検出用スイツチ回路35は、基
準パイロツト信号S11の記録レベル検出期間M2のタイミ
ングでコントローラ33のスイツチ制御信号I2によつてオ
ン動作し、これによりトラツキングエラー検出信号S3の
うち再生レベル信号成分LPB1、LPB2、LPB3、LPB4(第7
図(D))を抵抗38及びコンデンサ39でなるホールド回
路40にサンプルホールドするようになされている(第7
図(E))。Recording level detection switch circuit 35 on the other hand, the controller 33 at the timing of the recording level detection period M2 of the reference pilot signal S11 operate Yotsute on the switch control signal I 2, thereby the tracking error detection signal S3 The reproduction level signal components LPB 1 , LPB 2 , LPB 3 , LPB 4 (the seventh
(D) is sampled and held in a hold circuit 40 including a resistor 38 and a capacitor 39 (seventh embodiment).
(E).
ホールド回路40にホールドされた再生レベル信号成分
LPB1、LPB2、LPB3、LPB4は、可変利得増幅回路36に利
得制御信号として与えられ、かくして可変利得増幅回路
36はホールド回路40にホールドされた記録検出レベルが
基準値から変化した場合、これを補償するような利得に
制御されることにより、ノイズやトラツキング変動に基
づいてトラツキングエラー検出信号S3に発生したレベル
の変動を安定化する。Reproduction level signal component held by the hold circuit 40
LPB 1 , LPB 2 , LPB 3 , and LPB 4 are provided as a gain control signal to the variable gain amplifying circuit 36, and thus the variable gain amplifying circuit
When the recording detection level held by the hold circuit 40 changes from the reference value, the gain 36 is controlled to a gain that compensates for this, and is generated in the tracking error detection signal S3 based on noise and tracking fluctuation. Stabilize level fluctuations.
このようにして出力レベル安定化回路31から得られる
トラツキングエラー信号S21はキヤプスタンサーボ増幅
回路41に基準速度信号REFに対する補正信号として与え
られ、かくしてキヤプスタンモータ42がトラツキングエ
ラー検出信号S3に含まれているエラー信号成分ERR1〜ER
R4を0に引き戻すような速度に制御され、これにより再
生ヘツド6がジヤストトラツキング状態に制御される。The tracking error signal S21 obtained from the output level stabilizing circuit 31 in this manner is supplied to the capstan servo amplifier circuit 41 as a correction signal for the reference speed signal REF, and thus the capstan motor 42 receives the tracking error detection signal. Error signal components ERR 1 to ER included in S3
It is controlled in such a rate that pull back the R 4 to 0, thereby reproducing head 6 is controlled to Jiyasu Toto Raţ King state.
ところが第5図の従来の構成は回路素子の部品点数が
多い欠点を有し、しかも各回路素子相互間及びコントロ
ーラ33との間の配線が比較的複雑になる問題がある。However, the conventional configuration shown in FIG. 5 has a drawback that the number of components of the circuit element is large, and furthermore, there is a problem that wiring between the circuit elements and between the controller 33 is relatively complicated.
これに加えて磁気テープ5を再生モード、キユー/レ
ビユーモードなどの種々のモードで走行させる必要があ
る場合には、コントローラ33からスイツチ回路34及び35
に与えるスイツチ制御信号I1及びI2のパターンをその都
度変更しなければならない煩雑さがある。In addition to this, when it is necessary to run the magnetic tape 5 in various modes such as a reproduction mode and a queue / review mode, the controller 33 supplies the switch circuits 34 and 35.
There are switch control signal I 1 and the complexity must be changed each time the pattern of I 2 applied to.
本発明は以上の点を考慮してなされたもので、トラツ
キングエラー信号の出力レベルを安定化制御するにつ
き、部品点数が一挙に低減し得ると共に、煩雑なパター
ンを用いる必要をなくし得る簡易な構成のトラツキング
制御装置を提案しようとするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points. For stabilizing and controlling the output level of a tracking error signal, the number of components can be reduced at once, and a simple pattern can be used which does not need to use a complicated pattern. A tracking control device having a configuration is proposed.
E問題点を解決するための手段 かかる問題点を解決するため本発明においては、周波
数が順次循環的に変化するパイロツト信号f1〜f4を記録
トラツクTA1〜TB2に記録し、各記録トラツクTA1〜TB2の
再生時両側に隣合う記録トラツクから得られる上記パイ
ロツト信号f1〜f4のクロストーク量の差に相当するトラ
ツキングエラー検出信号S3に基づいて再生ヘツド6をト
ラツキング制御するトラツキング制御装置において、ト
ラツキングエラー検出信号S3の再生レベル信号成分LPB1
〜LPB4の変化を表す目標値データX(nT)に基づいて、
再生レベル信号成分LPB1〜LPB4の変化に応じてローパス
フイルタ特性を呈するような利得値データY(nT)を作
成し、当該利得値データY(nT)によつてトラツキング
エラー検出信号S3のエラー信号成分ERR1〜ERR4を補正演
算することにより安定化されたエラーデータERR(NEW)
を求め、当該演算結果に基づいてトラツキングエラー信
号S22を送出する安定化手段45を設けるようにする。In the present invention for solving means above problems to solve E problems, recording the pilot signal f 1 ~f 4 whose frequency varies sequentially cyclically to the recording track TA1~TB2, each recording track TA1 tracking controller for tracking control playback head 6 based on the tracking error detection signal S3 corresponding to the difference between the crosstalk amount of playback the pilot signal f 1 ~f 4 obtained from adjacent recording track on both sides of ~TB2 , The reproduction level signal component LPB 1 of the tracking error detection signal S3
Based on the target value data X (nT) representing a change in ~LPB 4,
Create the gain value data Y (nT) as exhibits low-pass filter characteristic in accordance with a change in the reproduction level signal component LPB 1 ~LPB 4, the Yotsute tracking error detection signal S3 to the gain value data Y (nT) Error data ERR (NEW) stabilized by correcting the error signal components ERR 1 to ERR 4
And stabilizing means 45 for transmitting a tracking error signal S22 based on the calculation result.
F作用 トラツキングエラー検出信号S3に含まれている再生レ
ベル信号成分LPB1〜LPB4は当該記録トラツクに記録され
ているパイロツト信号及びビデオ信号の記録レベルを表
している。F acts tracking error detection reproduction level signal component contained in the signal S3 LPB 1 ~LPB 4 represents the recording level of the pilot signal and the video signal recorded on the recording track.
そこで安定化手段45は再生レベル信号成分LPB1〜LPB4
に基づいてローパスフイルタ特性を呈するような利得値
データY(nT)を演算により求めて当該利得値データY
(nT)に応じてエラーデータの信号レベルを決めるよう
にしたことにより、全体として回路素子数を格段的に少
なくできる簡易な構成のトラツキング制御装置を実現し
得る。Therefore, the stabilizing means 45 outputs the reproduction level signal components LPB 1 to LPB 4
The gain value data Y (nT) exhibiting a low-pass filter characteristic is obtained by calculation based on
By determining the signal level of the error data in accordance with (nT), it is possible to realize a tracking control device having a simple configuration that can significantly reduce the number of circuit elements as a whole.
G実施例 以下図面について、本発明の一実施例を詳述する。G Example Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第5図との対応部分に同一符号を付して示す第1図に
おいて、エラー信号形成回路3から送出されるトラツキ
ングエラー検出信号S3は安定化回路45のアナログ/デイ
ジタル変換回路46においてデイジタル入力データDATAS3
に変換されてマイクロコンピユータ構成の安定化制御回
路47に入力される。In FIG. 1 in which parts corresponding to those in FIG. 5 are denoted by the same reference numerals, a tracking error detection signal S3 sent from the error signal forming circuit 3 is digitally input to an analog / digital conversion circuit 46 of a stabilizing circuit 45. Data DATA S3
And input to the stabilization control circuit 47 having a microcomputer configuration.
安定化制御回路47は中央処理ユニツト(CPU)47Aによ
つて、入力デイジタル信号DATAS3の再生レベル信号成分
LPB1〜LPB4及びエラー信号成分ERR1〜ERR4(第2図
(D))を、ヘツド切換信号RF−SWと同期する所定のサ
ンプリング周期T/2のサンプリングパルスSAMP(第2図
(E))によつてメモリ47Bに取り込んだ後(第2図
(F))、安定化処理演算を実行し、当該安定化処理演
算結果をデイジタル出力データDATAS22としてデイジタ
ル/アナログ変換回路48を介してキヤプスタンサーボ増
幅回路41にトラツキングエラー信号S22として送出す
る。The stabilization control circuit 47 controls the reproduction level signal component of the input digital signal DATA S3 by the central processing unit (CPU) 47A.
LPB 1 ~LPB 4 and the error signal component ERR 1 ~ERR 4 (FIG. 2 (D)), and head switching signal of a predetermined synchronizing the RF-SW sampling period T / 2 of the sampling pulse SAMP (Figure 2 (E )) (FIG. 2 (F)), executes the stabilization processing operation, and outputs the stabilization processing operation result as digital output data DATA S22 via the digital / analog conversion circuit 48. The signal is sent to the capstan servo amplifier circuit 41 as a tracking error signal S22.
エラー信号形成回路3は第2図(A)〜(D)に示す
ように、第7図(A)〜(D)について上述したと同様
にして、エラー信号成分ERR1〜ERR4及び再生レベル信号
成分LPB1〜LPB4を含んでなるトラツキングエラー検出信
号S3を発生し、アナログ/デイジタル変換回路46がこの
エラー信号成分ERR1〜ERR4及び再生レベル信号成分LPB1
〜LPB4をサンプリングパルスSAMPによつて順次交互に従
つて周期Tごとにサンプリングしてメモリ47B(第3
図)のデータDATAS3として書込データレジスタREG1に書
き込むようになされている。As the error signal forming circuit 3 shown in FIG. 2 (A) ~ (D), in the same manner as described above for FIG. 7 (A) ~ (D), the error signal component ERR 1 Err 4 and the playback level signal component LPB 1 ~LPB 4 generates tracking error detection signal S 3 comprising an analog / digital conversion circuit 46 is the error signal component ERR 1 Err 4 and reproduction level signal component LPB 1
.. LPB 4 are sampled at intervals of a period T according to a sampling pulse SAMP alternately and sequentially.
The data is written in the write data register REG1 as the data DATA S3 in FIG.
CPU47Aはこのようにして取り込んだエラーデータ及び
再生レベルデータに基づいて、第4図に示す安定化処理
プログラムを実行することによつて得た出力データDATA
S22をデイジタル/アナログ変換回路48に与えることに
より、トラツキングエラー信号S22を送出する。The CPU 47A outputs the output data DATA obtained by executing the stabilization processing program shown in FIG. 4 based on the error data and the reproduction level data thus captured.
By providing S22 to the digital / analog conversion circuit 48, a tracking error signal S22 is transmitted.
すなわちCPU47Aは、サンプリングパルスSAMP(第2図
(E))と同期して各パルスのタイミングで安定化処理
ルーチンRT0に入つて、ステツプSP1においてアナログ/
デイジタル変換回路46の出力端に得られる入力データDA
TAS3を書込データレジスタREG1に取り込む。That is, the CPU 47A enters the stabilization processing routine RT0 at the timing of each pulse in synchronization with the sampling pulse SAMP (FIG. 2 (E)), and performs analog /
Input data DA obtained at the output terminal of the digital conversion circuit 46
TA S3 is taken into the write data register REG1.
続いてCPU47AはステツプSP2に移つて、書込データレ
ジスタREG1に書き込まれた入力データDATAS3がエラー信
号成分ERRi(i=1〜4)であるか否かの判断をする。Subsequently, the CPU 47A proceeds to step SP2 to determine whether or not the input data DATA S3 written in the write data register REG1 is an error signal component ERR i (i = 1 to 4).
ステツプSP2において否定結果が得られると、このこ
とは入力データDATAS3の内容がトラツキングエラー検出
信号S3のうちエラー信号成分ERRi(i=1〜4)ではな
く、再生レベル信号成分LPBi(i=1〜4)(第2図
(F))であることを表しており、このときCPU47Aは入
力データDATAS3の絶対値を目標値データX(nT)として
目標値データレジスタREG3(第3図)に書き込む。If a negative result is obtained in step SP2, this means that the content of the input data DATA S3 is not the error signal component ERR i (i = 1 to 4) of the tracking error detection signal S3 but the reproduction level signal component LPB i ( i = 1 to 4) (FIG. 2 (F)). At this time, the CPU 47A sets the absolute value of the input data DATA S3 as the target value data X (nT) in the target value data register REG3 (third). (Fig.)
続いてCPU47AはステツプSP4に移つて次式 Y(nT)=Y(nT−T)+2-5{x(nT) −Y(nT−T)} ……(3) の演算を実行することにより利得値データY(nT)を繰
返し演算によつて計算してこれをメモリ47Bの利得値デ
ータレジスタREG4に書き込んだ後、ステツプSP5におい
て当該安定化処理ルーチンRT0を終了する。Subsequently, the CPU 47A proceeds to step SP4 to execute the following equation: Y (nT) = Y (nT−T) +2 −5 {x (nT) −Y (nT−T)} (3) After calculating the gain value data Y (nT) by repetitive calculation and writing it in the gain value data register REG4 of the memory 47B, the stabilization processing routine RT0 is terminated in step SP5.
(3)式において、利得値データY(nT)は、演算周
期をTとする第n回目の繰返し演算結果を表しており、
目標値データX(nT)と前回利得値データY(nT−T)
との差に係数j=2-5を乗算して前回利得値データY(n
T−T)に加算した加算結果を新たな利得値データY(n
T)として求めるような繰り返し演算を実行することを
意味する。In the equation (3), the gain value data Y (nT) represents the result of the n-th repetitive operation with the operation cycle being T,
Target value data X (nT) and previous gain value data Y (nT-T)
Is multiplied by a coefficient j = 2 −5 to obtain the previous gain value data Y (n
T−T) is added to new gain value data Y (n
T) means to execute an iterative operation as obtained as:
ここで係数データj=2-5はメモリ47Bの係数データレ
ジスタREG5(第3図)に予め書き込まれている。Here, the coefficient data j = 2 -5 has been written in the coefficient data register REG5 (FIG. 3) of the memory 47B in advance.
これに対して上述のステツプSP2において肯定結果が
得られると、このことはサンプリングパルスSAMP(第2
図(E))によつて書込データレジスタREG1に取り込ま
れた入力データDATAS3がエラー信号成分ERRi(i=1〜
4)であつたことを意味し、このときCPU47Aはステツプ
SP6に移つて次式 の演算を実行する。On the other hand, if a positive result is obtained in step SP2 described above, this means that the sampling pulse SAMP (second
Figure (E)) input data DATA S3 the error signal taken in by connexion write data register REG1 into components ERR i (i = 1~
4) means that the CPU 47A has step
Moving to SP6 Execute the operation of
このステツプSP6においてCPU47Aは、書込データレジ
スタREG1に書き込んだ入力データDATAS3を検出エラーデ
ータERR(DET)とすると共に、ステツプSP3及びSP46の
処理によつて利得値データレジスタREG4に書き込まれた
利得値データY(nT)を用いて新たなエラーデータERR
(NEW)を演算し、当該演算結果はエラーデータレジス
タREG2にエラーデータERR(NEW)として書き込まれる。In this step SP6, the CPU 47A sets the input data DATA S3 written in the write data register REG1 as detection error data ERR (DET), and the gain written in the gain value data register REG4 by the processing in steps SP3 and SP46. New error data ERR using value data Y (nT)
(NEW), and the calculation result is written to the error data register REG2 as error data ERR (NEW).
この実施例の場合、(4)式の係数Kは予めメモリ47
Bの係数データレジスタREG6(第3図)に書き込まれて
いる。In the case of this embodiment, the coefficient K in the equation (4) is stored in the memory 47 in advance.
It has been written to the B coefficient data register REG6 (FIG. 3).
この演算が終了した後CPU47Aは、ステツプSP7に移つ
て当該エラーデータレジスタREG2に保持されているエラ
ーデータERR(NEW)を読み出して出力データDATAS22と
してデイジタル/アナログ変換回路48に与えることによ
り、トラツキングエラー信号S22をキヤプスタンサーボ
増幅回路41に出力した後、ステツプSP8において当該安
定化処理ルーチンRT0を終了する。After this operation is completed, the CPU 47A proceeds to step SP7, reads out the error data ERR (NEW) held in the error data register REG2, and supplies the error data ERR (NEW) to the digital / analog conversion circuit 48 as output data DATA S22. After outputting the king error signal S22 to the capstan servo amplifier circuit 41, the stabilization processing routine RT0 is terminated in step SP8.
以上の構成においてノイズやトラツキング操作の変動
に基づいてトラツキングエラー検出信号S3に変動が発生
すると、これが再生レベル信号成分LPB1〜LPB4の信号レ
ベルを変動させる。If variation occurs in the tracking error detection signal S3 based on the variation of the noise and tracking operations in the above configuration, which varies the signal level of the reproduction level signal component LPB 1 ~LPB 4.
このときCPU47Aは、第4図のステツプSP1−SP2−SP3
−SP4−SP5の処理ループによつて利得値データY(nT)
の演算を実行する際に、ステツプSP1において新たに取
り込んだ目標値データX(nT)に基づいてこれと前回利
得値データY(nT−T)との差の2-5倍の値を前回利得
値データY(nT−T)に加算するような演算を実行する
ことにより、結局ローパスフイルタ特性を呈する変化を
するような利得値データY(nT)を形成することができ
る。At this time, the CPU 47A executes the steps SP1-SP2-SP3 in FIG.
Gain value data Y (nT) by the processing loop of -SP4 -SP5
In executing the calculation of (1), based on the newly acquired target value data X (nT) in step SP1, the value of 2-5 times the difference between this value and the previous gain value data Y (nT-T) is set to the previous gain value. By performing an operation of adding to the value data Y (nT-T), it is possible to form gain value data Y (nT) that changes to exhibit a low-pass filter characteristic.
その結果利得値データレジスタREG4にはトラツキング
エラー検出信号S3の再生レベルの変動を表す利得値デー
タY(nT)が常時更新されながら保持されることにな
る。As a result, the gain value data Y (nT) indicating the fluctuation of the reproduction level of the tracking error detection signal S3 is held in the gain value data register REG4 while being constantly updated.
この利得値データY(nT)は、CPU47AがステツプSP2
−SP6−SP7−SP8の処理を実行することにより、トラツ
キングエラー信号S3に含まれるエラー信号成分ERRi(i
=1〜4)の利得を補正するために用いられる。The gain value data Y (nT) is transmitted from the CPU 47A to step SP2.
By executing the processing of -SP6-SP7-SP8, the error signal component ERR i (i
= 1 to 4).
かくしてキヤプスタンサーボ増幅回路41に出力される
トラツキングエラー信号S22の信号レベルは、トラツキ
ングエラー検出信号S3の変動を受けないように補正さ
れ、その結果磁気テープ5の記録トラツクTA1〜TB2に対
する再生ヘツド6のトラツキング位置を変動させないよ
うにし得る。Thus, the signal level of the tracking error signal S22 output to the capstan servo amplifier circuit 41 is corrected so as not to receive the fluctuation of the tracking error detection signal S3. As a result, the signal level for the recording tracks TA1 to TB2 of the magnetic tape 5 is corrected. The tracking position of the reproducing head 6 can be kept from changing.
このような補正動作をするにつき、第1図の構成によ
れば、第5図の従来の構成と比較して格段的に回路構成
要素の部品点数が少なくて済む。In performing such a correction operation, according to the configuration of FIG. 1, the number of circuit components is significantly reduced as compared with the conventional configuration of FIG.
また第1図の構成にれば、ビデオテープレコーダの動
作モードを再生モード、キユー/レビユーモード、レビ
ユーモードなどに切り換えた場合においても、サンプリ
ングパルスSAMP(第2図(E))がヘツド切換信号RF−
SWに同期するようになるので、特別なサンプリングパタ
ーンを用意する必要は全くなく、この点においても第5
図の従来の場合と比較して一段と簡易な構成のトラツキ
ング制御装置を実現し得る。Further, according to the configuration shown in FIG. 1, even when the operation mode of the video tape recorder is switched to a reproduction mode, a key / review mode, a review mode, or the like, the sampling pulse SAMP (FIG. 2 (E)) changes the head switching signal. RF−
Since it is synchronized with SW, there is no need to prepare any special sampling pattern.
As compared with the conventional case shown in the figure, a tracking control device with a much simpler configuration can be realized.
H発明の効果 上述のように本発明によれば、トラツキングエラー信
号を安定化するにつき、従来の場合と比較して格段的に
簡易に構成で済むトラツキング制御装置を容易に実現し
得る。H Effects of the Invention As described above, according to the present invention, it is possible to easily realize a tracking control device that requires a much simpler configuration than the conventional case for stabilizing a tracking error signal.
第1図は本発明によるトラツキング制御装置の一実施例
を示すブロツク図、第2図はその各部の信号を示す信号
波形図、第3図は第1図のメモリ47Bの詳細構成を示す
略線図、第4図は第1図のCPU47Aの安定化処理ルーチン
を示すフローチヤート、第5図は従来のトラツキング制
御装置を示すブロツク図、第6図はその記録フオーマツ
トを示す略線図、第7図は第5図の各部の信号を示す信
号波形図である。 1……パイロツト信号検出回路、3……エラー信号形成
回路、4……基準パイロツト信号形成回路、45……安定
化回路、47……安定化制御回路。FIG. 1 is a block diagram showing an embodiment of a tracking control device according to the present invention, FIG. 2 is a signal waveform diagram showing signals of various parts thereof, and FIG. 3 is a schematic line showing a detailed configuration of a memory 47B of FIG. 4 is a flowchart showing a stabilization processing routine of the CPU 47A of FIG. 1, FIG. 5 is a block diagram showing a conventional tracking control device, FIG. 6 is a schematic diagram showing a recording format thereof, FIG. The figure is a signal waveform diagram showing signals of respective parts in FIG. 1 pilot signal detection circuit, 3 error signal forming circuit, 4 reference pilot signal forming circuit, 45 stabilizing circuit, 47 stabilizing control circuit.
Claims (1)
信号を記録トラツクに記録し、当該各記録トラツクの再
生時両側に隣合う記録トラツクから得られる上記パイロ
ツト信号のクロストーク量の差に相当するトラツキング
エラー検出信号に基づいて再生ヘツドをトラツキング制
御するトラツキング制御装置において、 上記トラツキングエラー検出信号の再生レベル信号成分
の変化を表す目標値データに基づいて、上記再生レベル
信号成分の変化に応じてローパスフイルタ特性を呈する
ような利得値データを作成し、当該利得値データによつ
て上記トラツキングエラー検出信号のエラー信号成分を
補正演算することにより安定化されたエラーデータを求
め、当該演算結果に基づいてトラツキングエラー信号を
送出する安定化手段 を具えることを特徴とするトラツキング制御装置。1. A pilot signal whose frequency sequentially changes in a cyclic manner is recorded on a recording track, and corresponds to the difference in the amount of crosstalk between the pilot signals obtained from recording tracks adjacent on both sides during reproduction of each recording track. A tracking control device for performing tracking control of a playback head based on a tracking error detection signal, comprising: a tracking control device for controlling a playback head signal based on a change in the playback level signal component based on target value data representing a change in a playback level signal component of the tracking error detection signal. In this manner, gain value data that exhibits low-pass filter characteristics is created, and the error signal component of the tracking error detection signal is corrected by the gain value data to obtain stabilized error data. Stabilizing means for transmitting a tracking error signal based on the Tracking control apparatus according to claim.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217739A JP2606314B2 (en) | 1988-08-31 | 1988-08-31 | Tracking control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63217739A JP2606314B2 (en) | 1988-08-31 | 1988-08-31 | Tracking control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0266764A JPH0266764A (en) | 1990-03-06 |
| JP2606314B2 true JP2606314B2 (en) | 1997-04-30 |
Family
ID=16708994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63217739A Expired - Lifetime JP2606314B2 (en) | 1988-08-31 | 1988-08-31 | Tracking control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606314B2 (en) |
-
1988
- 1988-08-31 JP JP63217739A patent/JP2606314B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0266764A (en) | 1990-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606314B2 (en) | Tracking control device | |
| JPH05258403A (en) | Tracking controller in plural segment recording | |
| JPH0748723B2 (en) | Data clock generation circuit | |
| US5274515A (en) | Tracking control device for a video tape recorder | |
| JPS61114673A (en) | Signal record reproducing method | |
| US6381400B1 (en) | Method and apparatus for controlling speed of capstan motor of a video cassette recorder | |
| JP3109685B2 (en) | Magnetic playback device | |
| US7369748B2 (en) | Reproducing apparatus and tracking method | |
| JP3042553B2 (en) | Signal reproducing apparatus and method | |
| JP2529443B2 (en) | Tracking control device for magnetic recording / reproducing device | |
| JPH071529B2 (en) | Tracking controller | |
| JP2784284B2 (en) | Magnetic recording / reproducing device | |
| JP2794658B2 (en) | Playback device | |
| JP3132362B2 (en) | Auto tracking device | |
| JPH081693B2 (en) | Magnetic playback device | |
| JP3318147B2 (en) | Magnetic playback device | |
| JPH0563849B2 (en) | ||
| JPH0373930B2 (en) | ||
| JPS63104254A (en) | Magnetic picture recording and reproducing device | |
| JPH0419854A (en) | Tracking controller for magnetic recording/reproducing device | |
| JPH06124425A (en) | Recording / playback device | |
| JPH06187703A (en) | Magnetic recording / reproducing device | |
| JPS63316351A (en) | Tracking servo method | |
| JPH05135312A (en) | Reproducing devicer and automatic equalizer | |
| JPH0475582B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |