Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2608738B2 - Electronic keyboard instrument - Google Patents
[go: Go Back, main page]

JP2608738B2 - Electronic keyboard instrument - Google Patents

Electronic keyboard instrument

Info

Publication number
JP2608738B2
JP2608738B2 JP62317207A JP31720787A JP2608738B2 JP 2608738 B2 JP2608738 B2 JP 2608738B2 JP 62317207 A JP62317207 A JP 62317207A JP 31720787 A JP31720787 A JP 31720787A JP 2608738 B2 JP2608738 B2 JP 2608738B2
Authority
JP
Japan
Prior art keywords
key
contact
time
output
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62317207A
Other languages
Japanese (ja)
Other versions
JPH01156796A (en
Inventor
大三郎 相馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korg Inc
Original Assignee
Korg Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korg Inc filed Critical Korg Inc
Priority to JP62317207A priority Critical patent/JP2608738B2/en
Publication of JPH01156796A publication Critical patent/JPH01156796A/en
Application granted granted Critical
Publication of JP2608738B2 publication Critical patent/JP2608738B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばシンセサイザ等とも呼ばれている電
子鍵盤楽器に関する。
The present invention relates to an electronic keyboard instrument also called, for example, a synthesizer.

「従来の技術」 電子鍵盤楽器において、例えば「特公昭58−57119号
公報、特開昭56−161594号公報」等に開示されているよ
うに、一つの鍵に少なくとも二つのスイッチを付設し、
この二つのスイッチが押鍵及び離鍵時にオン、オフ操作
される時間差を計測して押鍵及び離鍵速度を検出し、押
鍵速度に応じて音に強弱を付けるとか、又は音の立上り
速度を制御し、離鍵速度に応じて音の立下り速度を制御
し演奏に抑揚を付けること等に利用している。
(Prior art) In an electronic keyboard instrument, for example, as disclosed in Japanese Patent Publication No. 58-57119, Japanese Patent Application Laid-Open No. 56-161594, etc., one key is provided with at least two switches,
The time when these two switches are turned on and off at the time of key press and key release is measured to detect the key press and key release speeds. Is controlled to control the fall speed of the sound in accordance with the key release speed, and is used for giving inflection to the performance.

「発明が解決しようとする問題点」 鍵に付設される第1スイッチと第2スイッチはそれぞ
れ接点を用いたもの或は導電ゴムを用いたもの等が利用
され、押鍵時は例えば第1スイッチ、第2スイッチの順
にオンとなり、離鍵時は第2スイッチが先にオフに戻っ
て次に第1スイッチがオフに戻されるように鍵に対して
付設され、このオンになる時間差及びオフに戻る時間差
を計測して押鍵速度及び離鍵速度を検出している。
"Problems to be Solved by the Invention" As the first switch and the second switch attached to the key, those using contacts or those using conductive rubber are used. When the key is pressed, for example, the first switch is used. , The second switch is turned on in that order, and at the time of key release, the second switch is turned off first, and then the first switch is turned off. The key return speed and the key release speed are detected by measuring the return time difference.

しかるに製造初期においは第1スイッチと第2スイッ
チが予定した順序で動作するものの使用中に接点部分の
経時変化等によって第1スイッチと第2スイッチの動作
順序が逆になってしまうことがある。
However, although the first switch and the second switch operate in a predetermined order in the early stage of manufacturing, the operating order of the first switch and the second switch may be reversed due to a change with time of the contact portion during use.

第1スイッチと第2スイッチの動作順序が逆転してし
まった場合、従来は押鍵速度及び離鍵速度を検出できな
い状態に陥いる欠点がある。
When the operation order of the first switch and the second switch is reversed, there is a disadvantage that conventionally, the key depression speed and the key release speed cannot be detected.

このため例えば一つの接点が二つの接点に対して交互
に接触する型式のいわゆる一回路二接点型のスイッチを
用いることが考えられる。この構造のスイッチを用いる
ことにより接点信号の順序が逆転する現象は回避するこ
とができる。
For this reason, for example, it is conceivable to use a so-called one-circuit two-contact switch of a type in which one contact alternately contacts two contacts. By using the switch having this structure, the phenomenon that the order of the contact signals is reversed can be avoided.

然し乍らこの一回路二接点型スイッチは接点構造が複
雑なため高価になるゴム欠点がある。またこの型式のス
イッチを導電ゴムを利用して作ることができない不都合
もある。
However, this one-circuit, two-contact type switch has a disadvantage in that rubber is expensive due to the complicated contact structure. There is also the disadvantage that this type of switch cannot be made using conductive rubber.

従って多くの場合コスト等の面で制限され、一回路一
接点型のスイッチを二個使うことになるため、上記した
問題が生じる。
Accordingly, in many cases, the cost is limited, and two switches of one circuit and one contact type are used, so that the above-described problem occurs.

この発明の目的は第1スイットと第2スイッチの動作
順序が逆転しても押鍵速度と離鍵速度を正しく計測する
ことができる機能を具備した電子鍵盤楽器を提供するに
ある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an electronic keyboard musical instrument having a function of correctly measuring a key pressing speed and a key releasing speed even when the operation order of the first switch and the second switch is reversed.

「問題点を解決するための手段」 この発明では、 楽器の鍵に関連して設けられ、押鍵及び離鍵時に互に
時間差を持ってオン、オフ動作する第1スイッチ及び第
2スイッチと、 この第1スイッチ及び第2スイッチのオン、オフ状態
によって出力される信号を論理演算して鍵の押鍵過程と
離鍵過程を表わす判別信号を出力する判別信号発生手段
と、 第1スイッチと第2スイッチのオン、オフ動作の時間
差に対応する時間信号を出力する時間信号発生手段と、 この時間信号発生手段から出力される時間信号の長さ
を計測する時間計測手段と、 押鍵過程及び離鍵過程の終了を表わす信号及びこの終
了を外部に通知する信号を出力する終了信号発生手段
と、 この終了信号発生手段が出力する終了信号を受けて判
別信号発生手段から出力される判別信号と時間計測手段
で計測した時間に対応した信号を取込んで外部に出力す
る出力回路と、 この出力回路に新しい判別信号と時間計測信号が取込
まれたことを外部に通知する通知信号発生手段と、 によって電子鍵盤楽器を構成したものである。
In the present invention, a first switch and a second switch, which are provided in association with a key of a musical instrument and which are turned on and off with a time lag when a key is pressed and released, Determination signal generating means for performing a logical operation on signals output according to the on / off states of the first switch and the second switch to output a determination signal indicating a key pressing process and a key releasing process; Time signal generating means for outputting a time signal corresponding to the time difference between the on and off operations of the two switches; time measuring means for measuring the length of the time signal output from the time signal generating means; End signal generating means for outputting a signal indicating the end of the key process and a signal for notifying the end to the outside; and a discrimination signal output from the discrimination signal generating means in response to the end signal output by the end signal generating means And an output circuit that fetches a signal corresponding to the time measured by the time measurement unit and outputs it to the outside, and a notification signal that notifies the outside that a new discrimination signal and time measurement signal have been fetched into this output circuit Means and an electronic keyboard instrument.

この発明の電子鍵盤楽器によれば判別信号発生手段は
第1スイッチ及び第2スイッチの何れが先にオフ又はオ
ンの状態に反転しても二つのスイッチから発信される接
点信号の初期条件が共に「1」か、共に「0」かの違い
によって押鍵過程であるか、離鍵過程であるかを論理演
算によって判定することができ、押鍵過程と離鍵過程を
表わす判別信号を出力する。
According to the electronic keyboard instrument of the present invention, the initial condition of the contact signals transmitted from the two switches is the same regardless of which of the first switch and the second switch is turned off or on first. It is possible to determine by a logical operation whether the process is a key pressing process or a key releasing process based on the difference between “1” and both “0”, and outputs a discrimination signal representing the key pressing process and the key releasing process. .

時間信号発生手段は第1スイッチと第2スイッチがオ
ン、オフ動作する時間差に対応するパルス幅を持つ時間
信号を出力し、この時間信号の長さを時間計測手段で計
測する。
The time signal generating means outputs a time signal having a pulse width corresponding to a time difference between when the first switch and the second switch are turned on and off, and the length of the time signal is measured by the time measuring means.

終了信号発生手段は押鍵過程及び離鍵過程の終了を表
わす信号を出力する。
The end signal generating means outputs a signal indicating the end of the key pressing process and the key releasing process.

よってこの終了信号発生手段から押鍵過程終了又は離
鍵過程終了を表わす信号が出力されると時間計測手段の
計測結果と判別信号発生手段から出力されている時間計
測値と判別信号は出力回路に取込まれ、出力回路の保持
値を更新する。
Therefore, when a signal indicating the end of the key press process or the end of the key release process is output from the end signal generation means, the measurement result of the time measurement means, the time measurement value output from the determination signal generation means, and the determination signal are output to the output circuit. It is taken in and updates the value held in the output circuit.

これと共に終了信号発生手段から出力される信号を外
部に送り、出力回路の保持値が更新したことを外部に知
らせる。
At the same time, a signal output from the end signal generating means is sent to the outside to notify the outside that the held value of the output circuit has been updated.

このようにこの発明によれば第1スイッチと第2スイ
ッチが発信する論理信号の初期条件を加味して論理演算
することによって押鍵過程と離鍵過程を判別するから、
第1スイッチと第2スイッチの何れが先に動作しても押
鍵過程と離鍵過程とを判別することができる。
As described above, according to the present invention, the key pressing process and the key releasing process are determined by performing a logical operation in consideration of the initial condition of the logic signal transmitted from the first switch and the second switch.
Whichever of the first switch and the second switch operates first, the key pressing process and the key releasing process can be determined.

よって使用中に経時変化等によって第1スイッチと第
2スイッチのオン、オフのタイミングが逆転したとして
も、押鍵速度及び離鍵速度を正確に測定することができ
る。
Therefore, even if the on and off timings of the first switch and the second switch are reversed due to a change over time during use, the key pressing speed and the key releasing speed can be accurately measured.

従ってこの発明によれば第1スイッチ及び第2スイッ
チとして安価なスイッチを用いたにもかかわらず、第1
スイッチと第2スイッチのオン、オフのタイミングが逆
転しても押鍵速度及び離鍵速度を正確に測定することが
でき、信頼性の高い電子鍵盤楽器を提供することができ
る。
Therefore, according to the present invention, although the inexpensive switches are used as the first switch and the second switch, the first switch is used.
Even if the on and off timings of the switch and the second switch are reversed, the key press speed and the key release speed can be accurately measured, and a highly reliable electronic keyboard instrument can be provided.

「実施例」 第1図はこの発明の一実施例を示す。ここでは説明を
簡単にするため、本来電子鍵盤楽器が持つ複数の鍵に対
して設けられた複数のキー接点を省略しており、一個の
鍵に対する一組の第1スイッチBと第2スイッチM(以
下これを接点B、接点Mと称す)のみを図示している。
FIG. 1 shows an embodiment of the present invention. Here, for the sake of simplicity, a plurality of key contacts originally provided for a plurality of keys of the electronic keyboard instrument are omitted, and a set of a first switch B and a second switch M for one key are omitted. (Hereinafter, these are referred to as contacts B and contacts M).

一個の鍵は独立した二個の接点BとMを有しており鍵
(図示せず)が押下されると正常な接点状態遷移が行な
われた時は、まず接点Bがオンし(押鍵開始)続いて接
点Mがオンする(押鍵完了)。
One key has two independent contacts B and M. When a key (not shown) is pressed, a normal contact state transition is performed, and first, the contact B is turned on (key pressed). (Start) Then, the contact M is turned on (key depression is completed).

この時接点Bがオンしてから接点Mがオンするまでの
時間を「押鍵速度」と呼び、この過程を「押鍵過程」と
呼ぶ。またこの押鍵過程に要する時間に対応した値をイ
ニシャルタッチカウントと称する。
At this time, the time from when the contact B is turned on to when the contact M is turned on is referred to as a "key pressing speed", and this process is referred to as a "key pressing process". A value corresponding to the time required for the key pressing process is referred to as an initial touch count.

次に押鍵が完了した鍵をはなすと、まず接点Mがオフ
し(離鍵開始)、続いて接点Bがオフする(離鍵完
了)。この時接点Mがオフしてから接点Bがオフするま
での時間を「離鍵速度」と呼び、この過程を「離鍵過
程」と呼ぶ。またこの離鍵過程に要する時間に対応した
値をリリースタッチカウントと称する。
Next, when the released key is released, first, the contact M is turned off (key release is started), and then the contact B is turned off (key release is completed). At this time, the time from when the contact M is turned off to when the contact B is turned off is called "key release speed", and this process is called "key release process". A value corresponding to the time required for the key release process is called a release touch count.

次に第1図の回路接続について説明する。 Next, the circuit connection of FIG. 1 will be described.

第1図において100は駆動信号発生回路、200は押鍵過
程及び離鍵過程を判別する判別信号発生手段、300は時
間信号発生手段、400は時間計測手段、500は終了信号発
生手段、600は出力回路をそれぞれ示す。
In FIG. 1, 100 is a drive signal generation circuit, 200 is a discrimination signal generation means for discriminating a key pressing process and a key release process, 300 is a time signal generation device, 400 is a time measurement device, 500 is an end signal generation device, and 600 is a termination signal generation device. Each output circuit is shown.

駆動信号発生回路100はマスタクロック発生器13と、
このマストクロック発生器13から出力されるマスタクロ
ックを第2図に示す多相パルス1P8,2P8,3P8・・・6P8に
変換するスロットタイミングジェネレータ14とによって
構成される。
The drive signal generation circuit 100 includes a master clock generator 13,
A master clock output from the mast clock generator 13 is converted into polyphase pulses 1P8, 2P8, 3P8,... 6P8 shown in FIG.

多相パルス1P8〜6P8は第2図Aに示すマスタクロック
CPの4周期を単位とする処理スロット1,2,3・・・8,1,2
の順番に従って8個の処理スロットを1周期として繰返
されて出力される。多相パルスの一つ1P8は1番目の処
理スロット1毎に出力されるパルスのことを呼ぶ。また
処理スロット分の時間を1キースロットと呼ぶこととす
る。
The polyphase pulses 1P8 to 6P8 are the master clocks shown in FIG. 2A.
Processing slots 1, 2, 3 ... 8, 1, 2 in units of 4 cycles of CP
, And is repeatedly output with eight processing slots as one cycle. One of the polyphase pulses 1P8 refers to a pulse output for each first processing slot 1. The time for the processing slot is called one key slot.

接点B及び接点Mはともに片側の端子をグラウンド電
位に接続され、もう一方の端子はそれぞれ抵抗器Rによ
ってプルアップされDフリップフロップ2と3のデータ
入力端子Dに接続されている。このDフリップフロップ
2と3は接点BとMのオン、オフ状態を一定の時間間隔
でサンプルするものであり、接点B及びMがオン状態の
時は、この例では論理0を、接点B及びMがオフ状態の
時は論理1をサンプルし、多相サンプル1P8の入力毎に
そのサンプル値をQ端子に出力する。
Each of the contact points B and M has one terminal connected to the ground potential, and the other terminal is pulled up by the resistor R and connected to the data input terminal D of the D flip-flops 2 and 3. The D flip-flops 2 and 3 sample the ON and OFF states of the contacts B and M at fixed time intervals. When the contacts B and M are in the ON state, in this example, a logic 0 is set, When M is in the OFF state, a logic 1 is sampled, and the sampled value is output to the Q terminal every time a multiphase sample 1P8 is input.

判別信号発生手段200は二個のDフリップフロップ1
と4及び論理演算回路7とによって構成される。Dフリ
ップフロップは鍵が押下過程にあるのか、離鍵過程にあ
るのかを示す判定信号としてデイレクションフラグ(以
下DFと呼ぶ)を出力する。
The discrimination signal generating means 200 includes two D flip-flops 1
And 4 and a logical operation circuit 7. The D flip-flop outputs a direction flag (hereinafter referred to as DF) as a determination signal indicating whether the key is in the process of being pressed or released.

このDFは接点Bと接点Mのオン、オフ情報のみでは鍵
の押鍵過程と離鍵過程の区別が全くつかないため、正確
な条件判断を行なう上で必要なフラグである。ここでは
DF=0論理のときを押鍵過程、DF=1論理のときを離鍵
過程と定めておく。
This DF is a flag necessary for performing accurate condition determination because there is no distinction between a key pressing process and a key releasing process only with the ON / OFF information of the contact points B and M. here
When DF = 0 logic, the key pressing process is defined, and when DF = 1 logic, the key releasing process is defined.

多相パルス1P8の供給によってDフリップフロップ1,
2,3にラッチされるDF、接点Bのオン、オフ情報(以下
Bと記す)、接点Mのオン、オフ情報(以下Mと記す)
は論理演算回路7に入力される。論理演算回路7はDF,
B,Mの論理に応じて以下の論理演算を行ない出力する。
By supplying the multi-phase pulse 1P8, the D flip-flops 1,
DF latched in 2 and 3, ON / OFF information of contact B (hereinafter referred to as B), ON / OFF information of contact M (hereinafter referred to as M)
Is input to the logical operation circuit 7. The logical operation circuit 7 is DF,
The following logical operation is performed according to the logic of B and M, and output.

TCEN=BM …(2) ▲▼はイベント発生フラグと呼ばれ(1)式よ
り押鍵過程(DF=0)において接点Bがオン(B=
0)、かつ接点Mがオン(M=0)のときと、離鍵過程
(DF=1)において接点Bがオフ(B=1)、かつ接点
Mがオフ(M=1)のときのみに▲▼=0とな
り、それ以外の状態のときは▲▼=1となる。
TCEN = BM ... (2) ▲ ▼ is called an event occurrence flag and the contact B is turned on (B =
0) and the contact M is on (M = 0), and only when the contact B is off (B = 1) and the contact M is off (M = 1) in the key release process (DF = 1). ▲ ▼ = 0, and in other states, ▲ ▼ = 1.

つまり▲▼=0のときというのは鍵が押鍵過程
から押鍵完了状態になったとき、あるいは鍵が離鍵過程
から離鍵完了状態になったことを表わしている。▲
▼は多相パルス2P8でDフリップフロップ5にラッチ
される。
In other words, when ▲ ▼ = 0, it means that the key has changed from the key-pressing process to the key-pressing completed state, or that the key has changed from the key-release process to the key-release completed state. ▲
▼ is latched in the D flip-flop 5 by the multiphase pulse 2P8.

時間信号発生手段300はDフリップフロップによって
構成することができ、論理演算回路7から出力されるタ
ッチカウントイネーブル信号TCENを多相パルス2P8でラ
ッチすることによって出力端子Qに時間信号を出力す
る。TCENは(2)式よりDFの値にかかわらず接点Bがオ
ン(B=0)のとき接点Mがオフ(M=1)、または接
点Bがオフ(B=1)のとき接点Mがオン(M=0)の
時にTCEN=1となり、接点Bオン(B=0)でかつ接点
Mがオン(M=0)の状態、または接点Bがオフ(B=
1)かつ接点Mがオフ(M=1)の時はTCEN=0とな
る。つまりTCEN=0のときは押鍵または離鍵が完了して
いる状態を示し、TCEN=1の状態は鍵が押鍵過程の中あ
るいは離鍵過程の中にいることを示す。
The time signal generating means 300 can be constituted by a D flip-flop, and outputs a time signal to the output terminal Q by latching the touch count enable signal TCEN output from the logical operation circuit 7 with the multiphase pulse 2P8. From equation (2), the contact M is off (M = 1) when the contact B is on (B = 0) or the contact M is on when the contact B is off (B = 1), regardless of the value of DF according to equation (2). When (M = 0), TCEN = 1, contact B is on (B = 0) and contact M is on (M = 0), or contact B is off (B =
1) When the contact M is off (M = 1), TCEN = 0. That is, when TCEN = 0, it indicates that the key press or key release is completed, and when TCEN = 1, it indicates that the key is in the key press process or in the key release process.

論理演算回路7から出力される信号DFOUTはデイレク
ションフラグ(DF)更新値と呼ばれ(3)式よりDF=0
かつ▲▼=0となったとき、またはDF=1かつ▲
▼=1のときにDFOUT=1となりDF=1かつ▲
▼=0となったとき、またはDF=0かつ▲▼
=1のときにDFOUT=0となる。
The signal DFOUT output from the logical operation circuit 7 is called a direction flag (DF) update value.
And ▲ ▼ = 0, or DF = 1 and ▲
When ▼ = 1, DFOUT = 1, DF = 1 and ▲
When ▼ = 0, or DF = 0 and ▲ ▼
DFOUT = 0 when = 1.

これは鍵の押鍵または離鍵が完了した時(▲▼
=0のとき)のみDFの論理を反転した値を出力して、押
鍵または離鍵過程にあるときは入力されたDFと同じ論理
値を出力するものである。このDFOUTは多相パルス5P8で
フリップフロップ4にラッチされる。
This is when the key is depressed or released (▲ ▼
(When = 0), outputs a value obtained by inverting the logic of the DF, and outputs the same logical value as the input DF when the key is pressed or released. This DFOUT is latched by the flip-flop 4 with the multi-phase pulse 5P8.

時間計測手段400はこの例ではDフリップフロップ8
と、フルアダ回路9と、Dフリップフロップ10とによっ
て構成した場合を示す。
The time measuring means 400 is a D flip-flop 8 in this example.
, A full adder circuit 9 and a D flip-flop 10.

この時間計測手段400はレジスタ10の端子▲▼
に時間信号発生手段300から論理1の時間信号が与えら
れている状態において、多相パルス1P8がレジスタ8に
与えられる回数を計数する動作を行なう。このため他の
構造としてはアンドゲートとカウンタによってこの時間
計測手段400を構成することもできる。
This time measuring means 400 is connected to the terminal ▲ ▼ of the register 10.
In the state where the time signal of logic 1 is given from the time signal generating means 300, the operation of counting the number of times the multiphase pulse 1P8 is given to the register 8 is performed. Therefore, as another structure, the time measuring means 400 can be constituted by an AND gate and a counter.

この例ではレジスタ10の出力がオール1論理に達しな
い状態ではナンドゲート9Aを通じてフルアダ回路9の一
方の入力端子B0〜B7のLSB端子B0に常時1論理が与えら
れる。この1論理が加算器9Bの出力端子S0に出力されレ
ジスタ10の入力端子D0に入力される。レジスタ10に多相
パルス6P8が与えられることによってこのレジスタ10のL
SB出力端子Q0に1論理を出力するラッチ動作が行なわれ
る。レジスタ8に多相パルス1P8が与えられることによ
ってレジスタ8はその出力端子Q0に1論理を出力するラ
ッチ動作を行なう。レジスタ8が出力端子Q0に1論理を
出力すると、この1論理が加算器9Bの入力端子A0に与え
られる。加算器9Bは入力端子A0に与えられた1論理とナ
ンドゲート9Aを通じて入力端子B0に与えられる1論理を
加算し、出力端子S1に1論理を出力し、S0に0論理を出
力する。このようにしてレジスタ8に多相パルス1P8が
与えられる毎に加算器9Aの加算値が「1」ずつ増加す
る。この様子を次表に示す。
The output of this example register 10 is always 1 logic applied to the LSB terminal B 0 at one input terminal B 0 .about.B 7 of full adder circuit 9 through the NAND gate 9A is in a state of not reaching the all-1 logic. The 1 logic is input to the input terminal D 0 of by the register 10 output to the output terminal S 0 of the adder 9B. When the polyphase pulse 6P8 is applied to the register 10,
Latch operation for outputting the 1 logic SB output terminals Q 0 is performed. Register by multiphase pulse 1P8 is supplied to the register 8 8 performs the latch operation for outputting a first logic to the output terminal Q 0. When the register 8 outputs a 1 logic output terminal Q 0, the first logic is applied to the input terminal A 0 of the adder 9B. The adder 9B adds the 1 logic applied to the input terminal B 0 through 1 logic and NAND gate 9A is applied to the input terminal A 0, it outputs 1 logic output terminal S 1, and outputs the 0 logic S 0 . Thus, each time the multiphase pulse 1P8 is supplied to the register 8, the added value of the adder 9A increases by "1". This situation is shown in the following table.

加算器9Aの入力A7〜A0がオール「1」になるとB0
「0」となり、その後は加算動作が中止される。
Input A 7 to A 0 When becomes all "1" B 0 is "0" next to the adders 9A, then adding operation is stopped.

従って例えばレジスタ8から出力される値を見ている
ことによって時間信号発生器300が出力する時間信号の
長さに対応した計測値を得ることができる。よってレジ
スタ8の出力を出力回路600に与え、押鍵及び離鍵過程
終了時に出力回路600に取込まれる。つまり出力回路600
はDフリップフロップによって構成されそのクロック入
力端子CKに終了信号発生手段500から押鍵過程及び離鍵
過程の各終了時に出力される終了信号を与え、この終了
信号によって時間計測手段400から与えられる時間計測
値と、判別信号発生手段200から出力される押鍵と離鍵
を表わす判別信号とをラッチし、外部の処理手段に押鍵
又は離鍵情報と時間計測値を与える。このとき終了信号
発生手段500が出力する終了信号は出力回路600に新しい
データがラッチされたことを外部に通知する、例えば割
入信号▲▼として出力される。
Therefore, for example, by looking at the value output from the register 8, a measurement value corresponding to the length of the time signal output by the time signal generator 300 can be obtained. Therefore, the output of the register 8 is given to the output circuit 600, and is taken into the output circuit 600 at the end of the key press and key release process. That is, the output circuit 600
Is a D flip-flop. The clock input terminal CK is supplied with an end signal output from the end signal generating means 500 at the end of each of the key pressing process and the key release process, and the time given from the time measuring means 400 by the end signal. The measured value and the discrimination signal indicating the key press and the key release output from the discrimination signal generating means 200 are latched, and the key press or key release information and the time measurement value are given to the external processing means. At this time, the end signal output by the end signal generation means 500 is output to the output circuit 600 to notify the outside that new data has been latched, for example, as an interrupt signal ▲ ▼.

終了信号発生手段500はオア回路によって構成するこ
とができる。オア回路の一方の入力端子に多相パルス4P
8を与え、他方の入力端子に論理演算回路17から出力さ
れる▲▼を与える。この例では論理演算回路17か
ら出力される▲▼をDフリップフロップ6にラッ
チさせ、そのラッチ出力を終了信号発生手段500に与え
るように構成した場合を示す。
The end signal generating means 500 can be constituted by an OR circuit. Polyphase pulse 4P to one input terminal of OR circuit
8 and ▲ output from the logic operation circuit 17 to the other input terminal. In this example, a case is shown in which ▲ output from the logical operation circuit 17 is latched by the D flip-flop 6 and the latch output is supplied to the end signal generating means 500.

以下に正常な接点状態遷移による押鍵が行なわれた時
のイニシャルタッチカウント動作をタイムチャート第4
図を用いて説明する。
The initial touch count operation when a key is pressed due to a normal contact state transition is described below in a time chart No. 4.
This will be described with reference to the drawings.

まずリセット手段(図示せず)によりシステムリセッ
ト操作が▲▼端子に入力されDフリップフロップ
1〜6及び時間信号発生手段300を構成するDフリップ
フロップの初期設定が行なわれているとする。各フリッ
プフロップの初期設定値は以下の通りである。
First, it is assumed that the reset means (not shown) inputs a system reset operation to the ▲ terminal, and the D flip-flops 1 to 6 and the D flip-flop constituting the time signal generating means 300 are initialized. The initial setting values of each flip-flop are as follows.

TCEN=0と初期設定されたためこの時レジスタ10の▲
▼端子は“0"であり内容がクリアされている。
Since TCEN is initially set to 0, register ▲
▼ terminal is “0” and the contents are cleared.

今、鍵は離鍵状態であり接点B、接点Mともにオフで
あるとする。第4図においてキースロット1で押鍵が開
始され接点Bがオンとなる。この情報がキースロット2
の処理スロット1でパルス1P8によりDフリップフロッ
プ2にラッチされ、フリップフロップ2の出力が0にな
ると論理演算回路7で(2)式の条件が成立しTCEN=1
となるTCEN=1の情報がパルス2P8で時間信号発生手段3
00にラッチされるとレジスタ10のリセットが解除されて
時間計測手段400の計測が始まる。
Now, it is assumed that the key is in the key release state and both the contact points B and M are off. In FIG. 4, the key depression is started in the key slot 1 and the contact B is turned on. This information is key slot 2
When the output of the flip-flop 2 becomes 0 in the processing slot 1 of the pulse 1P8 in the processing slot 1 and the logic operation circuit 7 satisfies the condition of the expression (2), TCEN = 1
The information of TCEN = 1 becomes pulse 2P8 and time signal generating means 3
When the value is latched to 00, the reset of the register 10 is released, and the time measurement unit 400 starts measurement.

キースロット3,4の区間では接点Bがオン、接点Mが
オフの状態が続くため論理演算回路7の出力はキースロ
ット2の状態が継続して出力される。つまりTCEN=1が
続くため、キースロット毎にレジスタ10にイニシャルタ
ッチカウント値が累算されてゆく。
In the section between the key slots 3 and 4, the contact B is kept on and the contact M is kept off, so that the output of the logical operation circuit 7 is continuously outputted from the state of the key slot 2. That is, since TCEN = 1 continues, the initial touch count value is accumulated in the register 10 for each key slot.

キースロット5において押鍵が完了し、接点Mもオン
になると論理演算回路7の出力が式(1),(2),
(3)によりDEOUTが0から1に、TCENが1から0にEVF
が1から0と変化しそれぞれパルス2P8によりDフリッ
プフロップ4と6及び時間信号発生手段300にラッチさ
れる。TCEN=0となったためレジスタ10はリセットがか
かりその内容はクリアされ、カウント動作は停止する
が、押鍵開始から計測したタッチカウントデータはレジ
スタ10がクリアされる前にパルス1P8によりレジスタ8
にラッチされている。
When the key depression is completed in the key slot 5 and the contact M is turned on, the output of the logical operation circuit 7 is expressed by the equations (1), (2),
(3) DEOUT changes from 0 to 1 and TCEN changes from 1 to 0 EVF
Changes from 1 to 0, and is latched by the D flip-flops 4 and 6 and the time signal generating means 300 by the pulse 2P8, respectively. Since TCEN = 0, the register 10 is reset and its contents are cleared, and the counting operation is stopped. However, the touch count data measured from the start of key press is stored in the register 8 by the pulse 1P8 before the register 10 is cleared.
Latched to.

押鍵が完了すると▲▼=0となったため、処理
スロット4において終了信号発生手段500の出力に第4
図Mに示すパルスが生じ、レジスタ8の出力データ及び
判定信号発生手段200の出力(DFOUT)が出力回路600に
ラッチされる。そしてこの終了を表わすパルスによって
外部処理手段(図示せず)に割り込みがかかり、出力回
路600の内容が外部に転送され処理される。
When the key press is completed, ▲ ▼ = 0, so that the output of the end signal
The pulse shown in FIG. M is generated, and the output data of the register 8 and the output (DFOUT) of the determination signal generating means 200 are latched in the output circuit 600. Then, an external processing means (not shown) is interrupted by a pulse indicating this end, and the contents of the output circuit 600 are transferred to the outside and processed.

キースロット6では押鍵が継続しており、接点B、接
点Mともオンである。一方キースロット5でDFOUTが0
から1となったためキースロット6では論理演算回路7
のDF入力が0から1となり、式(3)より▲▼が
0から1と変化し出力回路600へのラッチ動作は行なわ
れない。
In the key slot 6, the key press continues, and both the contact points B and M are on. On the other hand, DFOUT is 0 in key slot 5
, The logical operation circuit 7 in the key slot 6
DF input changes from 0 to 1, and from equation (3), ▲ changes from 0 to 1, and the latch operation to the output circuit 600 is not performed.

次に正常な接点状態遷移で離鍵が行なわれた時のリリ
ースタッチカウント動作をタイムチャート第5図を用い
て説明する。
Next, a release touch counting operation when a key is released in a normal contact state transition will be described with reference to a time chart in FIG.

タイムチャート第5図においてはキースロット1以前
にすでに押鍵が完了しており、押鍵が継続して行なわれ
ていることとする。従ってDF=1,B=0,M=0,DFOUT=1,T
CEN=0,▲▼=1である。また出力回路600の内容
はオール0となっている。
In the time chart of FIG. 5, it is assumed that the key pressing has already been completed before the key slot 1 and the key pressing has been continuously performed. Therefore, DF = 1, B = 0, M = 0, DFOUT = 1, T
CEN = 0, ▲ ▼ = 1. The contents of the output circuit 600 are all 0s.

まずキースロット1で離鍵が開始され、接点Mがオフ
となる。この情報がキースロット2の処理スロット1で
パルス1P8によりDフリップフロップ2にラッチされ
る。すると式(1),(2),(3)より論理演算回路
7の出力の内TCENのみが0から1に変化する。TCEN=1
の情報がパルス2P8でDフリップフロップ5にラッチさ
れるとレジスタ10のリセットが解除されて時間計測手段
400はリリースタッチカウントの計測を開始する。
First, key release is started in the key slot 1, and the contact point M is turned off. This information is latched in the D flip-flop 2 by the pulse 1P8 in the processing slot 1 of the key slot 2. Then, only TCEN of the output of the logical operation circuit 7 changes from 0 to 1 according to the equations (1), (2) and (3). TCEN = 1
Is latched in the D flip-flop 5 by the pulse 2P8, the reset of the register 10 is released and the time measuring means
400 starts measuring the release touch count.

キースロット3,4の区間では接点Bがオン、接点Mが
オフの状態が続くため、論理演算回路7の出力はキース
ロット2の状態が継続して出力される。そしてキースロ
ット毎にリリースタッチカウント値がレジスタ10に累算
されてゆく。
In the section between the key slots 3 and 4, the contact B is kept on and the contact M is kept off, so that the output of the logical operation circuit 7 is continuously outputted from the state of the key slot 2. Then, the release touch count value is accumulated in the register 10 for each key slot.

キースロット5において離鍵が完了し接点Bもオフに
なる論理演算回路7の出力が式(1),(2),(3)
によりDFOUTが1から0に、TCENが1から0に、▲
▼が1から0にそれぞれ変化し、パルス2P8によりD
フリップフロップ4と6及び時間信号発生手段300にラ
ッチされる。
In the key slot 5, the key release is completed and the contact B is also turned off. The outputs of the logical operation circuit 7 are expressed by the equations (1), (2) and (3).
DFOUT from 1 to 0, TCEN from 1 to 0, ▲
▼ changes from 1 to 0, and pulse 2P8 changes D
It is latched by the flip-flops 4 and 6 and the time signal generating means 300.

TCEN=0になるとレジスタ10はリセットがかかりその
内容はクリアされカウント動作は停止するが離鍵開始か
ら計測したタッキカウントデータはレジスタ10がクリア
される前にパルス1P8によりレジスタ8にラッチされて
いる。
When TCEN = 0, the register 10 is reset and its contents are cleared and the counting operation is stopped, but the tack count data measured from the start of key release is latched in the register 8 by the pulse 1P8 before the register 10 is cleared. .

ここで▲▼=0となったため、処理スロット4
において終了信号発生手段500の出力にパルスが生じ、
レジスタ8の出力データ及びDフリップフロップ4の出
力が出力回路600にラッチされる。そして前述のイニシ
ャルタッチカウント動作の説明と同様に外部処理手段に
リリースタッチカウントデータが転送され処理される。
キースロット6では離鍵が継続しており接点B、接点M
ともオフである。
Here, since ▲ ▼ = 0, processing slot 4
A pulse is generated in the output of the end signal generating means 500 at
The output data of the register 8 and the output of the D flip-flop 4 are latched in the output circuit 600. Then, the release touch count data is transferred to the external processing means and processed as in the description of the initial touch count operation.
In the key slot 6, the key release continues, and the contact B and the contact M
Both are off.

一方キースロット5でDFOUTが1から0となったため
式(1)より▲▼が0から1と変化し出力回路60
0へのラッチ動作は行なわれない。
On the other hand, since DFOUT changes from 1 to 0 in the key slot 5, ▼ changes from 0 to 1 according to the equation (1), and the output circuit 60 changes.
No latch operation to 0 is performed.

以上により鍵の押鍵、離鍵に際し二つの接点B及びM
が正常な状態遷移でオン、オフした場合にイニシャルタ
ッチカウント、リリースタッチカウントを計測し、外部
処理手段にデータ転送を行なうことができることが理解
できよう。
As described above, when the key is pressed and released, the two contact points B and M
It can be understood that the initial touch count and the release touch count can be measured when data is turned on and off in a normal state transition, and data can be transferred to the external processing means.

次にこの発明の特長である鍵の押鍵、離鍵に際し二つ
の接点B及びMが異常な状態遷移でオン、オフした場合
の回路動作を説明する。
Next, a description will be given of a circuit operation when the two contacts B and M are turned on and off due to an abnormal state transition when a key is pressed and released, which is a feature of the present invention.

第6図に押鍵時にキースイッチの二つの接点がオンす
る順番が逆になった時のタイムチャートを示す。押鍵時
に正常な接点状態遷移の説明に用いた第4図との相違点
は、第4図ではキースロット1で接点Bがオンして押鍵
が開始され、キースロット5において接点Mがオンにな
り押鍵が完了したのに対し、第6図ではキースロット1
で先に接点Mがオンして押鍵が開始され、キースロット
5で接点Bがオンして押鍵が完了することである。
FIG. 6 shows a time chart when the order in which the two contacts of the key switch are turned on when the key is pressed is reversed. The difference from FIG. 4 used to explain the normal contact state transition when the key is pressed is that in FIG. 4, the contact B is turned on at the key slot 1 and the key is pressed, and the contact M is turned on at the key slot 5. And the key press is completed, whereas in FIG.
, The contact M is turned on first and the key depression is started, and the contact B is turned on in the key slot 5 to complete the key depression.

これに対し第6図においてはキースロット1以前にす
でに離鍵が完了しており、第4図の場合と同様の初期設
定が行なわれているとする。
On the other hand, in FIG. 6, it is assumed that the key release has already been completed before the key slot 1, and the same initial setting as in the case of FIG. 4 has been performed.

キースロット1で押鍵が開始され接点Mがオンとなる
が、式(2)より第4図同様論理演算回路7の出力の内
TCENのみが0から1に変化しイニシャルタッチカウント
の計測が始まる。キースロット3.4の区間では接点Bが
オフ、接点Mがオンの状態が続くため論理演算回路7の
出力は式(1),(2),(3)によりキースロット2
の状態が継続して出力される。そしてキースロット毎に
イニシャルタッチカウント値がレジスタ10に累算されて
ゆく。
The key depression is started in the key slot 1 and the contact M is turned on. According to the equation (2), the output of the logical operation circuit 7 is the same as in FIG.
Only TCEN changes from 0 to 1 and the measurement of the initial touch count starts. In the section of the key slot 3.4, the contact B is kept off and the contact M is kept on. Therefore, the output of the logical operation circuit 7 is calculated by the equations (1), (2) and (3).
Is continuously output. Then, the initial touch count value is accumulated in the register 10 for each key slot.

キースロット5において押鍵が完了し接点Bもオンに
なると論理演算回路7の出力は式(1),(2),
(3)より第4図の場合と全く等しく、つまりDEOUTが
0から1に、TCENが1から0に、▲▼が1から0
に変化し、出力回路600にイニシャルタッチデータがラ
ッチされる。キースロット6では論理演算回路7の入力
が第4図と等しくなり従って動作も第4図の場合と同様
となる。
When the key depression is completed in the key slot 5 and the contact B is turned on, the output of the logical operation circuit 7 becomes the equation (1), (2),
From (3), it is completely equal to the case of FIG. 4, that is, DEOUT changes from 0 to 1, TCEN changes from 1 to 0, and ▲ changes from 1 to 0.
, And the initial touch data is latched in the output circuit 600. In the key slot 6, the input of the logical operation circuit 7 becomes equal to that of FIG. 4, and the operation is the same as that of FIG.

次に第7図を用いて離鍵時にキースイッチの二つの接
点B及びMがオフする順番が逆になった時のタイムチャ
ートを示す。
Next, FIG. 7 shows a time chart when the order in which the two contacts B and M of the key switch are turned off at the time of key release is reversed.

正常な接点状態遷移で離鍵が行なわれた時の説明に用
いた第5図との相違点は、第5図においてキースロット
1で接点Mがオフし離鍵が開始かれ、キースロット5に
おいて接点Bがオフになり離鍵が完了したのに対し、第
7図ではキースロット1で先に接点Bがオフして離鍵が
開始され、キースロット5で接点Mがオフして離鍵が完
了することである。
The difference from FIG. 5 used in the description when the key release is performed in the normal contact state transition is that the contact M is turned off at the key slot 1 in FIG. While the contact B is turned off and the key release is completed, in FIG. 7, the contact B is turned off first in the key slot 1 to start the key release, and the contact M is turned off in the key slot 5 and the key release is performed. Is to complete.

第7図においても第5図と同様にキースロット1以前
に押鍵が完了しており、第5図の場合と同様の初期設定
が行なわれているとする。
In FIG. 7 as well, it is assumed that the key pressing has been completed before the key slot 1 as in FIG. 5, and the same initial setting as in FIG. 5 has been performed.

キースロット1で離鍵が開始され、第5図とは逆に接
点Bが先にオフし、キースロット2でその情報がDフリ
ップフロップ2にラッチされ論理演算回路7に入力され
るが、式(1),(2),(3)より論理演算回路7の
出力は第5図の時と等しくTCENが0から1に変化しDEOU
Tと▲▼はキースイッチ1と同じ値となる。
The key release is started in the key slot 1, the contact B is turned off first, contrary to FIG. 5, and the information is latched in the D flip-flop 2 in the key slot 2 and input to the logical operation circuit 7. From (1), (2), and (3), the output of the logical operation circuit 7 is the same as that in FIG.
T and ▲ ▼ have the same value as the key switch 1.

キースロット3,4の区間では接点Bがオフ、接点Mが
オンの状態が続くため論理演算回路7の出力は式
(1),(2),(3)よりキースロット2の状態が継
続して出力される。そしてキースロット毎にリリースタ
ッチカウント値がレジスタ10に累算されてゆく。
In the section between the key slots 3 and 4, the contact B is kept off and the contact M is kept on, so that the output of the logical operation circuit 7 keeps the state of the key slot 2 according to the equations (1), (2) and (3). Output. Then, the release touch count value is accumulated in the register 10 for each key slot.

キースロット5において離鍵が完了し、第5図とは逆
に接点Mがオンになった時も論理演算回路7の出力は式
(1),(2),(3)より第5図の場合と等しく、つ
まりDFOUTが1から0に、TCENが1から0に、▲
▼が1から0に変化し出力回路600にリリースタッチデ
ータがラッチされる。キースロット6では論理演算回路
7の入力が第5図と等しくなり、従って動作も第5図の
場合と同様となる。
When the key release is completed in the key slot 5 and the contact point M is turned on, contrary to FIG. 5, the output of the logical operation circuit 7 is obtained from the equations (1), (2) and (3). DFOUT goes from 1 to 0, TCEN goes from 1 to 0, ▲
▼ changes from 1 to 0, and the release touch data is latched in the output circuit 600. In the key slot 6, the input of the logical operation circuit 7 becomes equal to that of FIG. 5, and the operation is the same as that of FIG.

これまでの説明でキースイッチの接点異常で押鍵、離
鍵に際し二つの接点がオン、オフする順番が逆になった
時でも正確なタッチカウントが測定できる事を述べた。
In the description so far, it has been described that accurate touch counting can be measured even when the order of turning on and off two contacts is reversed when a key is pressed and released due to a contact abnormality of the key switch.

ところで二つの接点、接点B及び接点Mは通常金属接
点または導電ゴムを用いた接点が使用されるが、これら
の接点は機械的構造上オン、オフに際しチャタリングを
生じる。このチャタリングの有無によりイニシャル、リ
リースタッチカウントがばらつく事を防ぐため本実施例
では次の場合において接点がチャタリングを起こしてい
る期間をタッチカウントから除去しイニシャル、リリー
スタッチカウントのばらつきをなくしている。
The two contacts, the contact B and the contact M, are usually metal contacts or contacts using conductive rubber, but these contacts cause chattering when turned on and off due to mechanical structure. In order to prevent the initial and release touch counts from fluctuating due to the presence or absence of chattering, in the present embodiment, in the following cases, the period in which the contact is chattering is removed from the touch counts to eliminate the variation in the initial and release touch counts.

i) 押鍵開始時に接点Bまたは接点Mで生じたチャタ
リングの除去 ii) 離鍵開始時に接点bまたは接点Mで生じたチャタ
リングの除去 第8図は押鍵開始時に接点Bでチャタリングが生じた
時のタイムチャートである。
i) Elimination of chattering occurring at contact B or contact M at the start of key depression ii) Elimination of chattering occurring at contact b or contact M at the start of key release Fig. 8 shows the occurrence of chattering at contact B at the start of key depression It is a time chart.

キースロット1が始まる時刻では接点Bがオフ、接点
Mがオフの離鍵完了状態であるとし、Dフリップフロッ
プ1〜6は第3図の説明の場合と同様の初期設定がされ
ているとする。
At the time when the key slot 1 starts, it is assumed that the contact B is off and the contact M is off, and that the key release is completed, and that the D flip-flops 1 to 6 are initialized as described in FIG. .

キースロット1において押鍵が開始され接点Bがオン
となり、キースロット2においてこの情報がパルス1P8
によってDフリップフロップ2にラッチされ論理演算回
路7に入力されると論理演算回路7の出力は(2)式よ
りTCENのみが0から1に変化し、レジスタ10にタッチカ
ウントが累算される。
In key slot 1, key depression is started and contact B is turned on. In key slot 2, this information is transmitted as pulse 1P8
Is latched by the D flip-flop 2 and input to the logical operation circuit 7, only the TCEN of the output of the logical operation circuit 7 changes from 0 to 1 according to the equation (2), and the touch count is accumulated in the register 10.

第8図ではキースロット1でオンになった接点Bにチ
ャタリングが生じ、キースロット2で一旦オフになり、
キースロット3以降は安定してオンになっている状態を
示している。キースロット2で生じた接点Bのオフ情報
がキースロット3内のパルス1P8によりDフリップフロ
ップ2にラッチされ、論理演算回路に入力されると式
(2)により論理演算回路7の出力はTCENのみが1から
0に変化し、レジスタ10にリセットがかかりタッチカウ
ント動作が停止する。この時Dフリップフロップ1〜6
及び300の状態は押鍵が開始される以前と全く同じであ
り、再びキースロット4で接点Bのオンの情報がDフリ
ップフロップ2にラッチされると0からタッチカウント
を再計測することができる。
In FIG. 8, chattering occurs at the contact B turned on in the key slot 1, and once turned off in the key slot 2,
The state after the key slot 3 is stably turned on. The OFF information of the contact B generated in the key slot 2 is latched in the D flip-flop 2 by the pulse 1P8 in the key slot 3, and when input to the logical operation circuit, the output of the logical operation circuit 7 is only TCEN according to the equation (2). Changes from 1 to 0, the register 10 is reset, and the touch count operation stops. At this time, the D flip-flops 1 to 6
And the state of 300 is exactly the same as before the key depression is started, and when the information of ON of the contact point B is latched in the D flip-flop 2 again in the key slot 4, the touch count can be re-measured from 0. .

このように押鍵開始時に接点Bで生じたチャタリング
の期間をタッチカウントから除去することによりチャタ
リングの有無で押鍵のたびにイニシャルタッチカウント
値がばらつくことを防ぐことができる。また図示しない
が押鍵開始時に異常な接点状態遷移が生じて接点Mが先
にオンして、かつ接点Mにチャタリングが生じた時でも
式(1),(2),(3)により第8図の場合と全く同
じにチャタリング期間をイニシャルタッチカウントから
除去することができる。
In this way, by removing the chattering period generated at the contact B at the start of key pressing from the touch count, it is possible to prevent the initial touch count value from being varied every time a key is pressed depending on whether chattering is present or not. Although not shown, even when an abnormal contact state transition occurs at the start of key depression and the contact M is turned on first and chattering occurs in the contact M, the eighth contact is obtained by the equations (1), (2) and (3). The chattering period can be removed from the initial touch count exactly as in the case of the drawing.

次に離鍵開始時に接点Mでチャタリングが生じた時の
タイムチャートを第9図に示す。
Next, a time chart when chattering occurs at the contact point M at the start of key release is shown in FIG.

第9図においてキースロット1が始まる時刻では押鍵
が完了しているものとする。従って論理演算回路7の出
力はDFOUT=1,TCEN=0,▲▼=1である。また出
力回路600の内容は0であるとする。
In FIG. 9, it is assumed that the key depression is completed at the time when the key slot 1 starts. Therefore, the outputs of the logical operation circuit 7 are DFOUT = 1, TCEN = 0, and ▼ = 1. It is assumed that the content of the output circuit 600 is 0.

キースロット1において離鍵が開始され接点Mがオフ
になり、キースロット2においてこの情報がパルス1P8
によりDフリップフロップ2にラッチされ、論理演算回
路7に入力されると論理演算回路7の出力は(2)式よ
りTCENのみが0から1に変化しレジスタ10にタッチカウ
ントが累算される。
In key slot 1, key release is started and the contact M is turned off.
Is latched by the D flip-flop 2 and input to the logical operation circuit 7, and only the TCEN of the output of the logical operation circuit 7 changes from 0 to 1 according to the equation (2), and the touch count is accumulated in the register 10.

第9図ではキースロット1でオフになった接点Mにチ
ャタリングが生じ、キースロット2で一旦オンになり、
キースロット3以降は安定してオフになっている状態を
示している。
In FIG. 9, chattering occurs at the contact M turned off in the key slot 1, and once turned on in the key slot 2,
The state after the key slot 3 is stably turned off.

キースロット2で生じた接点Mのオン情報が、キース
ロット3内のパルス1P8によりDフリップフロップ2に
ラッチされ、論理演算回路7に入力されると式(2)に
より論理演算回路7の出力はTCENのみが1から0に変化
し、レジスタ10にリセットがかかりタッチカウント動作
が停止する。
When the ON information of the contact M generated in the key slot 2 is latched by the D flip-flop 2 by the pulse 1P8 in the key slot 3 and input to the logical operation circuit 7, the output of the logical operation circuit 7 becomes Only TCEN changes from 1 to 0, the register 10 is reset, and the touch count operation stops.

この時のDフリップフロップ1〜6及び300の状態は
離鍵が開始される以前と全く同じであり、再びキースロ
ット4で接点Mがオフの情報がDフリップフロップ2に
ラッチされると0からタッチカウントを再計測すること
ができる。
The states of the D flip-flops 1 to 6 and 300 at this time are exactly the same as before the key release is started. Touch count can be re-measured.

このように離鍵開始時に接点Mで生じたチャタリング
の期間をタッチカウントから除去することにより、チャ
タリングの有無で離鍵のたびにリリースタッチカウント
値がばらつくことを防ぐことができる。また図示しない
が、離鍵開始時に異常な接点状態遷移が生じて接点Bが
先にオフして、かつ接点Bにチャタリングが生じた時で
も式(1),(2),(3)により第9図の場合と全く
同じにチャタリング期間をリリースタッチカウントから
除去することができる。
In this manner, by removing the chattering period generated at the contact point M at the start of key release from the touch count, it is possible to prevent the release touch count value from being varied every time a key is released depending on the presence or absence of chattering. Although not shown, even when an abnormal contact state transition occurs at the start of key release, the contact B is turned off first, and chattering occurs at the contact B, the first contact is obtained by the equations (1), (2), and (3). The chattering period can be removed from the release touch count exactly as in the case of FIG.

「発明の効果」 このように本発明は鍵のキースイッチの二つの接点が
異常な状態遷移でオン、オフしたとしても、また接点の
オン、オフに際しチャタリングが生じたとしても鍵の押
鍵、離鍵に対して正確なタッチカウントを計測すること
を可能としている。
[Effect of the Invention] As described above, the present invention provides a key depressing function even when two contacts of a key switch of a key are turned on and off in an abnormal state transition, and even when chattering occurs when the contacts are turned on and off, It is possible to measure an accurate touch count for a key release.

従って接点B及び接点Mに安価なスイッチを用いたと
しても押鍵速度及び離鍵速度を測定できない状態に陥い
るようなことはなく、信頼性の高い電子鍵盤楽器を提供
することができる。
Therefore, even if inexpensive switches are used for the contact points B and M, a state where the key pressing speed and the key releasing speed cannot be measured does not occur, and a highly reliable electronic keyboard instrument can be provided.

なお本実施例では説明を簡単にするために一組のキー
スイッチについてのみ説明したが、この実施例を時分割
多重化して動作させることにより複数の鍵に対してイニ
シャルタッチカウント、リリースタッチカウントを計測
することができるその実施例を第10図に示す。
In this embodiment, only one set of key switches is described for simplicity of description. However, by operating this embodiment in a time-division multiplexed manner, an initial touch count and a release touch count can be applied to a plurality of keys. An embodiment that can be measured is shown in FIG.

この実施例では出力回路600から送り出される時間計
測値と判別信号をメモリ15とマイクロコンピュータ16に
送り、マイクロコンピュータ16で押鍵速度と離鍵速度を
利用して各種の制御を行なわせるように構成した場合を
示す。またキィーボードマトリックス17を設け、複数の
鍵に設けた接点Bと接点Mの信号を時分割して取出す構
造とした場合を示す。
In this embodiment, the time measurement value and the discrimination signal sent from the output circuit 600 are sent to the memory 15 and the microcomputer 16, and the microcomputer 16 performs various controls using the key pressing speed and the key releasing speed. The following shows the case. Also, a case is shown in which a keyboard matrix 17 is provided to take out signals of the contacts B and M provided on a plurality of keys in a time-sharing manner.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例を示すブロック図、第2図
はこの発明の実施例に用いた多相パルスを説明するため
の波形図、第3図はこの発明の実施例に用いたフルアダ
回路の回路構造を説明するための接続図、第4図乃至第
9図はこの発明の動作を説明するための波形図、第10図
はこの発明の変形例を示すブロック図である。
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a waveform diagram for explaining a polyphase pulse used in the embodiment of the present invention, and FIG. 3 is used in the embodiment of the present invention. 4 to 9 are waveform diagrams for explaining the operation of the present invention, and FIG. 10 is a block diagram showing a modification of the present invention.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】A.楽器の鍵に関連して設けられ押鍵及び離
鍵時に互に時間差を持ってオン、オフ動作する第1スイ
ッチ及び第2スイッチと、 B.この第1スイッチ及び第2スイッチのオン、オフ状態
によって出力される信号を論理演算して上記鍵の押鍵過
程と離鍵過程を表わす判別信号を出力する判別信号発生
手段と、 C.上記第1スイッチと第2スイッチのオン、オフ動作の
時間差に対応する時間信号を出力する時間信号発生手段
と、 D.この時間信号発生手段から出力される時間信号の長さ
を計測する時間計測手段と、 E.押鍵過程及び離鍵過程の終了を表わす信号を出力する
終了信号発生手段と、 F.この終了信号発生手段が出力する終了信号を受けて上
記判別信号発生手段から出力される判別信号と上記時間
計測手段で計測した時間に対応した信号を取込んで外部
に出力する出力回路と、 G.この出力回路に新しい判別信号と時間計測信号が取込
まれたことを外部に通知する通知信号発生手段と、 を具備して成る電子鍵盤楽器。
1. A first switch and a second switch which are provided in connection with a key of a musical instrument and which are turned on and off with a time difference between when a key is pressed and released, and B. when the first switch and the second switch A discriminating signal generating means for performing a logical operation on a signal output in accordance with the on / off state of the two switches to output a discriminating signal indicating the key depressing process and the key releasing process; C. the first switch and the second switch A. Time signal generating means for outputting a time signal corresponding to the time difference between the ON and OFF operations of D. D. Time measuring means for measuring the length of the time signal output from the time signal generating means; An end signal generating means for outputting a signal indicating the end of the key release process, and F. receiving the end signal output by the end signal generating means, the determination signal output from the determination signal generating means and the time measuring means. The signal corresponding to the measured time An electronic keyboard musical instrument, comprising: an output circuit for taking in and outputting to the outside; G. a notification signal generating means for notifying to the outside that a new discrimination signal and a time measurement signal have been taken in to this output circuit. .
JP62317207A 1987-12-14 1987-12-14 Electronic keyboard instrument Expired - Lifetime JP2608738B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62317207A JP2608738B2 (en) 1987-12-14 1987-12-14 Electronic keyboard instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62317207A JP2608738B2 (en) 1987-12-14 1987-12-14 Electronic keyboard instrument

Publications (2)

Publication Number Publication Date
JPH01156796A JPH01156796A (en) 1989-06-20
JP2608738B2 true JP2608738B2 (en) 1997-05-14

Family

ID=18085657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62317207A Expired - Lifetime JP2608738B2 (en) 1987-12-14 1987-12-14 Electronic keyboard instrument

Country Status (1)

Country Link
JP (1) JP2608738B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5988794A (en) * 1982-11-12 1984-05-22 ヤマハ株式会社 Electronic musical instrument

Also Published As

Publication number Publication date
JPH01156796A (en) 1989-06-20

Similar Documents

Publication Publication Date Title
JP3288694B2 (en) Microcomputer
US3981217A (en) Key assigner
US4249245A (en) Confirmation sound generation for indicating effective key input operation
JP2608738B2 (en) Electronic keyboard instrument
JPS6334473B2 (en)
US4193038A (en) Key input apparatus
CN104205205B (en) electronic keyboard instrument
JP2674264B2 (en) Electronic musical instrument
JP2580722B2 (en) Electronic keyboard instrument
JPH053593B2 (en)
JP3903607B2 (en) Pulse count method in pulse input circuit
JP3112366B2 (en) Chattering elimination circuit
JP2819548B2 (en) Electronic musical instrument control information transmission device
JPH01241665A (en) Reset system for multi-processor system
JP3196183B2 (en) Time measuring device
SU985776A1 (en) Data input device
JPH0731501B2 (en) Touch data generator
JPH0429249B2 (en)
SU789977A1 (en) Control system monitoring device
JPS6215876B2 (en)
SU1160387A1 (en) Information input device
JPH043553B2 (en)
SU782139A1 (en) Device for comparing bounce effect of contacts
SU881732A1 (en) Digital discriminator
JPH0697397B2 (en) Electronic musical instrument

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term