JP2619466B2 - Semiconductor device, design support system for semiconductor device, and power supply system using semiconductor device - Google Patents
Semiconductor device, design support system for semiconductor device, and power supply system using semiconductor deviceInfo
- Publication number
- JP2619466B2 JP2619466B2 JP6333988A JP6333988A JP2619466B2 JP 2619466 B2 JP2619466 B2 JP 2619466B2 JP 6333988 A JP6333988 A JP 6333988A JP 6333988 A JP6333988 A JP 6333988A JP 2619466 B2 JP2619466 B2 JP 2619466B2
- Authority
- JP
- Japan
- Prior art keywords
- output stage
- current
- unit cells
- semiconductor device
- stage element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、半導体装置の設計支援システ
ム、及び半導体装置を用いた電源システムに係り、特に
負荷電流の大きさに対応して出力段素子とその駆動回路
の電流容量を適正に設計せざるを得ないパワーICに好適
な半導体装置、半導体装置の設計支援システム及び半導
体装置を用いた電源システムに関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a design support system for a semiconductor device, and a power supply system using the semiconductor device, and more particularly to an output stage corresponding to the magnitude of a load current. The present invention relates to a semiconductor device suitable for a power IC in which a current capacity of an element and its drive circuit must be appropriately designed, a semiconductor device design support system, and a power supply system using the semiconductor device.
出力段のパワー素子とその駆動回路、及び信号回路と
が同一の半導体チツプ内に構成されたパワーICとして、
ピー シー アイ 1987プロシーデングス(1987.9)第
382項から394項(PCI 1987 Proceedings pp382−394)
において論じられる様なものがある。As a power IC in which the power element of the output stage, its drive circuit, and the signal circuit are configured in the same semiconductor chip,
PC eye 1987 Proceedings (1987.9)
Paragraphs 382 to 394 (PCI 1987 Proceedings pp382-394)
There is something as discussed in.
上記従来技術では、392項の図に示される如く、出力
段素子部(HIGH POWER SECTION)と、その駆動回路部
(MEDIUM POWER SECTION)とは、夫夫別単位として構成
されている。この為、更に大電流出力の用途には本ICを
適用できず、出力段素子の設計変更が必要となる。出力
段素子の電流容量が大きくなれば、これを駆動するため
の電流も大きくしなければならず、駆動回路部も同時に
設計変更が必要となる。一方、本従来技術に示されるIC
の出力電流よりも小出力の用途では、本ICの使用は可能
である。しかし、従来技術の392頁の図からわかるよう
通り、出力段素子部とその駆動回路部は、一般にパワー
ICのチツプ面積の大半を占める。従つて、低価格のパワ
ーICを提供するためには、負荷に供給する電流に応じた
電流容量の出力段素子とその駆動回路を設けることが重
要となる。しかし、パワーICの用途は多岐に渡り、用途
に応じて出力段素子とその駆動回路を持つパワーICを準
備した場合、多品種化が免れない。また、用途に対応し
てその都度設計を行なつた場合には、説明期間が長期化
する問題もある。In the above prior art, as shown in FIG. 392, the output stage element section (HIGH POWER SECTION) and its drive circuit section (MEDIUM POWER SECTION) are configured as separate units. For this reason, this IC cannot be applied to applications with even higher current output, and the design of the output stage element must be changed. If the current capacity of the output stage element is increased, the current for driving the element must also be increased, and the drive circuit unit also needs to be changed in design at the same time. On the other hand, the IC shown in the prior art
The use of this IC is possible for applications with a smaller output current than the output current. However, as can be seen from the diagram on page 392 of the prior art, the output stage element section and its drive circuit section generally have power
Most of the chip area of IC. Therefore, in order to provide a low-cost power IC, it is important to provide an output stage element having a current capacity corresponding to the current supplied to the load and a drive circuit therefor. However, power ICs are used in a wide variety of applications, and if a power IC having an output stage element and its driving circuit is prepared according to the application, it is inevitable that the power IC will be diversified. In addition, if the design is performed each time according to the application, there is a problem that the explanation period is lengthened.
本発明の第1の目的は、1種類の出力段素子とその駆
動回路を準備するだけで、用途に応じた新設計を不要に
するとともに、電流容量の異なる用途にも適用可能とし
た半導体装置を提供することにある。A first object of the present invention is to prepare a single type of output stage element and its driving circuit, and to eliminate the need for a new design according to the application and to be applicable to applications with different current capacities. Is to provide.
本発明の第2の目的は、この半導体装置を簡単に設計
し得る設計支援システムを提供することにある。A second object of the present invention is to provide a design support system capable of easily designing this semiconductor device.
本発明の第3の目的は、この半導体装置を用いた汎用
性のある電源システムを提供することにある。A third object of the present invention is to provide a versatile power supply system using the semiconductor device.
上記目的は、負荷電流を通流するための出力段素子
と、その駆動回路との接続体を単位セルとする半導体装
置を作製することによつて達成される。The above object is achieved by manufacturing a semiconductor device having an output stage element for flowing a load current and a unit connected to a drive circuit thereof as a unit cell.
本発明の他の特徴は以下に述べる実施例の説明から明
らかとなるであろう。Other features of the present invention will become apparent from the following description of embodiments.
パワーICにおいては、負荷電流に応じて変更を要する
部分は出力段素子とその駆動回路である。そこで、前述
した単位セルを作製しておけば、負荷電流に応じて単位
セルの並列接続数を変更するだけで、種々の電流容量の
負荷に対応できる。このため、負荷電流に応じて出力段
素子とその駆動回路を新に設計する必要がない。更に、
一品種の単位セルによつて負荷電流に応じたパワーIC化
対応が可能になる。In the power IC, the parts that need to be changed according to the load current are the output stage element and its driving circuit. Therefore, if the unit cells described above are manufactured, loads of various current capacities can be handled simply by changing the number of unit cells connected in parallel according to the load current. For this reason, it is not necessary to newly design the output stage element and its driving circuit according to the load current. Furthermore,
The use of a single type of unit cell makes it possible to implement a power IC in accordance with the load current.
以下、本発明の一実施例を第1図によつて説明する。
図において、1は出力段素子部であり、コレクタ・エミ
ツタ電流路が第1の電源Eと負荷とに直列に接続される
NPNバイポーラトランジスタQ1で構成されている。2はQ
1を駆動するためのバイパートランジスタの制御端子で
あるベースに接続される駆動回路部であり、第1及び第
2のMOS型電界効果トランジスタ(以下MOS FETと記す)
Q2,Q3で構成されており、Gは駆動回路部に信号回路4
からの信号を入力する為の入力端子である。信号回路4
には、Q1を過電流や過温度等から保護する機能や、ICチ
ツプ3の外部からマイクロコンピユータ等で入力する信
号S1〜Snを処理して駆動回路部2に伝送する信号を形成
する機能等を含んでいるが、ここでは内部の詳細構成に
ついては説明を省略する。破線で囲まれる3がICチツプ
であり単一の半導体基板で構成される。VCCは、信号回
路4及び駆動回路部2に電力を供給する為の第2の制御
用電源である。Eは主電源であり、出力段素子Q1の開閉
に伴なつて負荷Rに電力を供給し好ましくは第1の電源
Eの出力電力(電圧及び/または電流)は第2の電源V
CCの出力電力(電圧及び/または電流)よりも大きい。
本実施例における出力段素子部1及び駆動回路部2のデ
バイス構成例を第2図に示す。図において、Q1,Q2,Q3及
びVCC,G,E1,E2の記号は第1図と同一の素子又は端子を
示す。第2図の様な構成を持つ半導体装置を単位セルと
して、第1図のICチツプ3に適用するものである。本実
施例によれば、出力段素子部1と駆動回路部2とを極め
て近接して設けることができ、両回路部間の配線のイン
ダクタンスを低減できるため、駆動回路部2から出力段
素子部1に供給する駆動電流の立上がりが急峻になり、
出力段素子部1内の半導体素子を短時間で開閉できる効
果がある。An embodiment of the present invention will be described below with reference to FIG.
In the figure, reference numeral 1 denotes an output stage element section, and a collector-emitter current path is connected in series with a first power supply E and a load.
It is composed of NPN bipolar transistor Q 1. 2 is Q
1 is a drive circuit section connected to a base which is a control terminal of a viper transistor for driving the first and second MOS field effect transistors (hereinafter referred to as MOS FET).
G is composed of Q 2 and Q 3 , and G is a signal circuit 4
This is an input terminal for inputting a signal from. Signal circuit 4
The forming a signal for transmitting a Q 1 the ability to protect against overcurrent and over temperature, process the signals S 1 to S n to enter from the outside of the IC chip 3 by microcomputer or the like to the driving circuit section 2 However, description of the internal detailed configuration is omitted here. Reference numeral 3 surrounded by a broken line denotes an IC chip, which is constituted by a single semiconductor substrate. V CC is a second control power supply for supplying power to the signal circuit 4 and the drive circuit unit 2. E is the main power supply, the output to the opening and closing of the stage elements Q 1 supplies power to wake a connexion load R preferably output power (voltage and / or current) of the first power supply E and the second power supply V
It is larger than the output power (voltage and / or current) of CC .
FIG. 2 shows a device configuration example of the output stage element section 1 and the drive circuit section 2 in this embodiment. In the figure, the symbols Q 1 , Q 2 , Q 3 and V CC , G, E 1 , E 2 indicate the same elements or terminals as in FIG. The semiconductor device having the configuration as shown in FIG. 2 is applied as a unit cell to the IC chip 3 in FIG. According to this embodiment, the output stage element unit 1 and the drive circuit unit 2 can be provided very close to each other, and the inductance of the wiring between the two circuit units can be reduced. The drive current supplied to 1 rises steeply,
There is an effect that the semiconductor element in the output stage element section 1 can be opened and closed in a short time.
パワーICでは、負荷に供給する電流を通流することか
ら、出力段素子部1で発生する損失が、全チツプ内の損
失の80%程度を占めるため、この部分の損失低減はチツ
プ温度の低下につながり、ICの信頼性を向上できる効果
もある。In the power IC, since the current supplied to the load flows, the loss generated in the output stage element portion 1 occupies about 80% of the loss in all chips. To improve the reliability of the IC.
また、パワーICでは第1図に示す主電源Eが100V以上
になることが多く、主電源Eを利用して出力段素子部1
内の半導体素子Q1を駆動しようとした場合、駆動回路2
内のQ2,Q3にもQ1と同じ耐電圧のMOS EFTが必要となる。
一般に半導体素子は、耐電圧が大きくなる程内部の電圧
降下も大きくなる為、Q2,Q3の損失が増大する。そこ
で、第1図の実施例では主電源E比べて電圧の低い制御
用電圧VCCから駆動回路部2に供給する電力を得る様に
している。In a power IC, the main power supply E shown in FIG. 1 is often 100 V or more.
If a semiconductor element to Q 1 inner attempts to drive the drive circuit 2
The MOS EFT having the same withstand voltage as that of Q 1 is required for Q 2 and Q 3 in FIG.
In general, as the withstand voltage of a semiconductor device increases, the internal voltage drop increases, and thus the loss of Q 2 and Q 3 increases. Therefore, and in the manner in the embodiment of Figure 1 to obtain the power supplied to the driving circuit unit 2 from the lower control voltage V CC of voltage than the main power supply E.
第3図に他の実施例を示す。第3図では、第2図に示
した単位セルを複数個並列に配線手段によつて接続して
単一の半導体基板に集積化し、負荷電流I0をそれぞれの
出力段素子部1に分流させる様にしている。つまり、第
1図、第2図に示した,2がM個(M≧2)半導体基板に
並設され、配線手段によつてM個のうちのN個(1≦N
≦M)のQ1のコレクタ・エミツタ電流路が並列に接続さ
れ、かつ、N個の入力端子が共通に信号回路4の図示し
ない出力端子に接続される。パワーICは多用途に用いら
れる為、出力段素子部1に流通すべき負荷電流の大きさ
も様々である。しかし、本実施例に示す如く、負荷電流
I0の大きさに応じて単位セル5を並列に接続して用いる
ことにより、新たな出力段素子部1及び駆動回路部2の
設計が不要となり、1種類の単位セル5を開発するだけ
で負荷電流I0の大きなに応じた適切な電流容量を持つパ
ワーICを提供し得る効果がある。FIG. 3 shows another embodiment. In FIG. 3, a plurality of the unit cells shown in FIG. 2 are connected in parallel by wiring means to be integrated on a single semiconductor substrate, and the load current I 0 is distributed to each output stage element portion 1. I am doing it. In other words, M shown in FIGS. 1 and 2 are arranged in parallel on M (M ≧ 2) semiconductor substrates, and N of M (1 ≦ N) are set by wiring means.
≦ collector-emitter current path for Q 1 in M) are connected in parallel, and the N input terminals are commonly connected to an output terminal (not shown) of the signal circuit 4. Since the power IC is used for various purposes, the magnitude of the load current to be passed through the output stage element section 1 also varies. However, as shown in this embodiment, the load current
By connecting and using the unit cells 5 in parallel according to the magnitude of I 0 , it is not necessary to design a new output stage element unit 1 and a drive circuit unit 2, and only one type of unit cell 5 needs to be developed. an effect that can provide power IC with an appropriate current capacity according to great load current I 0.
一般に、負荷電流I0の大きな用途では、第1図に示し
た出力段素子部1内のスイツチ素子Q1の面積を大きく
し、これに伴なつて駆動回路部2内のスイツチ素子Q2,Q
3の面積も大きくして、Q1に供給する駆動電流を増大さ
せる。しかし、Q1の面積が大きくなる程、Q1内部の抵抗
分に部分的なばらつきが生じ、駆動回路部2から供給さ
れるQ1の駆動電流がQ1内部に均一に流れにくくなり、極
部内に駆動電流が大きい部分と小さい部分とが生じ易く
なる。このため、駆動連流が大きい部分では負荷電流が
大きく流れ、駆動電流の小さな部分では負荷電流が小さ
くなつて、Q1の内部に均一に流れるべき負荷電流が部分
的にアンバランスとなる。この現象が大きくなると、負
荷電流の大きく流れる部分が極部的に発熱するホツトス
ポツトと呼ばれる部分が生じ、Q1の破壊につながつてく
る。Q1の内部抵抗は理想的な均一状態にすることが一般
的に不可能であり、上述した様に負荷電流が他の部分よ
りも大きくなつている場所が必ず生ずる。この現象は、
Q1の面線が大きくなる程発生し易すい。一方、本実施例
では単位セル5内の出力段素子部1は、他の単位セル5
と並列接続されてれぞれ負荷電流I0を分流するため、一
個の出力段素子部5の面積は小さくて良く、上述した様
な問題は生じにくい。また、並列接続される単位セル5
は、それぞれ単一の半導体基板に、同一のプロセスによ
つて形成される為、各単位セル5内の駆動回路部2及び
出力段素子部1の特性をほぼ同様にできる。このため、
各単位セル5間で分担する負荷電流値もほぼ均一にでき
る。この様に、第3図の実施例の如く単位セル5を並列
に接続して用いることにより、負荷電流の局部的な集中
を軽減でき、信頼性を向上させ得る効果もある。In general, the load current in large applications I 0, the output stage element unit to increase the area of the switch element to Q 1 in 1, this switch element Q 2 of accompanied a connexion in the drive circuit unit 2 shown in FIG. 1, Q
Area of 3 be increased to increase the drive current supplied to Q 1. However, as the area of Q 1 is increased, partial variations occur in Q 1 internal resistance of the drive current for Q 1 supplied is less likely to flow uniformly within Q 1 from the driving circuit unit 2, pole A portion where the drive current is large and a portion where the drive current is small are likely to be generated in the portion. Therefore, in the partial driving communication flow is large load current flows increases, connexion load current is small with a small portion of the drive current, the load current which flows uniformly within the Q 1 is a partially unbalanced. When this becomes large, a portion larger flow of the load current is called Hotsutosupotsuto to exothermic pole parts to occur, comes One connected to the destruction of Q 1. Internal resistance for Q 1 be the ideal uniform state is common impossible always occurs location is greater summer than the load current on the other element as described above. This phenomenon is
It generated enough Q 1 of the surface line increases easily combed. On the other hand, in this embodiment, the output stage element unit 1 in the unit cell 5 is
Are connected in parallel with each other to shunt the load current I 0 , respectively, so that the area of one output stage element section 5 may be small, and the above-described problem hardly occurs. Also, the unit cells 5 connected in parallel
Are formed on a single semiconductor substrate by the same process, so that the characteristics of the drive circuit section 2 and the output stage element section 1 in each unit cell 5 can be made almost the same. For this reason,
The load current value shared among the unit cells 5 can be made substantially uniform. In this way, by using the unit cells 5 connected in parallel as in the embodiment of FIG. 3, the local concentration of the load current can be reduced and the reliability can be improved.
第4図に他の実施例を示す。図において、6,7はそれ
ぞれた単位セル5をn1個の群と、n2個の群とに分割した
ものである。n1個の群とn2個の群を構成する単位セル5
は、第1図、第2図に示した端子E1がそれぞれ並列に接
続されているが、端子E2とE3とE4とに分割されている。FIG. 4 shows another embodiment. In FIG, 6 and 7 is obtained by dividing a unit cell 5 was respectively n 1 or group, in the n 2 or groups. a unit cell 5 comprising n 1 groups and n 2 groups
The first figure, the terminal E 1 shown in Figure 2 are connected in parallel are divided into the terminal E 2 and E 3 and E 4.
第3図の実施例で述べた通り、n1個の群及びn2個の群
をそれぞれ構成する単位セル5は、負荷電流I0をほぼ均
等に分担している。このため、端子E4から流れる電流IS
は次式で示得される。As described in the embodiment of FIG. 3, a unit cell 5 constituting n 1 amino group and the n 2 groups each are almost equally share the load current I 0. Therefore, the current I S flowing from the terminal E 4
Is given by the following equation.
(1)式において、n1,n2はそれぞれの群の単位セル
5の並列接続数である。(1)式で示す通り、ISを検出
することで負荷電流I0を間接的に得ることができる。そ
こで、ISを信号回路4に入力し、この信号によつて負荷
Rに流れる電流を制御することが可能になると共に、負
荷Rを過電流から保護することも可能になる。更に、I0
を間接的に知ることにより、出力段素子部1の電流も得
ることができ、IC自身を過電流から保護することも可能
になる。この様に、本実施例に依れば負荷及びIC自身を
過電流から保護することが可能となり、信頼性を高くで
きる効果がある。また、負荷電流I0を常に監視できてい
る為、(1)式のISを用いることによつて、他の電流検
出手段を設けることなく負荷電流I0の制御が可能になる
効果もある。 In the equation (1), n 1 and n 2 are the number of unit cells 5 in each group connected in parallel. (1) As shown by the equation, it is possible to obtain the load current I 0 indirectly by detecting the I S. Therefore, type I S to the signal circuit 4, it becomes possible to control the current flowing through the by connexion load R to the signal, it becomes possible to protect the load R from the overcurrent. Furthermore, I 0
, The current of the output stage element 1 can be obtained, and the IC itself can be protected from overcurrent. As described above, according to the present embodiment, it is possible to protect the load and the IC itself from overcurrent, and there is an effect that reliability can be improved. There also because it can always monitor the load current I 0, (1) formula Yotsute to the use of I S, the effect of allowing control of the no-load current I 0 to providing another current detecting means .
第5図に他の実施例を示す。第4図までの実施例は主
にパワーICを対象に説明を記してきたが、第5図では単
体の半導体スイツチ素子の構成例を示している。図にお
いて、T1,T2は一対の主電極であり、第2図に示すE1,E2
の端子がそれぞれ並列に接続された端子である。G′は
制御信号を入力するための端子であり、第2図に示す端
子Gがそれぞれ並列に接続された端子である、5は第2
図に示したデバイスで構成される単位セルであり、1,2
はそれぞれ単位セル5に内蔵された出力段素子部と駆動
回路部である。半導体スイツチ7は単位セル5が複数個
並列に接続された構成となつている。半導体スイツチ
も、負荷電流に応じた様々な電流容量のものが必要であ
る。しかし、第5図の実施例によれば、一種類の単位セ
ル5を開発するだけで、負荷電流に応じてその並列接続
数を変えることにより、種々の電流容量に対応した半導
体スイツチを作り得る効果がある。また、第1図の実施
例で述べた通り、単位セル5を複数個並列接続して大き
な負荷電流に対応することによつて、負荷電流の極部的
な集中を軽減できるため、信頼性の高い半導体スイツチ
を実現できる効果もある。また、第5図に示すスイツチ
素子は、出力段素子部1を駆動するための電力を駆動回
路部2に供給するための端子T3,T4を有している。これ
は、第1図の実施例で述べた様に、主電極間T1,T2間に
段加される電圧は数百V以上に達することが多く、駆動
回路部には不要な耐電圧を出力段素子部1では必要とす
る。このため、駆動回路部2の損失を低減する為に端子
T3,T4から5V〜15V程度の電圧を供給する様にしている。
この様にすることにより、駆動回路部2の損失を低減で
き、半導体スイツチ7の温度上昇を抑制できるため、信
頼性を向上させ得る効果がある。FIG. 5 shows another embodiment. Although the embodiments up to FIG. 4 have been described mainly for power ICs, FIG. 5 shows a configuration example of a single semiconductor switch element. In the figure, T 1 and T 2 are a pair of main electrodes, and E 1 and E 2 shown in FIG.
Are the terminals connected in parallel. G 'is a terminal for inputting a control signal, and terminals G shown in FIG. 2 are terminals connected in parallel.
A unit cell composed of the devices shown in the figure.
Are an output stage element section and a drive circuit section respectively incorporated in the unit cell 5. The semiconductor switch 7 has a configuration in which a plurality of unit cells 5 are connected in parallel. The semiconductor switches also need to have various current capacities according to the load current. However, according to the embodiment of FIG. 5, it is possible to produce semiconductor switches corresponding to various current capacities by developing only one type of unit cell 5 and changing the number of parallel connections according to the load current. effective. In addition, as described in the embodiment of FIG. 1, by connecting a plurality of unit cells 5 in parallel to cope with a large load current, the local concentration of the load current can be reduced, so that the reliability is improved. There is also an effect that a high semiconductor switch can be realized. Further, the switch element shown in FIG. 5 has terminals T 3 and T 4 for supplying power for driving the output stage element section 1 to the drive circuit section 2. This is because, as described in the embodiment of FIG. 1 , the voltage applied between the main electrodes T 1 and T 2 often reaches several hundred volts or more, and the withstand voltage that is unnecessary for the drive circuit unit is required. Is required in the output stage element section 1. Therefore, in order to reduce the loss of the drive circuit unit 2,
A voltage of about 5 V to 15 V is supplied from T 3 and T 4 .
By doing so, the loss of the drive circuit unit 2 can be reduced and the temperature rise of the semiconductor switch 7 can be suppressed, so that there is an effect that the reliability can be improved.
通常、半導体スイツチを駆動するには、ユーザが外部
に駆動回路を準備する必要がある。しかし、第5図の実
施例では単位セル5内に駆動回路部2が設けられてお
り、外部に駆動回路を準備する必要がなく、マイコン等
の信号を端子G′に入力するだけで半導体スイツチ7を
駆動できるため、これを用いた装置の構成を簡単にでき
る効果もある。Usually, in order to drive a semiconductor switch, it is necessary for a user to prepare a driving circuit outside. However, in the embodiment shown in FIG. 5, the drive circuit section 2 is provided in the unit cell 5, so that there is no need to prepare an external drive circuit, and the semiconductor switch is simply provided by inputting a signal from a microcomputer or the like to the terminal G '. 7 can be driven, which also has the effect of simplifying the configuration of a device using this.
第6図に他の実施例を示す。図では、第1図,第2図
に示した単位セル5から外部に引出す端子の位置を示し
たものである。図において、E1,E2は出力段素子部1内
のスイツチ素子Qの主電極端子であり、VCC,E2′は単位
セル5内の駆動回路部2に出力段素子部1を駆動する為
の電力を供給する為の端子である。また、Gは駆動回路
部2への信号を入力する為の端子である。第1図及び第
5図の実施例で述べた通り、端子E1,E2間には数百Vの
電圧が印加され、しかも、出力段素子部1のスイツチ素
子がオン,オフを繰り返す毎にこの電圧がパルス状に変
化する。一方、端子Gには信号回路4からの微弱信号が
入力されるため、他部からの雑音に対する耐量が小さい
部分である。また、VCC,E2′の端子間には駆動回路部2
に供給する電圧が印加されているが、この電圧は一般に
5〜15V程度と小さく、しかも流れる電流は端子E1,E2に
比べて1/10以下であることが多い。従つて、最も雑音を
外部に放出する端子はE1又はE2であり、端子GはE1,E2
の端子とできるだけ離して設け、雑音による誤動作の防
止を図る必要がある。そこで、E1,E2端子とG端子間
に、雑音発生の少ないVCC,E2′端子を設けることで、
E1,E2端子から発生する雑音がG端子に与える影響を低
減する様にしたものである。この様に、本実施例によれ
ば、電磁雑音による誤動作の影響を低減できる効果があ
る。FIG. 6 shows another embodiment. In the figure, the positions of the terminals drawn out from the unit cell 5 shown in FIGS. 1 and 2 to the outside are shown. In the figure, E 1 and E 2 are main electrode terminals of the switch element Q in the output stage element portion 1, and V CC and E 2 ′ drive the output stage element portion 1 to the drive circuit portion 2 in the unit cell 5. This is a terminal for supplying electric power for performing the operation. G is a terminal for inputting a signal to the drive circuit unit 2. As described in the embodiment of FIGS. 1 and 5, a voltage of several hundred volts is applied between the terminals E 1 and E 2 and each time the switch element of the output stage element section 1 repeatedly turns on and off. This voltage changes like a pulse. On the other hand, since a weak signal from the signal circuit 4 is input to the terminal G, the terminal G has a small resistance to noise from other parts. The drive circuit section 2 is connected between the terminals of V CC and E 2 ′.
Is applied, the voltage is generally as low as about 5 to 15 V, and the flowing current is often 1/10 or less as compared with the terminals E 1 and E 2 . Slave connexion, the terminal to release most noise to the outside is E 1 or E 2, terminal G is E 1, E 2
It is necessary to provide as far as possible from the terminal (1) to prevent malfunction due to noise. Therefore, by providing V CC and E 2 ′ terminals that generate less noise between the E 1 and E 2 terminals and the G terminal,
The effect of noise generated from the E 1 and E 2 terminals on the G terminal is reduced. Thus, according to the present embodiment, there is an effect that the influence of malfunction due to electromagnetic noise can be reduced.
第7図に他の実施例を示す。図では、第6図の単位セ
ルを並列接続した場合の各端子の状態を示している。単
位セル5同志を隣接した時に、左,右に配置される単位
セル同志の対応する電極が接続されるためには、単位セ
ル5は第6に示される様に左,右に各電極を設ける必要
がある。更に、これ等の端子が隣接する単位セルの端子
と確実に接続される様に、対応する端子同志が重なりを
持たせる必要がある。このためには、単位セル5の左,
右に設ける各端子は、単位セル5の境界から突出したも
のでなければならない。更に、端子E1,E2には他の端子
を流れる電流に比べて大きな電流が流れる為、他の端子
よりも広い幅の端子とすることも重要である。また、端
子E1,E2は、隣接する単位セル5の対応する端子と接続
する場合、他の端子に比べて端子同志の重なりが大きく
なる様な構成として、接続部の接触抵抗の低減を図るこ
とも重要である。この様な端子を単位セル5に持たせる
ことによつて、並列接続化が容易になると共に、隣接す
る単位セル間での対応する端子同志の接続が確実とな
り、更に負荷電流を通流させる端子での損失を低減でき
る効果がある。FIG. 7 shows another embodiment. The figure shows the state of each terminal when the unit cells of FIG. 6 are connected in parallel. In order to connect the corresponding electrodes of the unit cells arranged on the left and right when the unit cells 5 are adjacent to each other, the unit cell 5 is provided with the electrodes on the left and right as shown in FIG. There is a need. Furthermore, corresponding terminals need to overlap each other to ensure that these terminals are connected to terminals of adjacent unit cells. For this purpose, the left of the unit cell 5,
Each terminal provided on the right must protrude from the boundary of the unit cell 5. Furthermore, since a larger current flows through the terminals E 1 and E 2 than the current flowing through the other terminals, it is also important to make the terminals wider than the other terminals. Further, when the terminals E 1 and E 2 are connected to the corresponding terminals of the adjacent unit cell 5, the terminals E 1 and E 2 are configured such that the overlap between the terminals is larger than that of the other terminals, so that the contact resistance of the connection part is reduced. It is also important to plan. By providing such terminals in the unit cell 5, parallel connection is facilitated, connection of the corresponding terminals between adjacent unit cells is ensured, and furthermore, a terminal through which the load current flows. This has the effect of reducing the loss in
本発明半導体装置の設計支援システムの実施例を第3
図及び第5図を用いて述べる。第2図に示した単位セル
における出力段素子部1の電流容量をIuとする。また、
負荷に通流すべき電流の最大値をI0maxとする。第2図
に示した様な単位セルを演算手段を含む情報処理装置を
用いて自動的に配線手段を配慮して、半導体装置を設計
するシステム又は、単位セルを演算手段を含む情報処理
装置を用いて自動的に単位セル数を計算して、単位セル
を自動的に配置して半導体装置を設計するシステムで
は、必要とする単位セル5の並列接続数をnとすれば、
nは次式で示される。Third Embodiment of Design Support System for Semiconductor Device of the Present Invention
This will be described with reference to FIGS. The current capacity of the output stage element unit 1 in the unit cell shown in FIG. 2 and I u. Also,
The maximum value of the current to be passed through the load is defined as I0max . A system for designing a semiconductor device, or an information processing apparatus including a unit cell and an arithmetic unit, is designed by automatically considering a wiring unit using an information processing unit including an arithmetic unit and a unit cell as shown in FIG. In a system in which the number of unit cells 5 is automatically calculated using the unit cells and the unit cells are automatically arranged to design a semiconductor device, if the required number of unit cells 5 connected in parallel is n,
n is represented by the following equation.
n≧I0max/Iu ……(2) すなわち、(2)式のnが整数で得られ、しかも並列
接続した各単位セル5に、負荷電流I0が理想的に分流す
る場合、nはI0max/Iuに等しく設定できる。しかし、
(2)式のI0max/Iuが少数で得られた場合、単位セル5
を更に分割することはできない為に、少数点以下を切り
上げて整数化したnを並列接続数として選定する必要が
ある。また、単位セル間の電流も理想的には分流せず、
各セル各の電流には若干のアンバランスを生じる。この
様な点を考慮した場合、演算手段では(2)式で示され
るnはI0max/Iuよりも大きな整数値に選定することが必
須となる。n ≧ I 0max / I u (2) That is, when n of the equation (2) is obtained as an integer and the load current I 0 is ideally divided into the unit cells 5 connected in parallel, n is It can be set equal to I 0max / I u . But,
When I 0max / I u in the equation (2) is obtained in a small number, the unit cell 5
Cannot be further divided, and it is necessary to select n, which is rounded up to the nearest whole number and converted to an integer, as the number of parallel connections. Also, the current between the unit cells is not ideally divided,
A slight imbalance occurs in the current of each cell. In consideration of such a point, n represents the formula (2) in the calculation means it is essential to select the integer value greater than I 0max / I u.
本実施例によれば、負荷電流が最大の場合にも並列接
続した各単位セルが過電流状態となることを防止でき、
信頼性を向上できる効果がある。According to this embodiment, it is possible to prevent each unit cell connected in parallel from being in an overcurrent state even when the load current is maximum,
This has the effect of improving reliability.
第8図に本発明電源システムの実施例を示す。第8図
において、8−1は、第2図〜第7図の何れに示すた単
位セルが複数個並列接続された並列接続体であり、3相
インバータの1アームを構成する。8−2〜8−6はそ
れぞれ8−1と同一構成である単位セルの並列接続体で
あり、4,8−1〜8−6は夫々別々の半導体基板に集積
化される場合もあり、また、4,8−1〜8−6が単一の
半導体基板に集積化される場合もあり、さらにまた、4,
8−1〜8−6が2〜3個の半導体基板に集積化される
場合もある。VCC1は信号回路4及び並列接続体8−4〜
8−6を構成するそれぞれの単位セルに駆動用の電力を
供給するための電源であり、VCC2〜VCC4はそれぞれ並列
接続体8−1〜8−3を構成する単位セルに駆動用の電
力を供給するための電源である。9は並列接続体8−1
〜8−6及び信号回路4を同一半導体内に構成した三相
インバータICである。本IC9からは三相の出力が得ら
れ、モータ駆動用のインバータ等に広く用いられるもの
である。本インバータをその各アーム8−1〜8−6
は、第2図〜第7図の何れかに示した単位セルの並列接
続体で構成されるため、負荷電流の異なる用途にも8−
1〜8−6を構成する単位セルの並列接続数を変更する
だけで対応でき、短期間で種々の負荷電流に対応できる
三相インバータICを得ることができる効果がある。更
に、各アームを構成する単位セル間の電流をほぼ均一化
することができ、局部的な電流の集中を軽減できるた
め、信頼性を向上させ得る効果もある。また、各アーム
の単位セルを二つの群に分け、一つの群で負荷電流を検
出することもできるため、信頼性の向上及び高機能化を
図り得る効果もある。FIG. 8 shows an embodiment of the power supply system of the present invention. In FIG. 8, reference numeral 8-1 denotes a parallel connection body in which a plurality of unit cells shown in any of FIGS. 2 to 7 are connected in parallel, and constitutes one arm of a three-phase inverter. 8-2 to 8-6 are parallel connection units of unit cells each having the same configuration as 8-1, and 4,8-1 to 8-6 may be integrated on separate semiconductor substrates, respectively. In some cases, 4,8-1 to 8-6 are integrated on a single semiconductor substrate.
8-1 to 8-6 may be integrated on two or three semiconductor substrates. V CC1 is the signal circuit 4 and the parallel connection body 8-4 to
8-6 is a power supply for supplying power for driving the respective unit cells constituting the, V CC2 ~V CC4 is for driving the unit cells constituting the parallel connection body 8-1 to 8-3 respectively Power supply for supplying power. 9 is a parallel connection body 8-1
To 8-6 and the signal circuit 4 in the same semiconductor. The three-phase output is obtained from the IC 9 and is widely used for an inverter for driving a motor. This inverter is connected to each of its arms 8-1 to 8-6.
Is constituted by a parallel connection of the unit cells shown in any of FIGS.
It is possible to obtain a three-phase inverter IC which can be dealt with only by changing the number of parallel connection of the unit cells constituting 1 to 8-6 and can correspond to various load currents in a short time. Furthermore, the current between the unit cells constituting each arm can be made substantially uniform, and the local concentration of current can be reduced, so that there is an effect that reliability can be improved. Further, since the unit cells of each arm can be divided into two groups and the load current can be detected by one group, there is an effect that reliability can be improved and functions can be improved.
小形モータ等では、システム小形化を図るため、イン
バータ部をモータに内蔵させる動向にあり、この為には
インバータ部を第8図の如く集積化して、小形化にする
ことが重要である。本実施例は高信頼性,高機能化,超
小形化という各種電源システムの要求を全て満たすもの
であり、更に用途に対応したICを短期間で得ることがで
きる効果がある。In small motors and the like, there is a trend to incorporate an inverter unit in the motor in order to reduce the size of the system. For this purpose, it is important to integrate the inverter unit as shown in FIG. The present embodiment satisfies all requirements of various power supply systems of high reliability, high functionality, and ultra-miniaturization, and has an effect that an IC corresponding to the application can be obtained in a short time.
本発明によれば、電流容量の異なる用途にも適用でき
る半導体装置を得ることができる。According to the present invention, it is possible to obtain a semiconductor device which can be applied to applications having different current capacities.
また、本発明によれば、この様な半導体装置を簡単に
設計し得る設計支援システムを得ることができる。Further, according to the present invention, it is possible to obtain a design support system that can easily design such a semiconductor device.
また、本発明によれば、汎用性のある電源システムを
得ることができる。Further, according to the present invention, a versatile power supply system can be obtained.
第1図は本発明半導体装置の一実施例を示す図、第2図
は本発明の単位セルのデバイス構成例を示す図、第3図
から第7図は本発明半導体装置の他の実施例を示す図、
第8図は本発明半導体装置を用いた電源システムを示す
図である。 1……出力段素子部、2……駆動回路部、E……主電
源、VCC……制御用電源、5……単位セル。FIG. 1 is a diagram showing an embodiment of the semiconductor device of the present invention, FIG. 2 is a diagram showing an example of a device configuration of a unit cell of the present invention, and FIGS. 3 to 7 are other embodiments of the semiconductor device of the present invention. Figure showing
FIG. 8 is a diagram showing a power supply system using the semiconductor device of the present invention. 1 ... output stage element section, 2 ... drive circuit section, E ... main power supply, V CC ... control power supply, 5 ... unit cell.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03K 17/567 (72)発明者 叶田 玲彦 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 遠藤 常博 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 森 睦宏 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical indication location H03K 17/567 (72) Inventor Reiko Kanoda 4026 Kuji-cho, Hitachi City, Hitachi, Ltd.Hitachi, Ltd. Within Hitachi Research Laboratory (72) Inventor Tsunehiro Endo 4026 Kuji-cho, Hitachi City, Ibaraki Prefecture Within Hitachi, Ltd.Hitachi Research Laboratory Co., Ltd.
Claims (11)
れ、制御端子を有する出力段素子と、該出力段素子の制
御端子に接続され、入力端子に印加される入力信号に応
答して上記出力段素子を駆動する駆動回路とからなるM
個(M≧2)の単位セルと、 上記M個の単位セルの内の所望のN個(2≦N≦M)の
単位セルの一対の主端子間の電流路を並列に接続し、か
つ、上記N個の単位セルの入力端子を共通に接続する配
線手段とが、 単一の半導体基板に集積化されたことを特徴とする半導
体装置。A current path between a pair of main terminals is connected to a load, and an output stage element having a control terminal is connected to a control terminal of the output stage element and responds to an input signal applied to an input terminal. And a drive circuit for driving the output stage element
(M ≧ 2) unit cells and a current path between a pair of main terminals of desired N (2 ≦ N ≦ M) unit cells of the M unit cells, and And a wiring means for commonly connecting the input terminals of the N unit cells to a single semiconductor substrate.
れ、入力端子を有するM個(M≧2)の出力段回路と、 外部からの信号に応答して上記M個の出力段回路の入力
端子に印加されるべき駆動信号を出力端子に出力する信
号回路と、 上記M個の出力段回路の内の所望のN個(2≦N≦M)
の出力段回路の一対の主端子間の電流路を並列に接続
し、かつ、上記信号回路の上記出力端子と上記N個の出
力段回路の入力端子とを共通に接続する配線手段とが、 単一の半導体基板に集積化されたことを特徴とする半導
体装置。A current path between a pair of main terminals is connected to a load, and M (M ≧ 2) output stage circuits having input terminals; and M output stages in response to external signals. A signal circuit for outputting a drive signal to be applied to an input terminal of the circuit to an output terminal; and a desired N (2 ≦ N ≦ M) of the M output stage circuits
Wiring means for connecting current paths between a pair of main terminals of the output stage circuit in parallel, and commonly connecting the output terminal of the signal circuit and the input terminals of the N output stage circuits, A semiconductor device integrated on a single semiconductor substrate.
源とに直列に接続され、制御端子を有する出力段素子
と、入力端子に印加される入力信号に応答して上記第1
の電源とは異なる第2の電源と上記出力段素子の制御端
子との間の電流路を形成して上記出力段素子を駆動する
駆動回路とからなる複数個の単位セルと、 上記複数個の単位セルの一対の主端子間の電流路を並列
に接続し、かつ、上記入力端子を共通に接続する配線手
段とが、 単一の半導体基板に集積化されたことを特徴とする半導
体装置。3. A current path between a pair of main terminals connected in series to a load and a first power supply, an output stage element having a control terminal, and said second stage in response to an input signal applied to an input terminal. 1
A plurality of unit cells each comprising a drive circuit for driving the output stage element by forming a current path between a second power source different from the power source and a control terminal of the output stage element; A semiconductor device, wherein wiring means for connecting current paths between a pair of main terminals of a unit cell in parallel and for commonly connecting the input terminals are integrated on a single semiconductor substrate.
れ、制御端子を有する出力段素子と、 入力端子に印加される入力信号に応答して第1の電源端
子と上記出力段素子の制御端子との間の電流路を形成し
て上記出力段素子をオンさせる第1の駆動素子及び上記
入力端子に印加される入力信号に応答して第2の電源端
子と上記出力段素子の制御端子との間の電流路を形成し
て上記出力段素子をオフさせる第2の駆動素子を備える
駆動回路と、 からなるM個(M≧2)の単位セルと、 上記M個の単位セルの内の所望のN個(2≦N≦M)の
単位セルの一対の主端子間の電流路を並列に接続し、か
つ、上記N個の単位セルの入力端子を共通に接続する配
線手段とが、 単一の半導体基板に集積化されたことを特徴とする半導
体装置。4. An output stage element having a current path between a pair of main terminals connected to a load and having a control terminal, a first power supply terminal in response to an input signal applied to an input terminal, and the output stage element. A first drive element for forming a current path between the output terminal and a second power supply terminal in response to an input signal applied to the input terminal; A drive circuit including a second drive element for forming a current path between the control terminal and the output stage element to turn off the output stage element; M (M ≧ 2) unit cells comprising: Wiring means for connecting current paths between a pair of main terminals of desired N (2 ≦ N ≦ M) unit cells in parallel, and commonly connecting input terminals of the N unit cells. And (c) are integrated on a single semiconductor substrate.
源の出力電力より大きいことを特徴とする請求項3の半
導体装置。5. The semiconductor device according to claim 3, wherein the output power of said first power supply is higher than the output power of said second power supply.
群とに分割し、一方の群に負荷電流を、他方の群に負荷
電流を検出するための電流を通電することを特徴とする
請求項1から請求項4の何れかの半導体装置。The method according to claim 6 wherein said plurality of unit cells is divided into a n 1 amino group and the n 2 groups, the load current in one group, passing a current for detecting the load current to the other group The semiconductor device according to claim 1, wherein:
し、制御電極に入力される信号に応じて導通状態から非
導通状態へ、非導通状態から導通状態へとそれぞれ転じ
得る半導体素子において、 該半導体素子は、負荷に供給するための電流を通流する
出力段素子と、該出力段素子を駆動する為の駆動回路と
の接続体を単位セルとし、該単位セルの並列接続体で構
成されると共に、前記出力段素子を駆動するための電流
入力端子を備えたことを特徴とする半導体装置。7. A semiconductor device having at least a pair of main electrodes and a control electrode, and capable of changing from a conductive state to a non-conductive state and from a non-conductive state to a conductive state in response to a signal input to the control electrode. The semiconductor element has, as a unit cell, a connection between an output stage element for passing a current to be supplied to a load and a drive circuit for driving the output stage element, and a parallel connection of the unit cells. And a current input terminal for driving said output stage element.
は、隣接した単位セル間でそれぞれ対応する端子同志が
接続され得る様に設けられたことを特徴とする請求項1
から請求項4の何れかの半導体装置。8. The device according to claim 1, wherein the unit cells are arranged adjacent to each other, and each terminal is provided so that corresponding terminals can be connected between adjacent unit cells.
The semiconductor device according to any one of claims 1 to 4.
内の出力段素子の電流容量をIuとする時、単位セルの並
列接続数nは、n≧I0/Iuなる関係を実質的に満足する
様に設定する演算手段を有することを特徴とする請求項
1から請求項3の何れかの半導体装置の設計支援システ
ム。9. When the maximum current to be supplied to the load is I 0 and the current capacity of the output stage element in the unit cell is I u , the number n of parallel connected unit cells is n ≧ I 0 / I u . 4. The design support system for a semiconductor device according to claim 1, further comprising an arithmetic unit for setting the relationship so as to substantially satisfy the relationship.
装置と、負荷とを備え、電源から供給される電力を、電
圧,周波数,電流のうち少なくとも一つを制御して前記
負荷に供給する電源システム。10. The semiconductor device according to claim 1, further comprising a load, wherein the power supplied from the power supply is supplied to the load by controlling at least one of voltage, frequency, and current. Power supply system to supply.
れ、制御端子を有する出力段素子と、該出力段素子の制
御端子に接続され、入力端子に印加される入力信号に応
答して上記出力段素子を駆動する駆動回路とからなる複
数個の単位セルの内の所望の複数個の単位セルの一対の
主端子間の電流路を並列に接続し、かつ、上記複数個の
単位セルの入力端子を共通に電気的に接続しえる半導体
装置。11. A current path between a pair of main terminals is connected to a load, and an output stage element having a control terminal is connected to a control terminal of the output stage element and responds to an input signal applied to an input terminal. A current path between a pair of main terminals of a desired plurality of unit cells among a plurality of unit cells comprising a drive circuit for driving the output stage element is connected in parallel, and A semiconductor device that can electrically connect input terminals of cells in common.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6333988A JP2619466B2 (en) | 1988-03-18 | 1988-03-18 | Semiconductor device, design support system for semiconductor device, and power supply system using semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6333988A JP2619466B2 (en) | 1988-03-18 | 1988-03-18 | Semiconductor device, design support system for semiconductor device, and power supply system using semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01238037A JPH01238037A (en) | 1989-09-22 |
| JP2619466B2 true JP2619466B2 (en) | 1997-06-11 |
Family
ID=13226381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6333988A Expired - Lifetime JP2619466B2 (en) | 1988-03-18 | 1988-03-18 | Semiconductor device, design support system for semiconductor device, and power supply system using semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619466B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635544B2 (en) | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US7221011B2 (en) | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
| US6583663B1 (en) * | 2002-04-22 | 2003-06-24 | Power Integrations, Inc. | Power integrated circuit with distributed gate driver |
| US7468536B2 (en) | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
| US7557406B2 (en) | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
| US7595523B2 (en) | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
-
1988
- 1988-03-18 JP JP6333988A patent/JP2619466B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01238037A (en) | 1989-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003070B1 (en) | Logic circuit | |
| CN104521146B (en) | semiconductor integrated circuit | |
| JPH02266712A (en) | Semiconductor device | |
| CN106605300B (en) | semiconductor device | |
| CN100382403C (en) | Polarity protection device realized by MOSFET | |
| JP2619466B2 (en) | Semiconductor device, design support system for semiconductor device, and power supply system using semiconductor device | |
| EP0129553A4 (en) | Comparator circuit having reduced input bias current. | |
| KR100355685B1 (en) | A power semiconductor switch and automotive electrical system | |
| CN112075001B (en) | Motor grounding protection | |
| JP3616764B2 (en) | Circuit configuration for supplying power to an integrated circuit through a pad | |
| JP3703595B2 (en) | Electronic circuit equipment | |
| JP2009516493A (en) | Circuit apparatus and method for driving electronic components using output signals from a microprocessor | |
| JPH0831945A (en) | Semiconductor device for integrated power | |
| KR0133530B1 (en) | Driving circuit | |
| JP2000152606A (en) | Control circuit | |
| CN222028787U (en) | Display control circuit, display system, electronic equipment | |
| JPH02268516A (en) | semiconductor equipment | |
| CN220273661U (en) | A gate drive circuit, chip and system | |
| CN117240277B (en) | Substrate selection circuit and electronic equipment | |
| CN115912966B (en) | A three-level braking chopper and a method for controlling a three-level braking chopper. | |
| JP3597762B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| JPS61284953A (en) | Semiconductor integrated circuit device | |
| JP3491530B2 (en) | Voltage drive element module | |
| JP3100804B2 (en) | Analog switch | |
| JP2000304799A (en) | Wiring diagnostic device |