JP2627664B2 - 順次走査変換装置 - Google Patents
順次走査変換装置Info
- Publication number
- JP2627664B2 JP2627664B2 JP1144196A JP14419689A JP2627664B2 JP 2627664 B2 JP2627664 B2 JP 2627664B2 JP 1144196 A JP1144196 A JP 1144196A JP 14419689 A JP14419689 A JP 14419689A JP 2627664 B2 JP2627664 B2 JP 2627664B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- output
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000750 progressive effect Effects 0.000 title claims description 15
- 230000009467 reduction Effects 0.000 claims description 37
- 230000003044 adaptive effect Effects 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000012935 Averaging Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- YBJHBAHKTGYVGT-ZKWXMUAHSA-N (+)-Biotin Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)O)SC[C@@H]21 YBJHBAHKTGYVGT-ZKWXMUAHSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- FEPMHVLSLDOMQC-UHFFFAOYSA-N virginiamycin-S1 Natural products CC1OC(=O)C(C=2C=CC=CC=2)NC(=O)C2CC(=O)CCN2C(=O)C(CC=2C=CC=CC=2)N(C)C(=O)C2CCCN2C(=O)C(CC)NC(=O)C1NC(=O)C1=NC=CC=C1O FEPMHVLSLDOMQC-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は，順次走査変換のために必要な補間信号，
とくに雑音低域（ノイズ・リデュース）と垂直輪郭補償
（強調）が施され，しかも適応形の補間信号を出力する
順次走査変換装置に関する。
とくに雑音低域（ノイズ・リデュース）と垂直輪郭補償
（強調）が施され，しかも適応形の補間信号を出力する
順次走査変換装置に関する。
従来の技術 テレビジョン受像機の高画質化の要求に応えてIDTV,E
DTV等の方式が開発または実現されている。これらの方
式では現像信号と補間信号とを倍の走査速度で交互に走
査する順次走査（ノンインターレース走査）が行なわ
れ、そのために補間信号の作成が必要となる。この補間
信号はライン間補間またはフィールド間補間により作成
されるが，画像の動きの有無やその程度に応じてライン
間補間，フィールド間補間を適宜切換，ないしはライン
間，フィールド間の映像信号の混合比を変えることが好
ましいとされている。また補間信号の作成には，ちらつ
き（ラインフリッカ）をできるだけ発生しないように工
夫することが望まれる。
DTV等の方式が開発または実現されている。これらの方
式では現像信号と補間信号とを倍の走査速度で交互に走
査する順次走査（ノンインターレース走査）が行なわ
れ、そのために補間信号の作成が必要となる。この補間
信号はライン間補間またはフィールド間補間により作成
されるが，画像の動きの有無やその程度に応じてライン
間補間，フィールド間補間を適宜切換，ないしはライン
間，フィールド間の映像信号の混合比を変えることが好
ましいとされている。また補間信号の作成には，ちらつ
き（ラインフリッカ）をできるだけ発生しないように工
夫することが望まれる。
一方，画像の鮮鋭度を向上させるためには水平輪郭強
調のみならず垂直輪郭強調も必要である。補間信号は一
種の平均値信号であるから，輪郭をぼかす方向に働くの
で，垂直輪郭補償は不可欠の技術である。
調のみならず垂直輪郭強調も必要である。補間信号は一
種の平均値信号であるから，輪郭をぼかす方向に働くの
で，垂直輪郭補償は不可欠の技術である。
垂直輪郭強調は，一般に，フィールド間差信号または
フレーム間差信号を元信号に加算することにより行なわ
れるが，画像の動きの程度を考慮することが必要とされ
る。上記の差信号のレベルは動きが小さいまたは殆ど無
いときに垂直方向の輪郭に関係しているが，動きが大き
くなると動きによる差成分が多く含まれるようになるか
らである。
フレーム間差信号を元信号に加算することにより行なわ
れるが，画像の動きの程度を考慮することが必要とされ
る。上記の差信号のレベルは動きが小さいまたは殆ど無
いときに垂直方向の輪郭に関係しているが，動きが大き
くなると動きによる差成分が多く含まれるようになるか
らである。
一方，映像信号の再生処理においては映像信号の雑音
低減処理もまた不可欠の事項である。雑音低減回路の基
本的な考え方は，隣接する水平走査ラインにそう映像信
号が垂直方向に相関が強いことを利用し，ライン間差信
号をとることにより雑音成分を抽出し，この雑音成分を
含む差信号を原映像信号から差引くということにある。
雑音低減処理は一種の平均化処理であるから，画像の濃
淡が垂直方向に平均化され，明確な境界がぼやかされる
可能性がある。そこで垂直方向の輪郭を強調する垂直輪
郭補償回路が必要となる。
低減処理もまた不可欠の事項である。雑音低減回路の基
本的な考え方は，隣接する水平走査ラインにそう映像信
号が垂直方向に相関が強いことを利用し，ライン間差信
号をとることにより雑音成分を抽出し，この雑音成分を
含む差信号を原映像信号から差引くということにある。
雑音低減処理は一種の平均化処理であるから，画像の濃
淡が垂直方向に平均化され，明確な境界がぼやかされる
可能性がある。そこで垂直方向の輪郭を強調する垂直輪
郭補償回路が必要となる。
発明が解決しようとする課題 以上のようにして，映像信号処理に不可欠な雑音低減
回路，ちらつきの発生を防止できる補間信号を作成でき
る回路，およびこれらの回路と相補う関係にある垂直輪
郭補償回路が必要となるが，これらの回路を別個に設け
たのでは回路構成が複雑になる。
回路，ちらつきの発生を防止できる補間信号を作成でき
る回路，およびこれらの回路と相補う関係にある垂直輪
郭補償回路が必要となるが，これらの回路を別個に設け
たのでは回路構成が複雑になる。
この発明は，入力映像信号の雑音低減を達成し，この
雑音低減映像信号から，画像の動きを考慮しかつちらつ
きの発生を防止できる補間信号を作成し，この補間信号
に対して画像の動きに応じた適切な垂直輪郭補償を行な
うことができ，しかも回路構成をできるだけ簡素化する
ことのできる順次走査変換装置を提供することを目的と
する。
雑音低減映像信号から，画像の動きを考慮しかつちらつ
きの発生を防止できる補間信号を作成し，この補間信号
に対して画像の動きに応じた適切な垂直輪郭補償を行な
うことができ，しかも回路構成をできるだけ簡素化する
ことのできる順次走査変換装置を提供することを目的と
する。
課題を解決するための手段 この発明による順次走査変換装置は，雑音低減された
入力映像信号を262H遅延させる262H遅延回路，雑音低減
された入力映像信号を263H遅延させる263H遅延回路，上
記263H遅延回路の出力信号と上記262H遅延回路の出力信
号との切換えを行ない，一方のフィールド走査のときに
は上記263H遅延回路の出力信号を選択し，他方のフィー
ルド走査のときには上記263H遅延回路の出力信号を選択
して出力する切換回路，入力映像信号と上記切換回路の
出力信号との差を演算して第１のフィールド間差信号を
出力する第１の減算回路，上記第１の減算回路から出力
される第１のフィールド間差出力信号に対して雑音低減
のための所定の非線形処理を施す第１の非線形処理回
路，入力映像信号から上記第１の非線形処理回路の出力
信号を減算し，雑音低減映像信号として出力する第２の
減算回路，上記第２の減算回路から出力される雑音低減
映像信号を1H遅延させる1H遅延回路，上記第２の減算回
路から出力される雑音低減映像信号と，上記1H遅延回路
によって1H遅延された信号とを入力し，これらの入力信
号の平均信号を出力する第１の平均化回路，上記263H遅
延回路の出力信号と上記第１の平均化回路の出力信号と
の差を演算して第２のフィールド間差信号を出力する第
３の減算回路，上記第２の減算回路から出力される雑音
低減現映像信号と，上記263H遅延回路から入力される26
3H遅延信号と，上記1H遅延回路から出力される1H遅延信
号とを入力とし，これら３つの入力信号のレベルの比較
結果に応じて，上記雑音低域現映像信号と1H遅延信号と
混合することにより適応形補間信号を作成して出力する
補間フィルタ回路，上記第３の減算回路から出力される
第２のフィールド間差信号に対して，このフィールド間
差信号のレベルに応じて垂直輪郭補償のための所定の非
線形処理を施す第２の非線形処理回路，ならびに上記適
応形補間信号に上記第２の非線形処理回路の出力信号を
加算して，雑音低減と垂直輪郭補償が施された補間信号
を出力する第１の加算回路を備えていることを特徴とす
る。
入力映像信号を262H遅延させる262H遅延回路，雑音低減
された入力映像信号を263H遅延させる263H遅延回路，上
記263H遅延回路の出力信号と上記262H遅延回路の出力信
号との切換えを行ない，一方のフィールド走査のときに
は上記263H遅延回路の出力信号を選択し，他方のフィー
ルド走査のときには上記263H遅延回路の出力信号を選択
して出力する切換回路，入力映像信号と上記切換回路の
出力信号との差を演算して第１のフィールド間差信号を
出力する第１の減算回路，上記第１の減算回路から出力
される第１のフィールド間差出力信号に対して雑音低減
のための所定の非線形処理を施す第１の非線形処理回
路，入力映像信号から上記第１の非線形処理回路の出力
信号を減算し，雑音低減映像信号として出力する第２の
減算回路，上記第２の減算回路から出力される雑音低減
映像信号を1H遅延させる1H遅延回路，上記第２の減算回
路から出力される雑音低減映像信号と，上記1H遅延回路
によって1H遅延された信号とを入力し，これらの入力信
号の平均信号を出力する第１の平均化回路，上記263H遅
延回路の出力信号と上記第１の平均化回路の出力信号と
の差を演算して第２のフィールド間差信号を出力する第
３の減算回路，上記第２の減算回路から出力される雑音
低減現映像信号と，上記263H遅延回路から入力される26
3H遅延信号と，上記1H遅延回路から出力される1H遅延信
号とを入力とし，これら３つの入力信号のレベルの比較
結果に応じて，上記雑音低域現映像信号と1H遅延信号と
混合することにより適応形補間信号を作成して出力する
補間フィルタ回路，上記第３の減算回路から出力される
第２のフィールド間差信号に対して，このフィールド間
差信号のレベルに応じて垂直輪郭補償のための所定の非
線形処理を施す第２の非線形処理回路，ならびに上記適
応形補間信号に上記第２の非線形処理回路の出力信号を
加算して，雑音低減と垂直輪郭補償が施された補間信号
を出力する第１の加算回路を備えていることを特徴とす
る。
前記補間フィルタ回路は，上記雑音低域現映像信号と
雑音低域263H遅延信号とのレベル差の程度および雑音低
域263H遅延信号と雑音低域1H遅延信号とのレベル差の程
度をそれぞれ検出する比較処理回路，比較処理回路の出
力信号を混合制御信号に変換するデコード回路，ならび
に上記デコード回路から与えられる混合制御信号によっ
て制御され，雑音低減現映像信号と雑音低減1H遅延信号
とを上記のレベル差に応じた所定の割合で混合すること
により適応形補間信号を出力する混合回路から構成され
る。
雑音低域263H遅延信号とのレベル差の程度および雑音低
域263H遅延信号と雑音低域1H遅延信号とのレベル差の程
度をそれぞれ検出する比較処理回路，比較処理回路の出
力信号を混合制御信号に変換するデコード回路，ならび
に上記デコード回路から与えられる混合制御信号によっ
て制御され，雑音低減現映像信号と雑音低減1H遅延信号
とを上記のレベル差に応じた所定の割合で混合すること
により適応形補間信号を出力する混合回路から構成され
る。
作 用 上記第１の減算回路から出力される第１のフィールド
間差信号は上記第１の非線形処理回路に与えられ，第１
のフィールド間差信号のレベルに応じた雑音低減のため
の非線形処理が加えられ，この後第２の減算回路におい
て入力映像信号から減算されることにより雑音低減処理
が施された映像信号となる。
間差信号は上記第１の非線形処理回路に与えられ，第１
のフィールド間差信号のレベルに応じた雑音低減のため
の非線形処理が加えられ，この後第２の減算回路におい
て入力映像信号から減算されることにより雑音低減処理
が施された映像信号となる。
このようにして雑音低減された現映像信号と，これと
同一フィールドの雑音低減1H遅延信号と，前フィールド
の雑音低減263H遅延回路とを入力とし，これらの信号の
レベル差に応じて（すなわち画像の動きを考慮して），
雑音低減現映像信号と1H遅延信号との混合比を変えるこ
とにより（263H遅延信号は用いない）雑音低減された適
応形補間信号が作成される。この適応形補間信号に垂直
輪郭強調処理が施される。すなわち，雑音低減された現
映像信号と雑音低減1H遅延信号との平均値を表わす信号
（第３の平均値信号）が作成され，この第３の平均値信
号と上記の雑音低減263H遅延信号との差をとることによ
り第２のフィールド間差信号が得られる。この第２のフ
ィールド間差信号は上記第２の非線形処理回路に与えら
れ，第２のフィールド間差信号のレベルに応じた垂直輪
郭強調のための非線形処理が加えられる。この第２の非
線形処理回路の出力信号が上記適応形補間信号に加算さ
れることにより，最終的に垂直輪郭補償された適応形補
間信号が得られる。
同一フィールドの雑音低減1H遅延信号と，前フィールド
の雑音低減263H遅延回路とを入力とし，これらの信号の
レベル差に応じて（すなわち画像の動きを考慮して），
雑音低減現映像信号と1H遅延信号との混合比を変えるこ
とにより（263H遅延信号は用いない）雑音低減された適
応形補間信号が作成される。この適応形補間信号に垂直
輪郭強調処理が施される。すなわち，雑音低減された現
映像信号と雑音低減1H遅延信号との平均値を表わす信号
（第３の平均値信号）が作成され，この第３の平均値信
号と上記の雑音低減263H遅延信号との差をとることによ
り第２のフィールド間差信号が得られる。この第２のフ
ィールド間差信号は上記第２の非線形処理回路に与えら
れ，第２のフィールド間差信号のレベルに応じた垂直輪
郭強調のための非線形処理が加えられる。この第２の非
線形処理回路の出力信号が上記適応形補間信号に加算さ
れることにより，最終的に垂直輪郭補償された適応形補
間信号が得られる。
実施例 第１図は雑音低減回路（２ライン・フィールド相関を
利用したノイズ・リデューサ）と垂直輪郭補償回路とを
含む順次走査変換装置を示している。この順次走査変換
装置は現映像信号とそれから作成された補間信号との両
方に垂直輪郭補償を施すものであり，回路の一部を共用
できるという特徴をもっている。
利用したノイズ・リデューサ）と垂直輪郭補償回路とを
含む順次走査変換装置を示している。この順次走査変換
装置は現映像信号とそれから作成された補間信号との両
方に垂直輪郭補償を施すものであり，回路の一部を共用
できるという特徴をもっている。
まず雑音低減回路について説明する。
入力映像信号（Y/C分離後の輝度信号Ｙ）は第１の減
算回路１および第２の減算回路２に与えられる。
算回路１および第２の減算回路２に与えられる。
第２の減算回路２の出力信号は後述するように雑音低
減された映像信号として補間フィルタ回路および垂直輪
郭強調回路に与えられるとともに,1フィールド期間遅延
させるために262H遅延回路（フィールド・メモリ）４に
与えられる（Ｈは１水平走査期間）。262H遅延回路４で
262H遅延された信号は加算回路8,切換回路６のTB端子お
よび1H遅延回路（ライン・メモリ）５に与えられる。1H
遅延回路５に与えられた信号はさらに1H遅延して出力さ
れ（263H遅延），切換回路６のTA端子および加算回路８
にそれぞれ与えられる。262H遅延回路と1H遅延回路とに
より263H遅延回路が構成されている。
減された映像信号として補間フィルタ回路および垂直輪
郭強調回路に与えられるとともに,1フィールド期間遅延
させるために262H遅延回路（フィールド・メモリ）４に
与えられる（Ｈは１水平走査期間）。262H遅延回路４で
262H遅延された信号は加算回路8,切換回路６のTB端子お
よび1H遅延回路（ライン・メモリ）５に与えられる。1H
遅延回路５に与えられた信号はさらに1H遅延して出力さ
れ（263H遅延），切換回路６のTA端子および加算回路８
にそれぞれ与えられる。262H遅延回路と1H遅延回路とに
より263H遅延回路が構成されている。
加算回路８の次段には1/21係数器９が接続されてい
る。加算回路８と1/2係数器９によって第２の平均化回
路が構成され，これにより262H遅延された映像信号と26
3H遅延された映像信号との相加平均値を表わす信号が後
述する第４の減算回路14に与えられることになる。この
相加平均信号は第２図に示すように現像信号と丁度対応
する走査線上にある。
る。加算回路８と1/2係数器９によって第２の平均化回
路が構成され，これにより262H遅延された映像信号と26
3H遅延された映像信号との相加平均値を表わす信号が後
述する第４の減算回路14に与えられることになる。この
相加平均信号は第２図に示すように現像信号と丁度対応
する走査線上にある。
切換回路６は切換制御信号にもとづいて走査画面の１
フィールドごとにTA端子とTB端子を切換えるもので，切
換に応じて選択された信号（263Hまたは262H遅延された
映像信号）が，フィードバックされて第１の減算回路１
に与えられる。
フィールドごとにTA端子とTB端子を切換えるもので，切
換に応じて選択された信号（263Hまたは262H遅延された
映像信号）が，フィードバックされて第１の減算回路１
に与えられる。
減算回路１において，入力映像信号から切換回路６の
出力映像信号が減算され，第１のフィールドの間差信号
Ｘが出力される。このフィールド間差信号Ｘは第１の非
線形処理回路３に与えられる。第１の非線形処理回路３
は入力したフィールド間差信号Ｘの大きさに応じて画像
の垂直方向の動きの程度を検出し，この検出した動きの
程度に応じてフィールド間差信号に含まれる雑音（ノイ
ズ）成分Ｙを出力する。第１の非線形処理回路３の具体
的構成は後に詳述するが，この回路３は第14図，第17図
または第20図に示すような特性をもっている。
出力映像信号が減算され，第１のフィールドの間差信号
Ｘが出力される。このフィールド間差信号Ｘは第１の非
線形処理回路３に与えられる。第１の非線形処理回路３
は入力したフィールド間差信号Ｘの大きさに応じて画像
の垂直方向の動きの程度を検出し，この検出した動きの
程度に応じてフィールド間差信号に含まれる雑音（ノイ
ズ）成分Ｙを出力する。第１の非線形処理回路３の具体
的構成は後に詳述するが，この回路３は第14図，第17図
または第20図に示すような特性をもっている。
第１の非線形処理回路３から出力される雑音成分信号
Ｙは第２の減算回路２に与えられ，入力映像信号から雑
音成分が減算されるので，雑音成分が低減された映像信
号が得られる。
Ｙは第２の減算回路２に与えられ，入力映像信号から雑
音成分が減算されるので，雑音成分が低減された映像信
号が得られる。
次に現映像信号の垂直輪郭補償回路について説明す
る。
る。
垂直輪郭補償のための第３のフィールド間差信号は第
４の減算回路14によって作成される。この減算回路14に
は，第２の減算回路２から出力される雑音低減された映
像信号と，第２の平均化回路から出力される262H遅延信
号と263H遅延信号との相加平均信号とが入力しており，
雑音低減映像信号から相加平均信号が減算されることに
より第３のフィールド間差信号が作成される。
４の減算回路14によって作成される。この減算回路14に
は，第２の減算回路２から出力される雑音低減された映
像信号と，第２の平均化回路から出力される262H遅延信
号と263H遅延信号との相加平均信号とが入力しており，
雑音低減映像信号から相加平均信号が減算されることに
より第３のフィールド間差信号が作成される。
この第４の減算回路14から出力される第３のフィール
ド間差信号は第２の低域通過フィルタ15を経て第３の非
線形処理回路16に入力する（このフィールド間差信号を
X0で表わす）。第２のフィールド間差信号X0は画像の垂
直方向の高周波成分（具体的には15.7KHzの信号とその
高周波）を含んでいる。低域通過フィルタ15は0.5MHzま
たは1MHz程度以下の信号を通過させるもので，これによ
る第３のフィールド間差信号から水平方向の高周波成分
（これは一般に高周波ノイズである）が除去される。こ
のようにして垂直方向の信号成分のみが第３の非線形処
理回路16に入力する。非線形処理回路16の具体的構成の
一例についても後述するが，たとえば第22図に示すよう
な特性をもっており，入力信号のレベルによって垂直方
向の動きの程度を検出し，この検出した動きの程度に応
じて強調すべき垂直輪郭補償信号成分を出力する。
ド間差信号は第２の低域通過フィルタ15を経て第３の非
線形処理回路16に入力する（このフィールド間差信号を
X0で表わす）。第２のフィールド間差信号X0は画像の垂
直方向の高周波成分（具体的には15.7KHzの信号とその
高周波）を含んでいる。低域通過フィルタ15は0.5MHzま
たは1MHz程度以下の信号を通過させるもので，これによ
る第３のフィールド間差信号から水平方向の高周波成分
（これは一般に高周波ノイズである）が除去される。こ
のようにして垂直方向の信号成分のみが第３の非線形処
理回路16に入力する。非線形処理回路16の具体的構成の
一例についても後述するが，たとえば第22図に示すよう
な特性をもっており，入力信号のレベルによって垂直方
向の動きの程度を検出し，この検出した動きの程度に応
じて強調すべき垂直輪郭補償信号成分を出力する。
第３の非線形処理回路16の出力信号Ｚは次に第２の加
算回路17に与えられる。この加算回路17には上述した雑
音低減された第２の減算回路２の出力映像信号も与えら
れており，この映像信号に垂直輪郭補償信号成分が加算
されることにより垂直輪郭補償された映像信号（補間信
号に対してこれを現映像信号という）が加算回路17から
出力されることになる。雑音低減処理によって垂直方向
に生じた波形のなまりが垂直輪郭強調によって補償され
る訳である。
算回路17に与えられる。この加算回路17には上述した雑
音低減された第２の減算回路２の出力映像信号も与えら
れており，この映像信号に垂直輪郭補償信号成分が加算
されることにより垂直輪郭補償された映像信号（補間信
号に対してこれを現映像信号という）が加算回路17から
出力されることになる。雑音低減処理によって垂直方向
に生じた波形のなまりが垂直輪郭強調によって補償され
る訳である。
次いて順次走査変換のための適応形補間信号の作成回
路およびその垂直輪郭補償回路について述べる。
路およびその垂直輪郭補償回路について述べる。
第２の減算回路２によって雑音低減された映像信号は
1H遅延回路21および加算回路22にそれぞれ与えられる。
1H遅延回路21の出力信号は加算回路22に与えられる。し
たがって，加算回路22において雑音低減映像信号とその
1H遅延信号とが加算され，さらに1/2係数器23で1/2倍さ
れることによりライン補間信号が生成される。加算回路
22および1/2係数器23は第１の平均化回路を構成してい
る。
1H遅延回路21および加算回路22にそれぞれ与えられる。
1H遅延回路21の出力信号は加算回路22に与えられる。し
たがって，加算回路22において雑音低減映像信号とその
1H遅延信号とが加算され，さらに1/2係数器23で1/2倍さ
れることによりライン補間信号が生成される。加算回路
22および1/2係数器23は第１の平均化回路を構成してい
る。
1/2係数器23から出力されるライン補間信号は第３の
減算回路24に与えられる。この減算回路24には1H遅延回
路５から出力される263H遅延信号（前フィールド信号）
が入力しており,263H遅延信号からライン補間信号が減
算されることにより補間信号の第２のフィールド間差信
号が得られる。ライン補間信号は現映像信号と1H遅延信
号との相加平均であるから，第３図に示すように,263H
遅延信号と丁度対応する走査線上にあることになる。
減算回路24に与えられる。この減算回路24には1H遅延回
路５から出力される263H遅延信号（前フィールド信号）
が入力しており,263H遅延信号からライン補間信号が減
算されることにより補間信号の第２のフィールド間差信
号が得られる。ライン補間信号は現映像信号と1H遅延信
号との相加平均であるから，第３図に示すように,263H
遅延信号と丁度対応する走査線上にあることになる。
補間フィルタ回路28には第２の減算回路２から出力さ
れる雑音低減された現映像信号（これを符号Ａで表わ
す）と,1H遅延回路21から出力される1H遅延信号（これ
を符号Ｃで表わす）と,1H遅延回路５から出力される263
H遅延信号（これを符号Ｂで表わす）が入力している。
補間フィルタ回路28は，後に詳述するように，信号Ａと
Ｂとのレベル差および信号ＢとＣのレベル差を検出し，
この検出結果に応じて，信号ＡとＣとを所定の比率で混
合することにより（信号Ｂは混合しない）適応形補間信
号を作成して出力する。この適応形補間信号は第１の加
算回路27に与えられる。
れる雑音低減された現映像信号（これを符号Ａで表わ
す）と,1H遅延回路21から出力される1H遅延信号（これ
を符号Ｃで表わす）と,1H遅延回路５から出力される263
H遅延信号（これを符号Ｂで表わす）が入力している。
補間フィルタ回路28は，後に詳述するように，信号Ａと
Ｂとのレベル差および信号ＢとＣのレベル差を検出し，
この検出結果に応じて，信号ＡとＣとを所定の比率で混
合することにより（信号Ｂは混合しない）適応形補間信
号を作成して出力する。この適応形補間信号は第１の加
算回路27に与えられる。
減算回路24から出力される補間信号の第２のフィール
ド間差信号は，第１の低域通過フィルタ25を経て第２の
非線形処理回路26に与えられる。これらのフィルタ25,
処理回路26は上述したフィルタ15,処理回路16と同じ構
成である。この非線形処理回路26から出力される補間信
号の垂直輪郭補償成分信号は加算回路27に入力し，補間
フィルタ回路28から与えられている適応形補間信号に加
算される。このようにして，加算回路27からは雑音低減
されかつ垂直輪郭補償された適応形補間信号が出力され
る。
ド間差信号は，第１の低域通過フィルタ25を経て第２の
非線形処理回路26に与えられる。これらのフィルタ25,
処理回路26は上述したフィルタ15,処理回路16と同じ構
成である。この非線形処理回路26から出力される補間信
号の垂直輪郭補償成分信号は加算回路27に入力し，補間
フィルタ回路28から与えられている適応形補間信号に加
算される。このようにして，加算回路27からは雑音低減
されかつ垂直輪郭補償された適応形補間信号が出力され
る。
第４図から第11図を参照して補間フィルタ回路13の具
体的構成について説明する。
体的構成について説明する。
第４図は補間フィルタ回路28の概略構成を示してい
る。補間フィルタ回路28は比較処理およびデコード回路
31と混合回路32とを含んでいる。現映像信号A,263H遅延
信号Ｂおよび1H遅延信号Ｃは比較処理およびデコード回
路31に与えられる。混合回路32には現像映像信号Ａと1H
遅延信号Ｃとが与えられる。比較処理およびデコード回
路31は，これらの入力信号A,B,Cの比較処理に基づいて
後に詳述する混合回路32内の切換スイッチを制御する制
御信号S1,S2を作成して混合回路32に与える。
る。補間フィルタ回路28は比較処理およびデコード回路
31と混合回路32とを含んでいる。現映像信号A,263H遅延
信号Ｂおよび1H遅延信号Ｃは比較処理およびデコード回
路31に与えられる。混合回路32には現像映像信号Ａと1H
遅延信号Ｃとが与えられる。比較処理およびデコード回
路31は，これらの入力信号A,B,Cの比較処理に基づいて
後に詳述する混合回路32内の切換スイッチを制御する制
御信号S1,S2を作成して混合回路32に与える。
比較処理およびデコード回路31は比較処理回路とデコ
ード回路とから構成されている。比較処理回路の詳細が
第５図に，デコード回路の詳細が第７図にそれぞれ示さ
れている。
ード回路とから構成されている。比較処理回路の詳細が
第５図に，デコード回路の詳細が第７図にそれぞれ示さ
れている。
第５図において比較処理回路は２つの減算回路33,34.
を含んでいる。一方の減算回路33は入力する263H遅延信
号Ｂから現映像信号Ａを減算し，その結果を絶対値回路
35に与える。したがって絶対値回路35からは|B−A|で表
わされるレベルの信号が出力される。他方の減算回路34
では263H遅延信号Ｂから1H遅延信号Ｃが減算され，その
結果が絶対値回路36に与えられて絶対値化されるので，
この回路36からは|B−C|のレベルを表わす信号が出力さ
れる。
を含んでいる。一方の減算回路33は入力する263H遅延信
号Ｂから現映像信号Ａを減算し，その結果を絶対値回路
35に与える。したがって絶対値回路35からは|B−A|で表
わされるレベルの信号が出力される。他方の減算回路34
では263H遅延信号Ｂから1H遅延信号Ｃが減算され，その
結果が絶対値回路36に与えられて絶対値化されるので，
この回路36からは|B−C|のレベルを表わす信号が出力さ
れる。
比較処理回路はさらに７個の比較器37L,37M,37S,38L,
38M,38Sおよび39を含んでいる。比較器37L,37Mおよび37
Sの正入力端子にはそれぞれ基準レベルRL,RM,RSが与え
られている。RL＞RM＞RSの関係にある。これらの比較器
37L,37Mおよび37Sの負入力端子には絶対値回路35の出力
信号|B−A|が与えられている。したがって，絶対値回路
35の出力|B−A|が基準レベルRSよりも小さければすべて
の比較器37S,37M,37Lの出力DAS,DAM,DALはＨレベルにな
る。この状態を「同等」という。信号|B−A|のレベルが
基準レベルRSとRMとの間にあるときには，出力DASのみ
がＬレベルになり，他の出力DAM,DALはＨレベルを保
つ。この状態を「差小」という。信号|B−A|のレベルが
基準レベルRMとRLとの間にあるときには，出力DASとDAM
がＬレベルになり，出力DALはＨレベルを保つ。この状
態を「差中」という。信号|B−A|のレベルが基準レベル
RLを超えているときには，すべての比較器37L,37M,37S
の出力DAL,DAM,DASはＬレベルになる。この状態を「差
大」という。以上の比較動作が第６図に表にまとめて示
されている。この表において出力信号のＨレベルは０に
よって,Lレベルは１によってそれぞれ表現されている。
38M,38Sおよび39を含んでいる。比較器37L,37Mおよび37
Sの正入力端子にはそれぞれ基準レベルRL,RM,RSが与え
られている。RL＞RM＞RSの関係にある。これらの比較器
37L,37Mおよび37Sの負入力端子には絶対値回路35の出力
信号|B−A|が与えられている。したがって，絶対値回路
35の出力|B−A|が基準レベルRSよりも小さければすべて
の比較器37S,37M,37Lの出力DAS,DAM,DALはＨレベルにな
る。この状態を「同等」という。信号|B−A|のレベルが
基準レベルRSとRMとの間にあるときには，出力DASのみ
がＬレベルになり，他の出力DAM,DALはＨレベルを保
つ。この状態を「差小」という。信号|B−A|のレベルが
基準レベルRMとRLとの間にあるときには，出力DASとDAM
がＬレベルになり，出力DALはＨレベルを保つ。この状
態を「差中」という。信号|B−A|のレベルが基準レベル
RLを超えているときには，すべての比較器37L,37M,37S
の出力DAL,DAM,DASはＬレベルになる。この状態を「差
大」という。以上の比較動作が第６図に表にまとめて示
されている。この表において出力信号のＨレベルは０に
よって,Lレベルは１によってそれぞれ表現されている。
同じように比較器38L,38M,38Sの正入力端子にはそれ
ぞれ基準レベルRL,RM,RSが与えられている。これらの比
較器38L,38M,38Sの負入力端子には絶対値回路36の出力
信号|B−C|が入力している。これらの比較器38L,38M,38
Sは入力信号|B−C|のレベルを基準レベルRL,RM,RSとそ
れぞれ比較し，比較結果を表わす出力信号DCL,DCM,DCS
を出力する。この出力信号DCL,DCM,DCSもまた第６図に
まとめて示される。
ぞれ基準レベルRL,RM,RSが与えられている。これらの比
較器38L,38M,38Sの負入力端子には絶対値回路36の出力
信号|B−C|が入力している。これらの比較器38L,38M,38
Sは入力信号|B−C|のレベルを基準レベルRL,RM,RSとそ
れぞれ比較し，比較結果を表わす出力信号DCL,DCM,DCS
を出力する。この出力信号DCL,DCM,DCSもまた第６図に
まとめて示される。
比較器39は差の絶対値信号|B−A|と|B−C|の大きさを
比較するもので,|B−A|＜|B−C|のときにＨレベル（符
号０で表現）の信号T1を，これとは逆のときにＬレベル
（符号１で表現）の信号T1をそれぞれ出力する。この信
号T1はこの実施例のデコード回路（第７図）では特に用
いられていない。
比較するもので,|B−A|＜|B−C|のときにＨレベル（符
号０で表現）の信号T1を，これとは逆のときにＬレベル
（符号１で表現）の信号T1をそれぞれ出力する。この信
号T1はこの実施例のデコード回路（第７図）では特に用
いられていない。
AND回路40は比較器37Sの出力DASと比較器38Sの出力D
CSとがともにＨレベルのとき，すなわち，信号|B−A|と
|B−C|がともに小さいとき（信号ＡとＢとＣとの間に殆
ど差がないとき）にＨレベル（符号０で表現）の信号T2
を出力する。
CSとがともにＨレベルのとき，すなわち，信号|B−A|と
|B−C|がともに小さいとき（信号ＡとＢとＣとの間に殆
ど差がないとき）にＨレベル（符号０で表現）の信号T2
を出力する。
比較処理回路（第５図）の上述した比較結果を表わす
出力信号DAL,DAM,DAS,T2,DCL,DCM,DCSは第７図に示すデ
コード回路にその入力信号として与えられる。このデコ
ード回路は上記入力信号に基づいて，混合回路32におけ
る切換スイッチの切換制御信号S1（１ビット）およびS2
（MSBとLSBの２ビットからなる）を作成するものであ
り，第７図に示すように,EX−OR回路41a,41b,41cおよび
OR回路42a,42bの組合せによって構成されている。
出力信号DAL,DAM,DAS,T2,DCL,DCM,DCSは第７図に示すデ
コード回路にその入力信号として与えられる。このデコ
ード回路は上記入力信号に基づいて，混合回路32におけ
る切換スイッチの切換制御信号S1（１ビット）およびS2
（MSBとLSBの２ビットからなる）を作成するものであ
り，第７図に示すように,EX−OR回路41a,41b,41cおよび
OR回路42a,42bの組合せによって構成されている。
このデコード回路の動作，すなわちその入力信号と出
力信号との関係が第８図に一覧表の形で示されている。
第８図にはまた，信号S1,S2によって混合比が制御され
る混合回路32の出力混合信号（補間フィルタ回路28の出
力適応形補間信号）も示されている。ここで分数の形で
表現された混合信号は混合回路32における入力信号Ａと
Ｃの混合状態を表わしている。たとえば（Ａ＋Ｃ）/2は
入力信号ＡとＣの相加平均を表わす。
力信号との関係が第８図に一覧表の形で示されている。
第８図にはまた，信号S1,S2によって混合比が制御され
る混合回路32の出力混合信号（補間フィルタ回路28の出
力適応形補間信号）も示されている。ここで分数の形で
表現された混合信号は混合回路32における入力信号Ａと
Ｃの混合状態を表わしている。たとえば（Ａ＋Ｃ）/2は
入力信号ＡとＣの相加平均を表わす。
第８図において，入力信号ＡとＣの混合比は，信号A,
Cと信号Ｂとの差に応じて定められる。すなわち，入力
信号ＡとＣとのうち信号Ｂとの差の少ない方がより大き
な混合割合で用いられている。
Cと信号Ｂとの差に応じて定められる。すなわち，入力
信号ＡとＣとのうち信号Ｂとの差の少ない方がより大き
な混合割合で用いられている。
たとえば最上段のDAS＝０かつDCS＝０の欄は，差信号
|B−A|および|B−C|がともにきわめて小さい場合を表わ
し（同等），この場合には現映像信号Ａと1H遅延信号Ｃ
との相加平均信号（Ａ＋Ｃ）/2が適応形補間信号（ライ
ン補間）としては出力される。またDAS＝０でかつDCS＝
１の場合は信号ＡとＢとの間に殆ど差がなく（同等）か
つ信号ＢとＣとの間に少し差がある（差小）状態であ
り，この場合には信号Ｂとの間に差の殆どない現映像信
号Ａが補間信号として出力される。またDAS＝1,DCS＝０
の場合には信号Ｂとの間に差が殆どない1H遅延信号Ｃが
補間信号として出力される。
|B−A|および|B−C|がともにきわめて小さい場合を表わ
し（同等），この場合には現映像信号Ａと1H遅延信号Ｃ
との相加平均信号（Ａ＋Ｃ）/2が適応形補間信号（ライ
ン補間）としては出力される。またDAS＝０でかつDCS＝
１の場合は信号ＡとＢとの間に殆ど差がなく（同等）か
つ信号ＢとＣとの間に少し差がある（差小）状態であ
り，この場合には信号Ｂとの間に差の殆どない現映像信
号Ａが補間信号として出力される。またDAS＝1,DCS＝０
の場合には信号Ｂとの間に差が殆どない1H遅延信号Ｃが
補間信号として出力される。
信号ＡとＢとの差，信号ＢとＣとの差が大きくなった
場合にも考え方は同じである。たとえば,DAL＝DAM＝０
でかつDCL＝DCM＝１の場合には信号Ａが，逆にDAL＝DAM
＝１でかつDCL＝DCM＝０の場合には信号Ｃが補間信号と
して採用されている。また,DAL＝DAM＝0,DAS＝１でかつ
DCL＝0,DCM＝DCS＝１の場合には信号Ａの混合比が3/4,
信号Ｃの混合比が1/4となっている。
場合にも考え方は同じである。たとえば,DAL＝DAM＝０
でかつDCL＝DCM＝１の場合には信号Ａが，逆にDAL＝DAM
＝１でかつDCL＝DCM＝０の場合には信号Ｃが補間信号と
して採用されている。また,DAL＝DAM＝0,DAS＝１でかつ
DCL＝0,DCM＝DCS＝１の場合には信号Ａの混合比が3/4,
信号Ｃの混合比が1/4となっている。
このように現フィールドの現映像信号Ａと1H遅延信号
Ｃのうち前フィールドと263H遅延信号Ｂとの差の少ない
方をより大きな割合（１も含む）で混合しているので，
画像の動きにともなうちらつきの発生が極力低減してい
る（信号Ｂとの差が大きいことは動きが大きいことを意
味している）。この補間フィルタは動きのある画像に対
する補間信号の作成に適している。
Ｃのうち前フィールドと263H遅延信号Ｂとの差の少ない
方をより大きな割合（１も含む）で混合しているので，
画像の動きにともなうちらつきの発生が極力低減してい
る（信号Ｂとの差が大きいことは動きが大きいことを意
味している）。この補間フィルタは動きのある画像に対
する補間信号の作成に適している。
上述の混合処理を達成する混合回路32の具体例が第９
図に示されている。
図に示されている。
この混合回路は，入力信号ＡとＣとを制御信号S2の制
御の下に混合する（混合出力をα１とする）係数切換回
路51と，入力信号ＡとＢとの相加平均α２＝（Ａ＋Ｃ）
/2をとる加算回路52と，これらの回路51,52の出力α1,
α２のいずれか一方を制御信号S1に応じて選択する（選
択出力をαとする）切換スイッチ53とから構成されてい
る。切換スイッチ53の出力信号が適応形補間信号とな
る。切換スイッチ53は制御信号S1（０または１）によっ
て，スイッチ53に隣接して0,1と示されているように，
切換制御される。また有接点のものとして図示されてい
るが，スイッチ53は半導体素子等によって構成されるの
はいうまでもない。これらのことは後に述べる他の切換
スイッチにもあてはまる。
御の下に混合する（混合出力をα１とする）係数切換回
路51と，入力信号ＡとＢとの相加平均α２＝（Ａ＋Ｃ）
/2をとる加算回路52と，これらの回路51,52の出力α1,
α２のいずれか一方を制御信号S1に応じて選択する（選
択出力をαとする）切換スイッチ53とから構成されてい
る。切換スイッチ53の出力信号が適応形補間信号とな
る。切換スイッチ53は制御信号S1（０または１）によっ
て，スイッチ53に隣接して0,1と示されているように，
切換制御される。また有接点のものとして図示されてい
るが，スイッチ53は半導体素子等によって構成されるの
はいうまでもない。これらのことは後に述べる他の切換
スイッチにもあてはまる。
係数切換回路51の具体的構成例が第10図に示されてお
り，この係数切換回路51の動作を含めた混合回路の動作
（制御信号S1,S2の状態に対する信号A,Cの混合比および
出力信号α1,α2,α）が第11図に示されている。
り，この係数切換回路51の動作を含めた混合回路の動作
（制御信号S1,S2の状態に対する信号A,Cの混合比および
出力信号α1,α2,α）が第11図に示されている。
係数切換回路51の構成および動作は第10図および第11
図から明らかであるが，簡単に説明しておく。この回路
はA/4,3A/4,C/4,3C/4をそれぞれ作成する回路と，入力
A,Cを含めてこれらの信号を切換える切換スイッチと，
切換結果を加算する加算回路とを含んでいる。
図から明らかであるが，簡単に説明しておく。この回路
はA/4,3A/4,C/4,3C/4をそれぞれ作成する回路と，入力
A,Cを含めてこれらの信号を切換える切換スイッチと，
切換結果を加算する加算回路とを含んでいる。
1/2係数器61aと1/4係数器62aと加算回路63aによって3
A/4を表わす信号が作成される。切換スイッチ64aによっ
てＡまたは3A/4のいずれかが選択される。切換スイッチ
65aによって,1/4係数器62aの出力であるA/4を表わす信
号か０を表わす信号のいずれかが選択される。これらの
切換スイッチ64a,65aは制御信号S2のLSBによって制御さ
れる。切換スイッチ64aと65aの出力のいずれか一方が切
換スイッチ66aによって選択される。この切換スイッチ6
6aは制御信号S2のMSBによって制御される。
A/4を表わす信号が作成される。切換スイッチ64aによっ
てＡまたは3A/4のいずれかが選択される。切換スイッチ
65aによって,1/4係数器62aの出力であるA/4を表わす信
号か０を表わす信号のいずれかが選択される。これらの
切換スイッチ64a,65aは制御信号S2のLSBによって制御さ
れる。切換スイッチ64aと65aの出力のいずれか一方が切
換スイッチ66aによって選択される。この切換スイッチ6
6aは制御信号S2のMSBによって制御される。
1/2係数器61bと1/4係数器62bと加算回路63bによって3
C/4を表わす信号が作成される。切換スイッチ64bによっ
てＣまたは3C/4のいずれかが選択される。切換スイッチ
65bによって,1/4係数器62bの出力であるC/4を表わす信
号か０を表わす信号のいずれかが選択される。これらの
切換スイッチ64b,65bは制御信号S2のNOT回路68bによっ
て反転されたLSBによって制御される。切換スイッチ64b
と65bの出力のいずれか一方が切換スイッチ66bによって
選択される。この切換スイッチ66bは制御信号S2のNOT回
路68aによって反転されたMSBによって制御される。
C/4を表わす信号が作成される。切換スイッチ64bによっ
てＣまたは3C/4のいずれかが選択される。切換スイッチ
65bによって,1/4係数器62bの出力であるC/4を表わす信
号か０を表わす信号のいずれかが選択される。これらの
切換スイッチ64b,65bは制御信号S2のNOT回路68bによっ
て反転されたLSBによって制御される。切換スイッチ64b
と65bの出力のいずれか一方が切換スイッチ66bによって
選択される。この切換スイッチ66bは制御信号S2のNOT回
路68aによって反転されたMSBによって制御される。
切換スイッチ66aと66bの出力信号は加算回路67で加算
されて出力信号α１となる。
されて出力信号α１となる。
次に各非線形処理回路3,16および26について説明す
る。
る。
まず，第１の非線形処理回路３の第１の具体的構成例
について説明する。第12図は第１の非線形処理回路３の
一例を示す回路図である。また第13図は第１の非線形処
理回路３に入力するフィールド間差信号（以下単に差信
号といい，符号Ｘで示す）Ｘのレベルと非線形処理回路
３の非線形係数ｋとの関係を示すグラフであり，第14図
は入力差信号Ｘと非線形処理回路３の出力信号（以下符
号Ｙで示す）Ｙとの関係を示すグラフである。
について説明する。第12図は第１の非線形処理回路３の
一例を示す回路図である。また第13図は第１の非線形処
理回路３に入力するフィールド間差信号（以下単に差信
号といい，符号Ｘで示す）Ｘのレベルと非線形処理回路
３の非線形係数ｋとの関係を示すグラフであり，第14図
は入力差信号Ｘと非線形処理回路３の出力信号（以下符
号Ｙで示す）Ｙとの関係を示すグラフである。
第12図に示す非線形処理回路は，第14図から明らかな
ように，入力Ｘが所定値Δまでは入力Ｘのレベルと出力
Ｙのレベルが比例関係にあるが，入力Ｘが所定値Δ以上
となると出力Ｙは一定値ΔＫに保たれる。入力差信号Ｘ
には雑音成分に加えて画像の動きを表わす成分が含まれ
ている。動きを表わす成分が増大すると入力差信号Ｘの
レベルが増大するものと考えられる。一方，雑音成分の
レベルはほぼ一定と考えてよい。そこで，この非線形処
理回路では，入力Ｘのレベルが所定値Δを超えると雑音
成分を表わす出力Ｙのレベルを一定に保つようにしてあ
る。この非線形処理回路は，構成が簡単であるという特
徴をもつ。
ように，入力Ｘが所定値Δまでは入力Ｘのレベルと出力
Ｙのレベルが比例関係にあるが，入力Ｘが所定値Δ以上
となると出力Ｙは一定値ΔＫに保たれる。入力差信号Ｘ
には雑音成分に加えて画像の動きを表わす成分が含まれ
ている。動きを表わす成分が増大すると入力差信号Ｘの
レベルが増大するものと考えられる。一方，雑音成分の
レベルはほぼ一定と考えてよい。そこで，この非線形処
理回路では，入力Ｘのレベルが所定値Δを超えると雑音
成分を表わす出力Ｙのレベルを一定に保つようにしてあ
る。この非線形処理回路は，構成が簡単であるという特
徴をもつ。
第12図を参照して非線形処理回路３に入力する差信号
Ｘは絶対値回路71,符号判定回路72および第１の係数器
群73内の係数器73aに与えられる。絶対値回路71は入力
差信号Ｘを絶対値化するもので，その出力信号は後述す
る比較器78の一方の入力端子に与えられる。符号判定回
路72は入力差信号Ｘの正，負の符号を判別するもので，
その判別信号は後述する切換回路77に切換制御信号とし
て与えられる。
Ｘは絶対値回路71,符号判定回路72および第１の係数器
群73内の係数器73aに与えられる。絶対値回路71は入力
差信号Ｘを絶対値化するもので，その出力信号は後述す
る比較器78の一方の入力端子に与えられる。符号判定回
路72は入力差信号Ｘの正，負の符号を判別するもので，
その判別信号は後述する切換回路77に切換制御信号とし
て与えられる。
第１の係数器群73内には２つの係数器73a,73bが含ま
れている。これらの係数器73a,73bはともに入力信号に
係数Ｋを乗じて出力するものである。一方の係数器73a
は入力差信号Ｘに係数Ｋ倍し,Y1＝KXを表わす信号を次
段の切換回路79に与える。
れている。これらの係数器73a,73bはともに入力信号に
係数Ｋを乗じて出力するものである。一方の係数器73a
は入力差信号Ｘに係数Ｋ倍し,Y1＝KXを表わす信号を次
段の切換回路79に与える。
この実施例では雑音低域の程度を２段階に切換えるこ
とが可能であり，そのためにΔ1,Δ２という２種類のし
きい値を発生するしきい値発生回路74が設けられてい
る。これらのしきい値Δ1,Δ２は切換回路75の２つの入
力端子にそれぞれ与えられる。切換回路75には雑音低減
の程度を指定する外部からのしきい値選択信号が与えら
れており，この選択信号に応じてしきい値Δ１またはΔ
２が選択される。切換回路75から出力される選択された
しきい値Δ（２種類のしきい値Δ１とΔ２を一括してΔ
で表現する）を表わす信号は，第２の係数器群76内の２
つの係数器76a,76bおよび比較器78の他方の入力端子に
与えられる。第２の係数器群76内の一方の係数器76aは
入力するしきい値Δに１を乗じ，他方の係数器76bは入
力するしきい値Δに−１を乗じて，それらを表わす信号
を出力するものである。係数器76a,76bの出力信号は切
換回路77の２つの入力端子にそれぞれ与えられる。
とが可能であり，そのためにΔ1,Δ２という２種類のし
きい値を発生するしきい値発生回路74が設けられてい
る。これらのしきい値Δ1,Δ２は切換回路75の２つの入
力端子にそれぞれ与えられる。切換回路75には雑音低減
の程度を指定する外部からのしきい値選択信号が与えら
れており，この選択信号に応じてしきい値Δ１またはΔ
２が選択される。切換回路75から出力される選択された
しきい値Δ（２種類のしきい値Δ１とΔ２を一括してΔ
で表現する）を表わす信号は，第２の係数器群76内の２
つの係数器76a,76bおよび比較器78の他方の入力端子に
与えられる。第２の係数器群76内の一方の係数器76aは
入力するしきい値Δに１を乗じ，他方の係数器76bは入
力するしきい値Δに−１を乗じて，それらを表わす信号
を出力するものである。係数器76a,76bの出力信号は切
換回路77の２つの入力端子にそれぞれ与えられる。
切換回路77は符号判別回路72の判別信号にもとづいて
その切換が行なわれる。すなわち切換回路77は，符号判
別回路72によって判別された入力差信号Ｘが正ならば係
数器76aから入力するしきい値Δを，負ならば係数器76b
から与えられるしきい値−Δを選択する。切換回路77に
よって選択されたしきい値Δまたは−Δは第１の係数器
群73内の係数器73bに与えられ,K倍されて,Y2＝ΔＫ（Δ
は負も含む）として切換回路79に与えられる。
その切換が行なわれる。すなわち切換回路77は，符号判
別回路72によって判別された入力差信号Ｘが正ならば係
数器76aから入力するしきい値Δを，負ならば係数器76b
から与えられるしきい値−Δを選択する。切換回路77に
よって選択されたしきい値Δまたは−Δは第１の係数器
群73内の係数器73bに与えられ,K倍されて,Y2＝ΔＫ（Δ
は負も含む）として切換回路79に与えられる。
一方，比較器78では絶対値化された入力差信号Ｘと比
較器78に与えられたしきい値Δ１またはΔ２とが比較さ
れる。比較器78はこれらの大小に応じて切換回路79に切
換制御信号を与える。すなわち入力差信号Ｘが選択され
たしきい値以下ならば切換回路79は信号Y1＝KXを出力
し，入力差信号Ｘが選択されたしきい値よりも大きけれ
ば切換回路79は信号Y2＝ΔＫを出力する。また雑音低減
回路をオン，オフする信号が切換回路79に与えられてお
り，オン信号が与えられているときには切換回路79は比
較器78の出力に応じて上述の動作を行なうが，オフ信号
が与えられると，接地されているY3端子に切換えられ，
出力Ｙは０となる。
較器78に与えられたしきい値Δ１またはΔ２とが比較さ
れる。比較器78はこれらの大小に応じて切換回路79に切
換制御信号を与える。すなわち入力差信号Ｘが選択され
たしきい値以下ならば切換回路79は信号Y1＝KXを出力
し，入力差信号Ｘが選択されたしきい値よりも大きけれ
ば切換回路79は信号Y2＝ΔＫを出力する。また雑音低減
回路をオン，オフする信号が切換回路79に与えられてお
り，オン信号が与えられているときには切換回路79は比
較器78の出力に応じて上述の動作を行なうが，オフ信号
が与えられると，接地されているY3端子に切換えられ，
出力Ｙは０となる。
雑音低減のための第１の非線形処理回路３の他の具体
的構成例について説明する。第15図は第１の非線形処理
回路３の第２の例を示す回路図である。また第16図はフ
ィールド間差信号Ｘのレベルと非線形処理回路３の非線
形係数ｋとの関係を示すグラフであり，第17図は入力差
信号Ｘと非線形処理回路３の出力信号Ｙとの関係を示す
グラフである。
的構成例について説明する。第15図は第１の非線形処理
回路３の第２の例を示す回路図である。また第16図はフ
ィールド間差信号Ｘのレベルと非線形処理回路３の非線
形係数ｋとの関係を示すグラフであり，第17図は入力差
信号Ｘと非線形処理回路３の出力信号Ｙとの関係を示す
グラフである。
第15図に示す非線形処理回路は，第17図から明らかな
ように，入力Ｘが所定値Δまでは入力Ｘのレベルと出力
Ｙのレベルが比例関係にあるが，入力Ｘが所定値Δ以上
となると２Δまで出力Ｙは一定値ΔＫに保たれる。入力
Ｘが２Δを超えると出力Ｙは一定の勾配で直線的に減少
し，入力Ｘが３Δ以上では出力Ｙは零に保たれる。この
ように，この非線形処理回路は，入力Ｘのレベルの増大
に応じてレベルが台形状に変化する出力Ｙを発生するよ
うに構成されている。
ように，入力Ｘが所定値Δまでは入力Ｘのレベルと出力
Ｙのレベルが比例関係にあるが，入力Ｘが所定値Δ以上
となると２Δまで出力Ｙは一定値ΔＫに保たれる。入力
Ｘが２Δを超えると出力Ｙは一定の勾配で直線的に減少
し，入力Ｘが３Δ以上では出力Ｙは零に保たれる。この
ように，この非線形処理回路は，入力Ｘのレベルの増大
に応じてレベルが台形状に変化する出力Ｙを発生するよ
うに構成されている。
入力差信号Ｘには雑音成分に加えて画像の動きを表わ
す成分が含まれている。動きを表わす成分が増大すると
入力差信号Ｘのレベルが増大するものと考えられる。第
15図に示す非線形処理回路では，入力Ｘのレベルが所定
値Δを超えると雑音成分を表わす出力Ｙのレベルを一定
に保ち,2Δを超えると出力Ｙを減少させ,3Δを超えると
出力Ｙを零にして雑音低減処理を行なわないようにして
いる。したがって，この非線形処理回路を用いると理想
的な雑音低減処理が期待できる。
す成分が含まれている。動きを表わす成分が増大すると
入力差信号Ｘのレベルが増大するものと考えられる。第
15図に示す非線形処理回路では，入力Ｘのレベルが所定
値Δを超えると雑音成分を表わす出力Ｙのレベルを一定
に保ち,2Δを超えると出力Ｙを減少させ,3Δを超えると
出力Ｙを零にして雑音低減処理を行なわないようにして
いる。したがって，この非線形処理回路を用いると理想
的な雑音低減処理が期待できる。
第15図を参照して第１の非線形処理回路３に入力する
差信号Ｘは絶対値回路71,符号判別回路72および第１の
係数器群73内の係数器73aに与えられる。絶対値回路71
は入力差信号Ｘを絶対値化するもので，その出力信号は
後述する比較器群78内の３個の比較器78a〜78cの一方の
入力端子に与えられる。符号判別回路72は入力差信号Ｘ
の正，負の符号を判別するもので，その判別信号は後述
する切換回路77に切換制御信号として与えられる。
差信号Ｘは絶対値回路71,符号判別回路72および第１の
係数器群73内の係数器73aに与えられる。絶対値回路71
は入力差信号Ｘを絶対値化するもので，その出力信号は
後述する比較器群78内の３個の比較器78a〜78cの一方の
入力端子に与えられる。符号判別回路72は入力差信号Ｘ
の正，負の符号を判別するもので，その判別信号は後述
する切換回路77に切換制御信号として与えられる。
第１の係数器群73内には２つの係数器73a,73bが含ま
れている。これらの係数器73a,73bはともに入力信号に
係数Ｋを乗じて出力するものである。一方の係数器73a
は入力差信号Ｘに係数Ｋ倍し,Y1＝KXを表わす信号を次
段の切換回路79に与えるとともに，減算器80に与える。
れている。これらの係数器73a,73bはともに入力信号に
係数Ｋを乗じて出力するものである。一方の係数器73a
は入力差信号Ｘに係数Ｋ倍し,Y1＝KXを表わす信号を次
段の切換回路79に与えるとともに，減算器80に与える。
この実施例でも雑音低減の程度を２段階に切換えるこ
とが可能であり，そのためにΔ1,Δ２という２種類のし
きい値を発生するしきい値発生回路74が設けられてい
る。これらのしきい値Δ1,Δ２は切換回路75の２つの入
力端子にそれぞれ与えられる。切換回路75には雑音低減
の程度を指定する外部からのしきい値選択信号が与えら
ており，この選択信号に応じてしきい値Δ１またはΔ２
が選択される。切換回路75から出力される選択されたし
きい値Δ（２種類のしきい値Δ１とΔ２を一括してΔで
表現する）を表わす信号は，第２の係数器群76内の４つ
の係数器76a,76b,76c,76dおよび比較器78aの他方の入力
端子に与えられる。第２の係数器群76内の係数器76aは
入力するしきい値Δに１の乗じ，係数器76bは入力する
しきい値Δに−１を乗じて，それらを表わす信号を出力
するものである。係数器76a,76bの出力信号は切換回路7
7の２つの入力端子にそれぞれ与えられる。
とが可能であり，そのためにΔ1,Δ２という２種類のし
きい値を発生するしきい値発生回路74が設けられてい
る。これらのしきい値Δ1,Δ２は切換回路75の２つの入
力端子にそれぞれ与えられる。切換回路75には雑音低減
の程度を指定する外部からのしきい値選択信号が与えら
ており，この選択信号に応じてしきい値Δ１またはΔ２
が選択される。切換回路75から出力される選択されたし
きい値Δ（２種類のしきい値Δ１とΔ２を一括してΔで
表現する）を表わす信号は，第２の係数器群76内の４つ
の係数器76a,76b,76c,76dおよび比較器78aの他方の入力
端子に与えられる。第２の係数器群76内の係数器76aは
入力するしきい値Δに１の乗じ，係数器76bは入力する
しきい値Δに−１を乗じて，それらを表わす信号を出力
するものである。係数器76a,76bの出力信号は切換回路7
7の２つの入力端子にそれぞれ与えられる。
切換回路77は符号判別回路72の判別信号にもとづいて
その切換が行なわれる。すなわち切換回路77は，符号判
別回路72によって判別された入力差信号Ｘが正ならば係
数器76aから入力するしきい値Δを，負ならば係数器76b
から与えられるしきい値−Δを選択する。切換回路77に
よって選択されたしきい値Δまたは−Δは第１の係数器
群73の係数器73bに与えられ,K倍されて,Y2＝ΔＫ（Δは
負も含む）として切換回路79に与えられるとともに係数
器76eに与えられる。
その切換が行なわれる。すなわち切換回路77は，符号判
別回路72によって判別された入力差信号Ｘが正ならば係
数器76aから入力するしきい値Δを，負ならば係数器76b
から与えられるしきい値−Δを選択する。切換回路77に
よって選択されたしきい値Δまたは−Δは第１の係数器
群73の係数器73bに与えられ,K倍されて,Y2＝ΔＫ（Δは
負も含む）として切換回路79に与えられるとともに係数
器76eに与えられる。
係数器76c,76dは切換回路75から与えられるしきい値
Δを表わす信号をそれぞれ２倍,3倍して，比較器78b,78
cの他方の入力端子にそれぞれ与える。さらに係数器76e
は係数器73bから出力されるY2＝ΔＫを表わす信号を３
倍して３ΔＫを表わす信号として減算器80に与らる。
Δを表わす信号をそれぞれ２倍,3倍して，比較器78b,78
cの他方の入力端子にそれぞれ与える。さらに係数器76e
は係数器73bから出力されるY2＝ΔＫを表わす信号を３
倍して３ΔＫを表わす信号として減算器80に与らる。
減算器80において,3ΔＫ−KXが演算され，この演算結
果を表わす信号Y3が切換回路79に入力する。
果を表わす信号Y3が切換回路79に入力する。
一方，比較器群78内の比較器78a〜78cでは，絶対値化
された入力差信号Ｘとこれらの比較器78a〜78cに与えら
れた基準値（しきい値Δ,2Δ,3Δ）とがそれぞれ比較さ
れ，これらの比較結果を表わす信号が切換回路79に切換
制御信号として入力する。切換回路79はこの切換制御信
号に応答して，入力差信号Ｘのレベルが，しきい値Δ以
下の場合には信号Y1＝KXを出力し，Δ＜Ｘ≦２Δの場合
には信号Y2＝ΔＫを出力し,2Δ＜Ｘ≦３Δの場合には信
号Y3＝３ΔＫ−Y1を出力し,Xが３Δを超えているときに
は接地されているY4端子の０レベルの信号を出力するよ
う切換える。また雑音低減回路をオン，オフする信号が
切換回路79に与えらており，オン信号が与えられている
ときには切換回路79は比較器群78の出力に応じて上述の
動作を行なうが，オフ信号が与えられると，接地されて
いるY4端子に切換えられ，出力Ｙは０となる。
された入力差信号Ｘとこれらの比較器78a〜78cに与えら
れた基準値（しきい値Δ,2Δ,3Δ）とがそれぞれ比較さ
れ，これらの比較結果を表わす信号が切換回路79に切換
制御信号として入力する。切換回路79はこの切換制御信
号に応答して，入力差信号Ｘのレベルが，しきい値Δ以
下の場合には信号Y1＝KXを出力し，Δ＜Ｘ≦２Δの場合
には信号Y2＝ΔＫを出力し,2Δ＜Ｘ≦３Δの場合には信
号Y3＝３ΔＫ−Y1を出力し,Xが３Δを超えているときに
は接地されているY4端子の０レベルの信号を出力するよ
う切換える。また雑音低減回路をオン，オフする信号が
切換回路79に与えらており，オン信号が与えられている
ときには切換回路79は比較器群78の出力に応じて上述の
動作を行なうが，オフ信号が与えられると，接地されて
いるY4端子に切換えられ，出力Ｙは０となる。
第18図は第１の非線形処理回路３の第３の例を示す回
路図である。また第19図は入力差信号Ｘのレベルとこの
非線形処理回路の非線形係数ｋとの関数を示すグラフで
あり，第20図は入力差信号Ｘと非線形処理回路の出力信
号Ｙとの関係を示すグラフである。
路図である。また第19図は入力差信号Ｘのレベルとこの
非線形処理回路の非線形係数ｋとの関数を示すグラフで
あり，第20図は入力差信号Ｘと非線形処理回路の出力信
号Ｙとの関係を示すグラフである。
第18図に示す非線形処理回路は，約20図から明らかな
ように，入力Ｘが所定値Δまでは入力Ｘのレベルと出力
Ｙのレベルが比例関係にあるが，入力Ｘが所定値Δ以上
となると出力Ｙは一定の勾配で直線的に減少し，入力Ｘ
が２Δ以上では出力Ｙは零に保たれる。このように、こ
の非線形処理回路は，入力Ｘのレベルの増大に応じてレ
ベルが三角形状に変化する出力Ｙを発生するように構成
されている。この非線形処理回路によると，理想に近い
雑音低減処理が期待できるとともに第15図に示す回路よ
りも構成が簡単になっている。
ように，入力Ｘが所定値Δまでは入力Ｘのレベルと出力
Ｙのレベルが比例関係にあるが，入力Ｘが所定値Δ以上
となると出力Ｙは一定の勾配で直線的に減少し，入力Ｘ
が２Δ以上では出力Ｙは零に保たれる。このように、こ
の非線形処理回路は，入力Ｘのレベルの増大に応じてレ
ベルが三角形状に変化する出力Ｙを発生するように構成
されている。この非線形処理回路によると，理想に近い
雑音低減処理が期待できるとともに第15図に示す回路よ
りも構成が簡単になっている。
第18図において，第15図に示すものと同一物には同一
符号を付し，異なる点についてのみ述べる。
符号を付し，異なる点についてのみ述べる。
係数器37bの出力Y2は切換回路79には入力していな
い。比較器群78において比較器78cは設けられていな
い。係数器76fから出力される２Δを表わす信号が減算
器80に与えられる。したがって減算器80からはY3＝２Δ
Ｋ−KXを表わす信号が入力される。
い。比較器群78において比較器78cは設けられていな
い。係数器76fから出力される２Δを表わす信号が減算
器80に与えられる。したがって減算器80からはY3＝２Δ
Ｋ−KXを表わす信号が入力される。
比較器群78から入力する切換制御信号によって切換回
路79は次のように動作する。すなわち，切換回路79は入
力差信号ＸがΔまでは信号Y1を選択して出力し，Δ＜Ｘ
≦２Δのときは信号Y3を出力し,Xが２Δを超えると零レ
ベルの信号Y4を出力する。このようにして，第19図およ
び第20図に示す特性が得られる。
路79は次のように動作する。すなわち，切換回路79は入
力差信号ＸがΔまでは信号Y1を選択して出力し，Δ＜Ｘ
≦２Δのときは信号Y3を出力し,Xが２Δを超えると零レ
ベルの信号Y4を出力する。このようにして，第19図およ
び第20図に示す特性が得られる。
次に第２の非線形処理回路26および第３の非線形回路
16の具体的構成例について説明する。第２の非線形処理
回路26および第３の非線形処理回路16の回路構成は同じ
ものを使用することができる。これらの第２の非線形処
理回路26または第３の非線形処理回路16の一例を示す回
路図が第21図に示されている。第22図はそれらの回路26
または16に入力する差信号と出力信号との関係を示すグ
ラフである。以下，第２の非線形処理回路26または第３
の非線形処理回路16に入力する信号を符号X0で，それら
の回路26または16から出力される信号を符号Ｚで示す。
16の具体的構成例について説明する。第２の非線形処理
回路26および第３の非線形処理回路16の回路構成は同じ
ものを使用することができる。これらの第２の非線形処
理回路26または第３の非線形処理回路16の一例を示す回
路図が第21図に示されている。第22図はそれらの回路26
または16に入力する差信号と出力信号との関係を示すグ
ラフである。以下，第２の非線形処理回路26または第３
の非線形処理回路16に入力する信号を符号X0で，それら
の回路26または16から出力される信号を符号Ｚで示す。
第21図に示す非線形処理回路は，第22図から明らかな
ように，入力X0が所定値Ｄまでは入力X0の値に関係なく
出力Ｚは零に保たれる。入力X0が所定値Ｄから2Dまでの
間では入力X0のレベルと出力Ｚのレベルが比例関係にあ
る。さらに，入力X0が2D以上となると3Dまで出力Ｚは一
例値DSに保たれる。入力X0が3Dを超えると出力Ｚは一定
の勾配で直線的に減少し，入力X0が4D以上では出力Ｚは
零に保たれる。このように，この非線形処理回路は，入
力X0のレベルの増大に応じてレベルが台形状に変化する
出力Z0を発生するように構成されている。
ように，入力X0が所定値Ｄまでは入力X0の値に関係なく
出力Ｚは零に保たれる。入力X0が所定値Ｄから2Dまでの
間では入力X0のレベルと出力Ｚのレベルが比例関係にあ
る。さらに，入力X0が2D以上となると3Dまで出力Ｚは一
例値DSに保たれる。入力X0が3Dを超えると出力Ｚは一定
の勾配で直線的に減少し，入力X0が4D以上では出力Ｚは
零に保たれる。このように，この非線形処理回路は，入
力X0のレベルの増大に応じてレベルが台形状に変化する
出力Z0を発生するように構成されている。
入力差信号X0には垂直輪郭を表わす成分に加えて，雑
音成分および画像の動きを表わす成分が含まれている。
入力差信号X0のレベルが低い部分では雑音成分が多いと
考えられる。また動きを表わす成分が増大すると入力差
信号Y0のレベルが増大するものと考えられる。第21図に
示す非線形処理回路では，入力X0のレベルが所定値Ｄ以
下の範囲ではノイズ成分が多いので出力信号Ｚを零に保
ち，また入力X0のレベルが4D以上の範囲では動きが激し
いので出力信号Ｚを零に保つことにより，輪郭強調をし
ない。そして，入力X0のレベルがＤ〜4Dの範囲で入力信
号のレベルに応じて輪郭強調をする理想的な輪郭補償の
ための非線形処理回路となっている。
音成分および画像の動きを表わす成分が含まれている。
入力差信号X0のレベルが低い部分では雑音成分が多いと
考えられる。また動きを表わす成分が増大すると入力差
信号Y0のレベルが増大するものと考えられる。第21図に
示す非線形処理回路では，入力X0のレベルが所定値Ｄ以
下の範囲ではノイズ成分が多いので出力信号Ｚを零に保
ち，また入力X0のレベルが4D以上の範囲では動きが激し
いので出力信号Ｚを零に保つことにより，輪郭強調をし
ない。そして，入力X0のレベルがＤ〜4Dの範囲で入力信
号のレベルに応じて輪郭強調をする理想的な輪郭補償の
ための非線形処理回路となっている。
第21図を参照して第２の非線処理回路26または第３の
非線形処理回路16に入力する差信号X0は絶対値回路81,
符号判別回路82および第１の係数器群83内の係数器83a
に与えられる。絶対値回路81は入力差信号X0を絶対値化
するもので，その出力信号は後述する比較器群88内に４
個の比較器88a〜88dの一方の入力端子に与えられる。符
号判別回路82は入力差信号X0の正，負の符号を判別する
もので，その判別信号は後述する切換回路87に切換制御
信号として与えられる。
非線形処理回路16に入力する差信号X0は絶対値回路81,
符号判別回路82および第１の係数器群83内の係数器83a
に与えられる。絶対値回路81は入力差信号X0を絶対値化
するもので，その出力信号は後述する比較器群88内に４
個の比較器88a〜88dの一方の入力端子に与えられる。符
号判別回路82は入力差信号X0の正，負の符号を判別する
もので，その判別信号は後述する切換回路87に切換制御
信号として与えられる。
第１の係数器群83内には２つの係数器83a,83bが含ま
れている。これらの係数器83a,83bはともに入力信号に
係数Ｓを乗じて出力するものである。一方の係数器83a
は入力差信号X0に係数Ｓ倍し,Z1＝SX0を表わす信号を次
段の切換回路89に与えるとともに，減算器90,91に与え
る。
れている。これらの係数器83a,83bはともに入力信号に
係数Ｓを乗じて出力するものである。一方の係数器83a
は入力差信号X0に係数Ｓ倍し,Z1＝SX0を表わす信号を次
段の切換回路89に与えるとともに，減算器90,91に与え
る。
この実施例では輪郭強調の程度を２段階に切換えるこ
とが可能であり，そのためにD1,D2という２種類のしき
い値を発生するしきい値発生回路84が設けられている。
これらのしきい値D1,D2は切換回路851の２つの入力端子
にそれぞれ与えられる。切換回路85には輪郭強調の程度
を指定する外部からのしきい値選択信号が与えられてお
り，この選択信号に応じてしきい値D1またはD2が選択さ
れる。切換回路85から出力される選択されたしきい値Ｄ
（２種類のしきい値D1とD2を一括してＤで表現する）を
表わす信号は，第２の係数器群86内の５つの係数器86a,
86b,86c,86d,86eおよび比較器88aの他方の入力端子に与
えられる。第２の係数器群86内の係数器86aは入力する
しきい値Ｄに１を乗じ，係数器86bは入力するしきい値
Ｄに−１を乗じて，それらを表わす信号を出力するもの
である。係数器86a,86bの出力信号は切換回路87の２つ
の入力端子にそれぞれ与えられる。
とが可能であり，そのためにD1,D2という２種類のしき
い値を発生するしきい値発生回路84が設けられている。
これらのしきい値D1,D2は切換回路851の２つの入力端子
にそれぞれ与えられる。切換回路85には輪郭強調の程度
を指定する外部からのしきい値選択信号が与えられてお
り，この選択信号に応じてしきい値D1またはD2が選択さ
れる。切換回路85から出力される選択されたしきい値Ｄ
（２種類のしきい値D1とD2を一括してＤで表現する）を
表わす信号は，第２の係数器群86内の５つの係数器86a,
86b,86c,86d,86eおよび比較器88aの他方の入力端子に与
えられる。第２の係数器群86内の係数器86aは入力する
しきい値Ｄに１を乗じ，係数器86bは入力するしきい値
Ｄに−１を乗じて，それらを表わす信号を出力するもの
である。係数器86a,86bの出力信号は切換回路87の２つ
の入力端子にそれぞれ与えられる。
切換回路87は符号判別回路82の判別信号にもとづいて
その切換が行なわれる。すなわち切換回路87は，符号判
別回路82によって判別された入力差信号X0が正ならば係
数器86aから入力するしきい値Ｄを，負ならば係数器86b
から与えられるしきい値−Ｄを選択する。切換回路87に
よって選択されたしきい値Ｄまたは−Ｄは第１の係数器
群83内の係数器83bに与えられ,S倍されて,Z2＝DS（Ｄは
負も含む）として切換回路89に与えられるとともに係数
器86fに与えられる。
その切換が行なわれる。すなわち切換回路87は，符号判
別回路82によって判別された入力差信号X0が正ならば係
数器86aから入力するしきい値Ｄを，負ならば係数器86b
から与えられるしきい値−Ｄを選択する。切換回路87に
よって選択されたしきい値Ｄまたは−Ｄは第１の係数器
群83内の係数器83bに与えられ,S倍されて,Z2＝DS（Ｄは
負も含む）として切換回路89に与えられるとともに係数
器86fに与えられる。
係数器86c,86d,86eは切換回路85から与えられるしき
い値Ｄを表わす信号をそれぞれ２倍,3倍,4倍して，比較
器88b,88c,88dの他方の入力端子にそれぞれ与える。さ
らに係数器86fは係数器83bから出力されるZ2＝DSを表わ
す信号を４倍して4DSを表わす信号として減算器91に与
える。
い値Ｄを表わす信号をそれぞれ２倍,3倍,4倍して，比較
器88b,88c,88dの他方の入力端子にそれぞれ与える。さ
らに係数器86fは係数器83bから出力されるZ2＝DSを表わ
す信号を４倍して4DSを表わす信号として減算器91に与
える。
減算器91において,4DS−SX0が演算され，この演算結
果を表わす信号Z3が切換回路89に入力する。さらに，減
算器90には係数器83bから出力されるZ2＝DSを表わす信
号が入力しており，この減算器90でZ1＝SX0−DSが演算
され，この演算結果を表わす信号Z1が切換回路89に入力
する。
果を表わす信号Z3が切換回路89に入力する。さらに，減
算器90には係数器83bから出力されるZ2＝DSを表わす信
号が入力しており，この減算器90でZ1＝SX0−DSが演算
され，この演算結果を表わす信号Z1が切換回路89に入力
する。
一方，比較器群88内の比較器88a〜88dでは，絶対値化
された入力差信号X0とこれらの比較器88a〜88dに与えら
れた基準値（しきい値D,2D,3D,4D）とがそれぞれ比較さ
れ，これらの比較結果を表わす信号が切換回路89に切換
制御信号として入力する。切換回路89はこの切換制御信
号に応答して，入力差信号X0のレベルが，しきい値Ｄ以
下の場合には接地されているZ4端子の０レベルの信号を
出力し,D＜X0≦2Dの場合にはZ1＝SX0−DSを出力し,2D＜
X0≦3Dの場合には信号Z2＝DSを出力し,3D＜X0≦4Dの場
合には信号Z3＝4DS−SX0を出力し,X0が4Dを超えている
ときには接地されているZ4端子の０レベルの信号を出力
するように切換える。また輪郭補償回路をオン，オフす
る信号が切換回路89に与えられており，オン信号が与え
られているときには切換回路89は比較器群88の出力に応
じて上述の動作を行なうが，オフ信号が与えられると，
接地されているZ4端子に切換えられ，出力Ｚは０とな
る。
された入力差信号X0とこれらの比較器88a〜88dに与えら
れた基準値（しきい値D,2D,3D,4D）とがそれぞれ比較さ
れ，これらの比較結果を表わす信号が切換回路89に切換
制御信号として入力する。切換回路89はこの切換制御信
号に応答して，入力差信号X0のレベルが，しきい値Ｄ以
下の場合には接地されているZ4端子の０レベルの信号を
出力し,D＜X0≦2Dの場合にはZ1＝SX0−DSを出力し,2D＜
X0≦3Dの場合には信号Z2＝DSを出力し,3D＜X0≦4Dの場
合には信号Z3＝4DS−SX0を出力し,X0が4Dを超えている
ときには接地されているZ4端子の０レベルの信号を出力
するように切換える。また輪郭補償回路をオン，オフす
る信号が切換回路89に与えられており，オン信号が与え
られているときには切換回路89は比較器群88の出力に応
じて上述の動作を行なうが，オフ信号が与えられると，
接地されているZ4端子に切換えられ，出力Ｚは０とな
る。
発明の効果 この発明によると，雑音低減された現映像信号と，こ
れと同一フィールドの雑音低減1H遅延信号と，前フィー
ルドの雑音低減263H遅延信号とを入力とし，これらの信
号のレベル差に応じて，現映像信号と1H遅延信号との信
号の混合比を変えることにより雑音低減適応形補間信号
が作成される。とくに前フィールドの263H遅延信号と現
フィールドの現映像信号および1H遅延信号とのレベル差
に基づいて画像の動きの程度を検出し，この検出結果に
応じて現フィールドの現映像信号と1H遅延信号とを混合
しているから動きがあるとき生じやすいちらつきの発生
を防止することができる。この発明による適応形補間信
号は動きのある画像の高画質化に特に有効である。
れと同一フィールドの雑音低減1H遅延信号と，前フィー
ルドの雑音低減263H遅延信号とを入力とし，これらの信
号のレベル差に応じて，現映像信号と1H遅延信号との信
号の混合比を変えることにより雑音低減適応形補間信号
が作成される。とくに前フィールドの263H遅延信号と現
フィールドの現映像信号および1H遅延信号とのレベル差
に基づいて画像の動きの程度を検出し，この検出結果に
応じて現フィールドの現映像信号と1H遅延信号とを混合
しているから動きがあるとき生じやすいちらつきの発生
を防止することができる。この発明による適応形補間信
号は動きのある画像の高画質化に特に有効である。
さらにこの発明によると，上記の雑音低減適応形補間
信号に垂直輪郭強調処理が施される。すなわち，補間信
号のための第２のフィールド間差信号のレベルが検出さ
れ，この検出されたレベルに応じてこのフィールド間差
信号に非線形処理が施される。非線形処理されたフィー
ルド間差信号が上記適応形補間信号に加算されることに
より，最終的に垂直輪郭補償された適応形補間信号が得
られる。このようにしてこの発明によると，順次走査の
ための適切に垂直輪郭補償されたしかも雑音低減処理が
施された適応形補間信号を生成することができる。
信号に垂直輪郭強調処理が施される。すなわち，補間信
号のための第２のフィールド間差信号のレベルが検出さ
れ，この検出されたレベルに応じてこのフィールド間差
信号に非線形処理が施される。非線形処理されたフィー
ルド間差信号が上記適応形補間信号に加算されることに
より，最終的に垂直輪郭補償された適応形補間信号が得
られる。このようにしてこの発明によると，順次走査の
ための適切に垂直輪郭補償されたしかも雑音低減処理が
施された適応形補間信号を生成することができる。
さらに，雑音低減処理のために必要な263H（または26
2H）遅延回路（フィールド・メモリ）と補間信号作成の
ために必要な同遅延回路と，垂直輪郭補償のための同遅
延回路とが共用されているので，その分回路構成が簡素
になる。また，雑音低減のための第１の非線形処理回路
と輪郭強調のための第２の非線形処理回路とがそれぞれ
別個に設けられているので，それぞれのフィールド間差
信号にそれぞれの目的に応じた非線形処理を施すことが
可能となり，画像の動きに応じた常に適切な雑音低減お
よび輪郭強調を行なうことが可能となる。
2H）遅延回路（フィールド・メモリ）と補間信号作成の
ために必要な同遅延回路と，垂直輪郭補償のための同遅
延回路とが共用されているので，その分回路構成が簡素
になる。また，雑音低減のための第１の非線形処理回路
と輪郭強調のための第２の非線形処理回路とがそれぞれ
別個に設けられているので，それぞれのフィールド間差
信号にそれぞれの目的に応じた非線形処理を施すことが
可能となり，画像の動きに応じた常に適切な雑音低減お
よび輪郭強調を行なうことが可能となる。
第１図はこの発明の順次走査変換装置の実施例を示すブ
ロック図である。 第２図は現映像信号と262H遅延信号と263H遅延信号との
関係を示す図，第３図は現映像信号と1H遅延信号と263H
遅延信号との関係を示す図である。 第４図は補間フィルタ回路の概略構成を示すブロック
図、第５図は比較処理回路の構成を示す回路図，第６図
はその比較動作をまとめて示す図，第７図はデコード回
路の構成を示す回路図，第８図はそのデコード動作と混
合出力とをまとめて示す図，第９図は混合回路の構成を
示すブロック図，第10図は係数切換回路の構成を示す回
路図，第11図は混合回路の動作をまとめて示す図であ
る。 第12図は雑音低減のための第１の非線形処理回路の第１
の例を示す回路図，第13図はフィールド間差信号のレベ
ルと非線形処理係数との関係を示すグラフ，第14図はフ
ィールド間差信号と非線形処理回路の出力信号との関係
を示すグラフである。 第15図は雑音低減のための第１の非線形処理回路の第２
の例を示す回路図，第16図はフィールド間差信号のレベ
ルと非線形処理係数との関係を示すグラフ，第17図はフ
ィールド間差信号と非線形処理回路の出力信号との関係
を示すグラフである。 第18図は雑音低減のための第１の非線形処理回路の第３
の例を示す回路図，第19図はフィールド間差信号のレベ
ルと非線形処理係数との関係を示すグラフ，第20図はフ
ィールド間差信号と非線形処理回路の出力信号との関係
を示すグラフである。 第21図は垂直輪郭補償のための第２の非線形処理回路ま
たは第３の非線形処理回路の一例を示す回路図，第22図
はフィールド間差信号と非線形処理回路の出力信号との
関係を示すグラフである。 １……第１の減算回路， ２……第２の減算回路， ３……第１の非線形処理回路， ４……262H遅延回路， 5,21……1H遅延回路， ６……切換回路， 8,22……加算回路， 9,23……1/2係数器， 14……第４の減算回路， 16……第３の非線形処理回路， 17……第２の加算回路， 24……第３の減算回路， 26……第２の非線形処理回路， 27……第１の加算回路， 28……補間フィルタ回路， 31……比較処理およびデコード回路， 32……混合回路。
ロック図である。 第２図は現映像信号と262H遅延信号と263H遅延信号との
関係を示す図，第３図は現映像信号と1H遅延信号と263H
遅延信号との関係を示す図である。 第４図は補間フィルタ回路の概略構成を示すブロック
図、第５図は比較処理回路の構成を示す回路図，第６図
はその比較動作をまとめて示す図，第７図はデコード回
路の構成を示す回路図，第８図はそのデコード動作と混
合出力とをまとめて示す図，第９図は混合回路の構成を
示すブロック図，第10図は係数切換回路の構成を示す回
路図，第11図は混合回路の動作をまとめて示す図であ
る。 第12図は雑音低減のための第１の非線形処理回路の第１
の例を示す回路図，第13図はフィールド間差信号のレベ
ルと非線形処理係数との関係を示すグラフ，第14図はフ
ィールド間差信号と非線形処理回路の出力信号との関係
を示すグラフである。 第15図は雑音低減のための第１の非線形処理回路の第２
の例を示す回路図，第16図はフィールド間差信号のレベ
ルと非線形処理係数との関係を示すグラフ，第17図はフ
ィールド間差信号と非線形処理回路の出力信号との関係
を示すグラフである。 第18図は雑音低減のための第１の非線形処理回路の第３
の例を示す回路図，第19図はフィールド間差信号のレベ
ルと非線形処理係数との関係を示すグラフ，第20図はフ
ィールド間差信号と非線形処理回路の出力信号との関係
を示すグラフである。 第21図は垂直輪郭補償のための第２の非線形処理回路ま
たは第３の非線形処理回路の一例を示す回路図，第22図
はフィールド間差信号と非線形処理回路の出力信号との
関係を示すグラフである。 １……第１の減算回路， ２……第２の減算回路， ３……第１の非線形処理回路， ４……262H遅延回路， 5,21……1H遅延回路， ６……切換回路， 8,22……加算回路， 9,23……1/2係数器， 14……第４の減算回路， 16……第３の非線形処理回路， 17……第２の加算回路， 24……第３の減算回路， 26……第２の非線形処理回路， 27……第１の加算回路， 28……補間フィルタ回路， 31……比較処理およびデコード回路， 32……混合回路。
Claims (8)
- 【請求項１】雑音低減された入力映像信号を262H遅延さ
せる262H遅延回路， 雑音低減された入力映像信号を263H遅延させる263H遅延
回路， 上記263H遅延回路の出力信号と上記262H遅延回路の出力
信号との切換えを行ない，一方のフィールド走査のとき
には上記263H遅延回路の出力信号を選択し，他方のフィ
ールド走査のときには上記263H遅延回路の出力信号を選
択して出力する切換回路， 入力映像信号と上記切換回路の出力信号との差を演算し
て第１のフィールド間差信号を出力する第１の減算回
路， 上記第１の減算回路から出力される第１のフィールド間
差出力信号に対して雑音低減のための所定の非線形処理
を施す第１の非線形処理回路， 入力映像信号から上記第１の非線形処理回路の出力信号
を減算し，雑音低減映像信号として出力する第２の減算
回路， 上記第２の減算回路から出力される雑音低減映像信号を
1H遅延させる1H遅延回路， 上記第２の減算回路から出力される雑音低減映像信号
と，上記1H遅延回路によって1H遅延された信号とを入力
し，これらの入力信号の平均信号を出力する第１の平均
化回路， 上記263H遅延回路の出力信号と上記第１の平均化回路の
出力信号との差を演算して第２のフィールド間差信号を
出力する第３の減算回路， 上記第２の減算回路から出力される雑音低減現映像信号
と，上記263H遅延回路から出力される263H遅延信号と，
上記1H遅延回路から出力される1H遅延信号とを入力と
し，これら３つの入力信号のレベルの比較結果に応じ
て，上記雑音低減現映像信号と1H遅延信号を混合するこ
とにより適応形補間信号を作成して出力する補間フィル
タ回路， 上記第３の減算回路から出力される第２のフィールド
間差信号に対して，このフィールド間差信号のレベルに
応じて垂直輪郭補償のための所定の非線形処理を施す第
２の非線形処理回路，ならびに 上記適応形補間信号に上記第２の非線形処理回路の出力
信号を加算して，雑音低減と垂直輪郭補償が施された補
間信号を出力する第１の加算回路， を備えた順次走査変換装置。 - 【請求項２】上記263H遅延回路が上記263H遅延回路とこ
れに縦続接続された第２の1H遅延回路とから構成されて
いる，請求項（１）に記載の順次走査変換装置。 - 【請求項３】上記補間フィルタ回路が， 現映像信号と263H遅延回路のレベル差の程度および263H
遅延信号と1H遅延信号とのレベル差の程度をそれぞれ検
出する比較処理回路， 比較処理回路の出力信号を混合制御信号に変換するデコ
ード回路，ならびに 上記デコード回路から与えられる混合制御信号によって
制御され，現映像信号と1H遅延信号と上記のレベル差に
応じた割合で混合することにより適応形補間信号を作成
して出力する混合回路， から構成されている請求項（１）に記載の順次走査変換
装置。 - 【請求項４】上記263H遅延回路の出力信号と上記263H遅
延回路の出力信号とを入力し，これらの出力信号の平均
信号を出力する第２の平均化回路， 上記第２の減算回路から出力される雑音低減映像信号と
上記第２の平均化回路の出力信号との差を演算して第３
のフィールド間差信号を出力する第４の減算回路， 上記第４の減算回路から出力される第３のフィールド間
差信号に対して垂直輪郭補償のための所定の非線形処理
を施す第３の非線形処理回路，および 上記第２の減算回路から出力されは雑音低域映像信号に
上記第３の非線形処理回路の出力信号を加算して，雑音
低域と垂直輪郭補償が施された現像映像信号として出力
する第２の加算回路， をさらに備えた請求項（１）に記載の順次走査変換装
置。 - 【請求項５】上記雑音低減のための第１の非線形処理回
路が， 上記第１のフィールド間差信号のレベルに比例するレベ
ルをもつ第１の信号を作成する第１の回路と， 上記第１のフィールド間差信号のレベルにかかわらず一
定レベルの第２の信号を作成する第２の回路と， 上記第１のフィールド間差信号のレベルを所定の基準レ
ベルと比較して，比較結果を表わす信号を出力する比較
回路と， 上記比較回路の出力信号に応じて，上記第１のフィール
ド間差信号のレベルが上記基準レベル以下のときには上
記第１の信号を，上記基準レベル以上のときには上記第
２の信号をそれぞれ選択して出力する切換回路と， から構成される請求項（１）に記載の順次走査変換装
置。 - 【請求項６】上記雑音低減のための第１の非線形処理回
路が， 上記第１のフィールド間差信号のレベルに比例するレベ
ルをもつ第１の信号を作成する第１の回路と， 上記第１のフィールド間差信号のレベルにかかわらず一
定のレベルの第２の信号を作成する第２の回路と， 上記第１のフィールド間差信号のレベルの増大にともな
ってレベルが減少する第３の信号を作成する第３の回路
と， 上記第１のフィールド間差信号のレベルを，異なる第1,
第２および第３の基準レベルと比較して，比較結果を表
わす信号を出力する比較回路と， 上記比較回路の出力信号に応じて、上記第１のフィール
ド間差信号のレベルが第１の基準レベル以下のときには
上記第１の信号を，第１の基準レベルと第２の基準レベ
ルとの間にあるときには上記第２の信号を，上記第２の
基準レベルと第３の基準レベルとの間にあるときには上
記第３の信号を，上記３の基準レベル以上のときには零
のレベルの信号をそれぞれ選択して出力する切換回路
と， から構成される請求項（１）に記載の順次走査変換装
置。 - 【請求項７】上記雑音低減のための第１の非線形処理回
路が， 上記第１のフィールド間差信号のレベルに比例するレベ
ルをもつ第１の信号を作成する第１の回路と， 上記第１のフィールド間差信号の増大にともなってレベ
ルが減少する第２の信号を作成する第２の回路と、 上記第１のフィールド間差信号のレベルを異なる第１お
よび第２の基準レベルを比較して，比較結果を表わす信
号を出力する比較回路と， 上記比較回路の出力信号に応じて，上記第１のフィール
ド間差信号のレベルが第１の基準レベル以下のときには
上記第１の信号を，第１の基準レベルと第２の基準レベ
ルとの間にあるときには上記第２の信号を，上記第２の
基準レベル以上のときには零のレベルの信号をそれぞれ
選択して出力する切換回路と， から構成される請求項（１）に記載の順次走査変換装
置。 - 【請求項８】上記垂直輪郭補償のための第２または第３
の非線形処理回路が， 上記第２または第３のフィールド間差信号のレベルに比
例するレベルをもつ第１の信号を作成する第１の回路
と， 上記第２または第３のフィールド間差信号のレベルにか
かわらず一定レベルの第２の信号を作成する第２の回路
と， 上記第２または第３のフィールド間差信号のレベルの増
大にともなってレベルが減少する第３の信号を作成する
第３の回路と， 上記第２または第３のフィールド間差信号のレベルを，
異なる第1,第2,第３および第４の基準レベルと比較し
て，比較結果を表わす信号を出力する比較回路と， 上記比較回路の出力信号に応じて，上記第２または第３
のフィールド間差信号のレベルが第１の基準レベル以下
のときは零レベルの信号を，第１の基準レベルと第２の
基準レベルとの間にあるときには上記第１の信号を，上
記第２の基準レベルと第３の基準レベルとの間にあると
きには上記第２の信号を，上記第３の基準レベルと第４
の基準レベルとの間にあるときには上記第３の信号を，
上記第４の基準レベル以上のときには零のレベルの信号
をそれぞれ選択して出力する切換回路と， から構成される請求項（１）に記載の順次走査変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144196A JP2627664B2 (ja) | 1989-06-08 | 1989-06-08 | 順次走査変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144196A JP2627664B2 (ja) | 1989-06-08 | 1989-06-08 | 順次走査変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0310586A JPH0310586A (ja) | 1991-01-18 |
| JP2627664B2 true JP2627664B2 (ja) | 1997-07-09 |
Family
ID=15356449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1144196A Expired - Lifetime JP2627664B2 (ja) | 1989-06-08 | 1989-06-08 | 順次走査変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2627664B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4929502B2 (ja) * | 2007-02-22 | 2012-05-09 | 株式会社指月電機製作所 | 電気部品の製造方法 |
| DE102016211637A1 (de) | 2016-06-28 | 2017-12-28 | Robert Bosch Gmbh | Elektronikeinheit und Verfahren zur Ausbildung einer Elektronikeinheit |
-
1989
- 1989-06-08 JP JP1144196A patent/JP2627664B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0310586A (ja) | 1991-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9185431B2 (en) | Motion detection device and method, video signal processing device and method and video display device | |
| JP2634632B2 (ja) | 動き検出回路 | |
| JP2001204045A (ja) | 動き検出装置 | |
| JP3295222B2 (ja) | 動き適応映像処理システム | |
| JP2627664B2 (ja) | 順次走査変換装置 | |
| JP2627663B2 (ja) | 順次走査変換装置 | |
| JP3009156B2 (ja) | 補間信号の垂直輪郭補償回路 | |
| JP2601344B2 (ja) | 雑音低減兼垂直輪郭補償回路 | |
| JP2005130499A (ja) | 時間再帰的色信号ノイズ低減方法及び装置 | |
| JP2580891B2 (ja) | 走査線補間回路 | |
| JP2623328B2 (ja) | 雑音低減回路 | |
| JPH0310585A (ja) | 順次走査変換装置 | |
| JPH0310583A (ja) | 順次走査変換装置 | |
| KR970006305B1 (ko) | 디지탈 tv의 2배 주사를 위한 적응형 보간 필터회로 | |
| JP2004180242A (ja) | 順次走査変換装置、順次走査変換方法、及び、順次走査変換プログラム | |
| JP2938090B2 (ja) | 動き適応処理装置 | |
| JPH0310584A (ja) | 順次走査変換装置 | |
| JP2775688B2 (ja) | 画像信号処理装置 | |
| JP3168660B2 (ja) | 走査変換方法 | |
| JPH09130645A (ja) | インターレース映像信号の動き検出回路 | |
| JPH02288551A (ja) | 垂直輪郭補償回路 | |
| JP2002290926A (ja) | 斜め適応型走査線補間装置 | |
| JPH036182A (ja) | 補間信号の垂直輪郭補償回路 | |
| JPH0310582A (ja) | 順次走査変換装置 | |
| JP2730066B2 (ja) | 動き検出信号の処理回路 |