Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2630232B2 - Method for manufacturing multilayer wiring board - Google Patents
[go: Go Back, main page]

JP2630232B2 - Method for manufacturing multilayer wiring board - Google Patents

Method for manufacturing multilayer wiring board

Info

Publication number
JP2630232B2
JP2630232B2 JP31615093A JP31615093A JP2630232B2 JP 2630232 B2 JP2630232 B2 JP 2630232B2 JP 31615093 A JP31615093 A JP 31615093A JP 31615093 A JP31615093 A JP 31615093A JP 2630232 B2 JP2630232 B2 JP 2630232B2
Authority
JP
Japan
Prior art keywords
wiring
block
photosensitive glass
wiring board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31615093A
Other languages
Japanese (ja)
Other versions
JPH07170071A (en
Inventor
芳嗣 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP31615093A priority Critical patent/JP2630232B2/en
Publication of JPH07170071A publication Critical patent/JPH07170071A/en
Application granted granted Critical
Publication of JP2630232B2 publication Critical patent/JP2630232B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は多層配線基板の製造方法
に関し、特に超大型コンピュータ等に実装されるマルチ
・チップ・モジュールに使われる、セラミック基板をベ
ースとした多層基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board, and more particularly to a method for manufacturing a multilayer board based on a ceramic substrate used for a multi-chip module mounted on a super-large computer or the like.

【0002】[0002]

【従来の技術】従来、この種の多層配線基板にあって
は、装置の処理能力の高速化を達成すべく配線の高速
化、高密度化に対する努力がなされている。高速化につ
いては、誘電率の低い有機樹脂を絶縁材に用いたり、銅
等の低抵抗の導電材を使用したりすることが行われてい
る。また、高密度化については配線パターンの微細化、
または配線層の高多層化が進められている。
2. Description of the Related Art Conventionally, in such a multilayer wiring board, efforts have been made to increase the wiring speed and density in order to achieve a higher processing capability of the device. In order to increase the speed, an organic resin having a low dielectric constant is used as an insulating material, or a low-resistance conductive material such as copper is used. For higher density, finer wiring patterns,
Alternatively, the number of wiring layers has been increased.

【0003】しかしながら、導体抵抗の問題で配線パタ
ーンの微細化には限界があり、高多層化は、有機樹脂を
絶縁材に使用した場合、配線パターンと絶縁膜とを交互
に形成して多層化していく関係上、多層になる程製造日
数が多くなるという問題を有している。
However, there is a limit to the miniaturization of wiring patterns due to the problem of conductor resistance. To increase the number of layers, when an organic resin is used as an insulating material, wiring patterns and insulating films are alternately formed to increase the number of layers. However, there is a problem that the number of production days increases as the number of layers increases.

【0004】この問題を解決するために、特開昭63−
50094号公報に開示の多層配線基板の製造方法があ
る。この方法では、図5に示されるように、多層回路基
板をセラミック積層配線基板17を有する下層部用の第
1の配線基板ブロック10と、金属板としてアルミニウ
ム板30を有する上層部用の第2の配線基板ブロック4
0とに予め分割されている。
To solve this problem, Japanese Patent Application Laid-Open No.
There is a method for manufacturing a multilayer wiring board disclosed in Japanese Patent No. 50094. In this method, as shown in FIG. 5, a multilayer circuit board is formed of a first wiring board block 10 for a lower layer having a ceramic laminated wiring board 17 and a second wiring board for an upper layer having an aluminum plate 30 as a metal plate. Wiring board block 4
0.

【0005】第1の配線基板ブロック10においては、
セラミック基板17上に第1の配線層18が選択的に形
成され、これを覆う第1のポリイミド樹脂絶縁層19が
形成され、その上に第2の配線21が形成される。続い
て第2のポリイミド樹脂絶縁層22がその上に形成さ
れ、さらに第3の配線層23が形成される。さらに続い
て、第3のポリイミド樹脂絶縁層24がその上に形成さ
れ、最後に金パッド25と第4の配線層26とが形成さ
れる。
In the first wiring board block 10,
A first wiring layer 18 is selectively formed on a ceramic substrate 17, a first polyimide resin insulating layer 19 covering the first wiring layer 18 is formed, and a second wiring 21 is formed thereon. Subsequently, a second polyimide resin insulating layer 22 is formed thereon, and further a third wiring layer 23 is formed. Subsequently, a third polyimide resin insulating layer 24 is formed thereon, and finally, a gold pad 25 and a fourth wiring layer 26 are formed.

【0006】次に、アルミニウム板30の表面に金パッ
ド31が形成された後に第4のポリイミド樹脂絶縁層3
2が形成され、続いて第4の配線層33、第5のポリイ
ミド樹脂絶縁層34、第5の配線層35、および第6の
ポリイミド樹脂絶縁層36がこの順に形成される。そし
て、最後に金パッド37がその上に形成される。
Next, after a gold pad 31 is formed on the surface of the aluminum plate 30, a fourth polyimide resin insulating layer 3 is formed.
2, a fourth wiring layer 33, a fifth polyimide resin insulating layer 34, a fifth wiring layer 35, and a sixth polyimide resin insulating layer 36 are formed in this order. Finally, a gold pad 37 is formed thereon.

【0007】次にアルミニウム板30が希塩酸で溶解除
去され第2の配線基板ブロック40が得られる。次の工
程では、ブロック10と40との金パッド25と31と
が互いに当接されつつ金−エパキシ系接着剤を用いて接
着され、第1の配線層18から表層の金パッド37まで
の合計7層の配線層を有する多層回路基板が得られる。
Next, the aluminum plate 30 is dissolved and removed with dilute hydrochloric acid to obtain a second wiring board block 40. In the next step, the gold pads 25 and 31 of the blocks 10 and 40 are adhered to each other using a gold-epoxy adhesive while being in contact with each other, so that the total from the first wiring layer 18 to the surface gold pad 37 is removed. A multilayer circuit board having seven wiring layers is obtained.

【0008】[0008]

【発明が解決しようとする課題】この図5に示した製造
方法では、第2の配線基板ブロック40の金属板(アル
ミニウム板)30が希塩酸により溶解された後に、第1
の配線基板ブロック10と接着が行われる。この金属板
30が溶解除去された後の多層配線膜は数十〜数百μm
の厚さしかないために、第1の配線基板ブロック10と
の接着作業が非常に困難になるという欠点がある。
In the manufacturing method shown in FIG. 5, after the metal plate (aluminum plate) 30 of the second wiring board block 40 is dissolved by dilute hydrochloric acid, the first
Is bonded to the wiring board block 10. After the metal plate 30 is dissolved and removed, the multilayer wiring film has a thickness of several tens to several hundreds μm.
Has a drawback that the work of bonding with the first wiring board block 10 becomes very difficult.

【0009】そこで、この金属板30を残したままの状
態で第1の配線基板ブロック10と接着が行われる。こ
の接着はセラミック基板17と金属板30との熱膨張係
数が大きく異なるので、加熱処理して接着する際に大き
な応力が発生して、セラミック基板がその応力に耐えら
れずに破壊するという危険がある。
Therefore, the bonding with the first wiring board block 10 is performed with the metal plate 30 remaining. In this bonding, the coefficient of thermal expansion between the ceramic substrate 17 and the metal plate 30 is significantly different, so that a large stress is generated when bonding by heating, and there is a danger that the ceramic substrate will not be able to withstand the stress and break. is there.

【0010】金属板の代りにセラミック基板を用いれ
ば、熱膨張係数は等しくなって、上述した接着時の基板
破壊は生じないが、その後セラミック基板を溶解除去す
ることは極めて困難である。機械的に除去することも考
えられるが、多層配線部に影響を与えずに除去すること
は精度的に不可能である。
If a ceramic substrate is used instead of a metal plate, the thermal expansion coefficients become equal, and the above-described substrate destruction during bonding does not occur. However, it is extremely difficult to dissolve and remove the ceramic substrate thereafter. Mechanical removal may be considered, but removal without affecting the multilayer wiring portion is impossible in terms of precision.

【0011】本発明の目的は、配線基板を複数ブロック
に分割して、これらのブロックを接着して多層配線基板
を得る際に、ブロック同志の接着作業性を良好とした多
層配線基板の製造方法を提供することである。
An object of the present invention is to provide a method of manufacturing a multilayer wiring board in which when a wiring board is divided into a plurality of blocks and these blocks are bonded to obtain a multilayer wiring board, the workability of bonding between the blocks is improved. It is to provide.

【0012】[0012]

【課題を解決するための手段】本発明によれば、有機樹
脂を層間絶縁として、セラミック基板上に複数の配線
層を形成する多層配線基板の製造方法であって、前記
ラミック基板上に少なくとも配線層形成され配線
のうち積層方向の最上面のものの上に導体接続に用い
られる接続部材および該接続部材が形成されない部分に
絶縁性の接着剤層それぞれ形成され第1の配線ブロッ
クが生成される第1の工程と、前記セラミック基板より
一回り大きい感光性ガラス板上に少なくとも配線層
され配線層のうち積層方向の最上面のものの上に
導体接続に用いられる接続部材および該接続部材が形成
されない部分に絶縁性の接着剤層それぞれ形成される
の工程と、前記感光性ガラス板を外周を残して除去
し、感光性ガラスの枠で支持された第2の配線ブロック
生成する第3の工程と、前記第1の配線ブロックの接
続部材と前記第2の配線ブロックの接続部材とを互いに
当接せしめ仮接着する第4の工程と、前記セラミック基
板に沿って前記第2の配線ブロックを切断し前記感光性
ガラスの枠を除去する第5の工程と、前記第1の配線ブ
ロック上に仮接着された前記第2の配線ブロック真空
プレスにより加熱圧着する第6の工程とを含むことを
特徴とする多層配線基板の製造方法が得られる。
According to the present invention, there is provided a means for solving], an organic resin as the interlayer insulating layer, a method for manufacturing a multilayer wiring substrate forming a plurality of wiring layers on a ceramic substrate, wherein the cell <br/> At least the wiring layer is formed on ceramic substrate, using the conductive connection on the one of the top surface of the lamination direction of the wiring layer
Are connecting member and said insulating adhesive layer at a portion connecting member is not formed are respectively formed a first wiring block
A first step of click is generated, at least the wiring layer is form <br/> formed on the ceramic substrate than size larger photosensitive glass plate, on what the uppermost surface of the stacking direction of said wiring layer <br/> A connecting member used for conductor connection and the connecting member is formed
A second step in which an insulating adhesive layer is formed in a portion that is not formed, and a second wiring supported by a photosensitive glass frame by removing the photosensitive glass plate while leaving the outer periphery thereof A third step of generating a block , a fourth step of abutting and temporarily bonding the connecting member of the first wiring block and the connecting member of the second wiring block to each other, and a fifth step of removing the frame of the photosensitive glass cutting the second wiring block along the substrate, the first wiring Bed
The second wiring block temporarily bonded on the lock is evacuated.
And a sixth step of thermocompression bonding with a hot press.

【0013】[0013]

【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。図1を参照すると、本発明の一実施
例では、まず第1の配線基板ブロック100が形成され
る。セラミック基板1上に配線層2が金めっきで選択的
に形成され、これを覆う第1のポリイミド樹脂絶縁層3
が選択的に形成され、その上に第2の配線層4が金めっ
きで選択的に形成される。更にその上に、ブロック同士
を接着するためのポリイミド系接着剤層5が形成され、
第2の配線層4の所定の位置に導体接続のための半田バ
ンプ6が選択的に形成されて第1のブロック100が得
れられる。
Next, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, in one embodiment of the present invention, first, a first wiring board block 100 is formed. A wiring layer 2 is selectively formed on a ceramic substrate 1 by gold plating, and a first polyimide resin insulating layer 3 covering the wiring layer 2 is formed.
Is selectively formed, and the second wiring layer 4 is selectively formed thereon by gold plating. Furthermore, a polyimide-based adhesive layer 5 for bonding the blocks is formed thereon,
Solder bumps 6 for conductor connection are selectively formed at predetermined positions of second wiring layer 4 to obtain first block 100.

【0014】この製造作業と並行して、図2に示すよう
な第2の配線基板ブロック200が形成される。セラミ
ック基板1より一回り大きい感光性ガラス板11上に第
4の配線層12が金めっきで選択的に形成され、これを
覆う第4の絶縁層となるポリイミド樹脂絶縁層13が選
択的に形成される。さらにその上に第3の配線層となる
配線層14が金めっきで選択的に形成される。
In parallel with this manufacturing operation, a second wiring board block 200 as shown in FIG. 2 is formed. A fourth wiring layer 12 is selectively formed by gold plating on a photosensitive glass plate 11 which is slightly larger than the ceramic substrate 1, and a polyimide resin insulating layer 13 serving as a fourth insulating layer covering this is selectively formed. Is done. Further, a wiring layer 14 serving as a third wiring layer is selectively formed thereon by gold plating.

【0015】その上にブロック同志を接着するためのポ
リイミド系接着剤層15が形成される。そして第3の配
線層14の所定位置に導体接続のための反田バンプ16
が選択的に形成される。
A polyimide adhesive layer 15 for bonding the blocks is formed thereon. Then, at a predetermined position on the third wiring layer 14, a Sata bump 16 for connecting a conductor is provided.
Are selectively formed.

【0016】次に感光性ガラス板11が外周を残してセ
ラミック基板1の大きさ分だけ除去される。この除去方
法としては、感光性ガラスが紫外線に曝されると特性が
変化して酸に容易に溶解するようになる性質が利用され
る。すなわち、感光性ガラス板11の外周がマスキング
され、セラミック基板1に該当するエリアに紫外線が照
射され、その後酸処理が行われることで、紫外線照射部
分と非照射部分との溶解度の差から感光性ガラス板11
をその外周を残して溶解除去することが可能となり、第
2のブロック200が得られる。
Next, the photosensitive glass plate 11 is removed by the size of the ceramic substrate 1 except for the outer periphery. This removal method utilizes the property that the characteristics of the photosensitive glass change when exposed to ultraviolet light, and the photosensitive glass is easily dissolved in an acid. That is, the outer periphery of the photosensitive glass plate 11 is masked, and the area corresponding to the ceramic substrate 1 is irradiated with ultraviolet rays, and then subjected to an acid treatment. Glass plate 11
Can be dissolved and removed while leaving its outer periphery, and the second block 200 can be obtained.

【0017】こうして得られた2つのブロック100お
よび200同士を、図3に示すように互いの半田バンプ
6と半田バンプ16とが当接しあうように位置決めされ
た後、仮接着される。この仮接着はセラミック基板1の
外周に工業用接着剤が塗布されて行なわれる。この接着
の際、第2の配線基板ブロック200は多層配線膜が感
光性ガラスの枠で支持されている状態であるため、従来
のように、極めて薄い多層配線膜のみで位置決めから接
着までの作業を行う必要がなく、接着作業が容易に行え
る。
The two blocks 100 and 200 obtained as described above are positioned so that the solder bumps 6 and the solder bumps 16 are in contact with each other as shown in FIG. This temporary bonding is performed by applying an industrial adhesive to the outer periphery of the ceramic substrate 1. At the time of this bonding, the second wiring board block 200 is in a state where the multilayer wiring film is supported by the photosensitive glass frame. And the bonding operation can be easily performed.

【0018】次に図4を参照すると、セラミック基板1
に沿って配線基板ブロック200が切断され、さらに真
空熱プレス処理が行われて接着剤層5および15同士が
貼り合わせられるとともに、半田バンプ6および16が
半田付けされる。
Next, referring to FIG.
The wiring board block 200 is cut along, and the adhesive layers 5 and 15 are bonded together by performing a vacuum hot pressing process, and the solder bumps 6 and 16 are soldered.

【0019】以上は2つのブロックに分割して製造した
場合の例を示したが、3つ以上のブロックに分割して製
造してもよい。この場合、図1の第1のブロックの形成
と並行して図2のブロックが複数個形成される。そし
て、第1のブロックと第2のブロックとが仮接着されて
セラミック基板に沿って第2ブロックの切断後、第3ブ
ロックがさらに仮接着される。そして第3ブロックの切
断後、第4のブロックが仮接着される。以上の処理が繰
返され、全てのブロックの仮接着後、真空熱プレス処理
が行われることにより、多層配線基板が容易にかつ製造
日数が短くてすむことになる。
Although the above description has been made of an example in the case of manufacturing by dividing into two blocks, it may be manufactured by dividing into three or more blocks. In this case, a plurality of blocks in FIG. 2 are formed in parallel with the formation of the first blocks in FIG. Then, the first block and the second block are temporarily bonded, and after the second block is cut along the ceramic substrate, the third block is further temporarily bonded. Then, after cutting the third block, the fourth block is temporarily bonded. The above process is repeated, and after performing the temporary bonding of all the blocks, a vacuum hot press process is performed, so that the multilayer wiring board can be easily manufactured and the number of days of manufacture can be reduced.

【0020】[0020]

【発明の効果】本発明によれば、セラミック基板上に形
成された多層配線膜と貼り合わせる配線基板ブロック
を、セラミック基板より一回り大きい感光性ガラスの枠
で支持された多層配線膜という形態とすることにより、
接着時の作業性が容易になるという効果がある。
According to the present invention, the wiring board block to be bonded to the multilayer wiring film formed on the ceramic substrate is formed as a multilayer wiring film supported by a photosensitive glass frame which is slightly larger than the ceramic substrate. By doing
There is an effect that workability at the time of bonding becomes easy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例の一工程における第1の配線基
板ブロックを形成する方法を説明する図である。
FIG. 1 is a diagram illustrating a method for forming a first wiring board block in one step of an embodiment of the present invention.

【図2】本発明の実施例の一工程における第2の配線基
板ブロックを形成する方法を説明する図である。
FIG. 2 is a diagram illustrating a method for forming a second wiring board block in one step of the embodiment of the present invention.

【図3】本発明の実施例の一工程における第1、第2の
ブロックを仮接着する際の図である。
FIG. 3 is a diagram illustrating temporary bonding of first and second blocks in one step of the embodiment of the present invention.

【図4】本発明の実施例により得られた多層配線基板の
断面構造を示す図である。
FIG. 4 is a diagram showing a cross-sectional structure of a multilayer wiring board obtained according to an example of the present invention.

【図5】従来の多層配線基板の構造を説明するための図
である。
FIG. 5 is a view for explaining the structure of a conventional multilayer wiring board.

【符号の説明】[Explanation of symbols]

1 セラミック基板 2 第1の配線層 3 第1の絶縁層 4 第2の配線層 5 第2の絶縁層としての接着剤層 6 半田バンプ 11 感光性ガラス板 12 第4の配線層 13 第4の絶縁層 14 第3の配線層 15 第3の絶縁層としての接着剤層 16 半田バンプ 100 第1の配線基板ブロック 200 第2の配線基板ブロック DESCRIPTION OF SYMBOLS 1 Ceramic substrate 2 1st wiring layer 3 1st insulating layer 4 2nd wiring layer 5 Adhesive layer as 2nd insulating layer 6 Solder bump 11 Photosensitive glass plate 12 4th wiring layer 13 4th Insulating layer 14 Third wiring layer 15 Adhesive layer as third insulating layer 16 Solder bump 100 First wiring board block 200 Second wiring board block

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 有機樹脂を層間絶縁層として、セラミッ
ク基板上に複数の配線層を形成する多層配線基板の製造
方法であって、 前記セラミック基板上に少なくとも配線層が形成され、
該配線層のうち積層方向の最上面のものの上に導体接続
に用いられる接続部材および該接続部材が形成されない
部分に絶縁性の接着剤層がそれぞれ形成され第1の配線
ブロックが生成される第1の工程と、 前記セラミック基板より一回り大きい感光性ガラス板上
に少なくとも配線層が形成され、該配線層のうち積層方
向の最上面のものの上に導体接続に用いられる接続部材
および該接続部材が形成されない部分に絶縁性の接着剤
層がそれぞれ形成される第2の工程と、 前記感光性ガラス板を外周を残して除去し、感光性ガラ
スの枠で支持された第2の配線ブロックを生成する第3
の工程と、 前記第1の配線ブロックの接続部材と前記第2の配線ブ
ロックの接続部材とを互いに当接せしめ仮接着する第4
の工程と、 前記セラミック基板に沿って前記第2の配線ブロックを
切断し前記感光性ガラスの枠を除去する第5の工程と、 前記第1の配線ブロック上に仮接着された前記第2の配
線ブロックを真空熱プレスにより加熱圧着する第6の工
程とを含むことを特徴とする多層配線基板の製造方法。
1. A method for manufacturing a multilayer wiring board, comprising forming a plurality of wiring layers on a ceramic substrate using an organic resin as an interlayer insulating layer, wherein at least a wiring layer is formed on the ceramic substrate,
A connection member used for conductor connection and an insulating adhesive layer are formed on a portion where the connection member is not formed on the uppermost one of the wiring layers in the stacking direction, and a first wiring block is formed. A connecting member used for conductor connection on at least a wiring layer formed on a photosensitive glass plate slightly larger than the ceramic substrate, and a wiring member on the uppermost one of the wiring layers in the laminating direction; A second step in which an insulating adhesive layer is formed in a portion where no is formed, and a step of removing the photosensitive glass plate except for the outer periphery, and removing the second wiring block supported by the photosensitive glass frame. 3rd to generate
And bonding the connecting member of the first wiring block and the connecting member of the second wiring block to each other and temporarily bonding them.
A step of cutting the second wiring block along the ceramic substrate to remove the photosensitive glass frame; and a step of temporarily bonding the first wiring block on the first wiring block. And a sixth step of thermocompression-bonding the wiring block by a vacuum hot press.
【請求項2】 前記第3の工程において、前記感光性ガ
ラスの外周をマスキングして紫外線を照射し、しかる後
に前記感光性ガラスの紫外線照射部分を酸にて溶解除去
するようにしたことを特徴とする請求項記載の多層配
線基板製造方法。
2. The method according to claim 3, wherein in the third step, the outer periphery of the photosensitive glass is masked and irradiated with ultraviolet rays, and thereafter, the ultraviolet irradiated portion of the photosensitive glass is dissolved and removed with an acid. The method for manufacturing a multilayer wiring board according to claim 1, wherein
【請求項3】 前記層間絶縁層及び接着剤層は共にポリ
イミド系のものであることを特徴とする請求項1または
記載の多層配線基板製造方法。
3. A process according to claim 1 or, wherein the interlayer insulating layer and adhesive layer are both intended polyimide
3. The method for manufacturing a multilayer wiring board according to item 2 .
JP31615093A 1993-12-16 1993-12-16 Method for manufacturing multilayer wiring board Expired - Lifetime JP2630232B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31615093A JP2630232B2 (en) 1993-12-16 1993-12-16 Method for manufacturing multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31615093A JP2630232B2 (en) 1993-12-16 1993-12-16 Method for manufacturing multilayer wiring board

Publications (2)

Publication Number Publication Date
JPH07170071A JPH07170071A (en) 1995-07-04
JP2630232B2 true JP2630232B2 (en) 1997-07-16

Family

ID=18073836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31615093A Expired - Lifetime JP2630232B2 (en) 1993-12-16 1993-12-16 Method for manufacturing multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2630232B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063240B2 (en) * 2004-04-21 2008-03-19 日本電気株式会社 Semiconductor device mounting substrate, manufacturing method thereof, and semiconductor package
JP3961537B2 (en) 2004-07-07 2007-08-22 日本電気株式会社 Manufacturing method of semiconductor mounting wiring board and manufacturing method of semiconductor package

Also Published As

Publication number Publication date
JPH07170071A (en) 1995-07-04

Similar Documents

Publication Publication Date Title
JP4055717B2 (en) Semiconductor device and manufacturing method thereof
EP0526133B1 (en) Polyimide multilayer wiring substrate and method for manufacturing the same
CN101128091B (en) Component-embedded multilayer printed circuit board and manufacturing method thereof
US9603263B2 (en) Manufacturing method of circuit substrate
JP2006108211A (en) Wiring board, multilayer wiring board using the wiring board, and method for manufacturing the multilayer wiring board
JP2510747B2 (en) Mounting board
JP2010130003A (en) Multi-layer printed circuit board, and manufacturing method thereof
JP4171499B2 (en) Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof
CN1751547B (en) Multilayer substrate and manufacturing method thereof
KR102719490B1 (en) Packaging structure and manufacturing method thereof
JP2004119729A (en) Circuit device manufacturing method
JP4398683B2 (en) Manufacturing method of multilayer wiring board
WO2004064150A1 (en) Method for manufacturing electronic component mount board and electronic mount board manufactured by this method
JP2630232B2 (en) Method for manufacturing multilayer wiring board
JP2004119730A (en) Circuit device manufacturing method
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
CN1399509A (en) Prepn process of soldering bead lattice array board
CN104576402B (en) Package carrier and method for manufacturing the same
JP2003298234A (en) Multilayer wiring board, method for manufacturing the same, and wiring board
JP3111590B2 (en) Manufacturing method of multilayer circuit
JPH07109938B2 (en) Method for manufacturing multilayer wiring board
TWI461135B (en) Method for fabricating circuit board
JP2012186270A (en) Manufacturing method of semiconductor package
JP5097006B2 (en) Printed wiring board and manufacturing method thereof
TWI862363B (en) Method for manufacturing package substrate

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970304