JP2631641B2 - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JP2631641B2 JP2631641B2 JP7167493A JP16749395A JP2631641B2 JP 2631641 B2 JP2631641 B2 JP 2631641B2 JP 7167493 A JP7167493 A JP 7167493A JP 16749395 A JP16749395 A JP 16749395A JP 2631641 B2 JP2631641 B2 JP 2631641B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- printed wiring
- pattern
- wiring board
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008961 swelling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
Landscapes
- Structure Of Printed Boards (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば、大電流用
印刷配線パターンと、小信号用印刷配線パターンとを基
板面に備えた印刷配線基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board having, for example, a printed wiring pattern for a large current and a printed wiring pattern for a small signal on a substrate surface.
【0002】[0002]
【従来の技術】第2図は大電流制御用素子と小信号制御
用素子との回路図である。第2図において、2,4はそ
れぞれ大電流制御用素子としてのトランジスタであり、
6は小信号制御用素子としてのトランジスタであり、8
はエミッタ抵抗である。2. Description of the Related Art FIG. 2 is a circuit diagram of a large current control element and a small signal control element. In FIG. 2, reference numerals 2 and 4 denote transistors as high current control elements, respectively.
Reference numeral 6 denotes a transistor as a small-signal control element;
Is an emitter resistance.
【0003】第3図は第2図の回路素子を搭載する印刷
配線基板の平面図である。第3図に示される印刷配線基
板10の基板面12には、大電流制御用トランジスタ
2,4の実装用の印刷配線パターン14,16と、小信号
制御用トランジスタ6の実装用の印刷配線パターン18
と、エミッタ抵抗8となる小信号用印刷配線パターン2
0と、電源ラインとなる大電流用印刷配線パターン22
とが周知の印刷配線技術により同一の厚みでかつそれぞ
れに対応したパターン幅と形状に形成されている。FIG. 3 is a plan view of a printed wiring board on which the circuit element of FIG. 2 is mounted. On the substrate surface 12 of the printed wiring board 10 shown in FIG. 3, printed wiring patterns 14, 16 for mounting the large current control transistors 2, 4 and printed wiring patterns for mounting the small signal control transistor 6 are provided. 18
And the small-signal printed wiring pattern 2 which becomes the emitter resistor 8
0, a printed wiring pattern 22 for a large current to be a power supply line
Are formed to have the same thickness and a corresponding pattern width and shape by a well-known printed wiring technique.
【0004】[0004]
【発明が解決しようとする課題】ところで、上記各印刷
配線パターンの厚みをt、小信号用印刷配線パターン2
0のパターン幅をW1、大電流用印刷配線パターン22
のパターン幅をW2とした場合、小信号用印刷配線パタ
ーン20の断面積S1はW1×tであらわされ、大電流
用印刷配線パターン22の断面積S2はW2×tであら
わされる。By the way, the thickness of each printed wiring pattern is t, and the printed wiring pattern for small signal 2 is
0 is the pattern width of W1, and the large current printed wiring pattern 22
, The cross-sectional area S1 of the small-signal printed wiring pattern 20 is represented by W1 × t, and the cross-sectional area S2 of the large-current printed wiring pattern 22 is represented by W2 × t.
【0005】この場合、小信号用印刷配線パターン20
はエミッタ抵抗8の抵抗値に対応した断面積S1である
のに対して大電流用印刷配線パターン22は直流抵抗値
ゼロに対応した断面積S2であるので、前記の各パター
ン幅の大小関係はW2>>W1となり、必然的に大電流
用印刷配線パターン22はそのパターン幅W2が大きく
なって、第3図に示すように基板面12上の面積の大半
を占めることになる。In this case, the small signal printed wiring pattern 20
Is the cross-sectional area S1 corresponding to the resistance value of the emitter resistor 8, whereas the large-current printed wiring pattern 22 is the cross-sectional area S2 corresponding to the zero DC resistance value. W2 >> W1, so that the large-current printed wiring pattern 22 necessarily has a large pattern width W2, and occupies most of the area on the substrate surface 12 as shown in FIG.
【0006】そのために、従来例の印刷配線基板10で
は、その基板面における電子部品の実装密度がきわめて
低くなってしまうという問題があった。For this reason, the conventional printed wiring board 10 has a problem that the mounting density of electronic components on the board surface is extremely low.
【0007】本発明は、上記課題に鑑みてなされたもの
であって、大電流用印刷配線パターンの基板面上に占め
る面積が小さく済むようにして電子部品の実装密度を高
くできるようにすることを目的としている。SUMMARY OF THE INVENTION The present invention has been made in consideration of the above problems, and has as its object to reduce the area occupied by a large-current printed wiring pattern on a substrate surface and to increase the mounting density of electronic components. And
【0008】[0008]
【課題を解決するための手段】このような目的を達成す
るために、本発明の印刷配線基板においては、第1の配
線パターンと、前記第1の配線パターンより抵抗値を小
とする第2の配線パターンとを基板面に備え、前記第2
の配線パターンの厚さ寸法を大きくとることにより、前
記第2の配線パターンの幅を前記第1の配線パターンの
幅と略等しくするとともに、前記第1の配線パターンと
前記第2の配線パターンとを連続接続し、さらに、前記
第1の配線パターンと前記第2の配線パターンとのそれ
ぞれから分岐する分岐配線パターンそれぞれを設けてな
る構成としている。In order to achieve the above object, in a printed wiring board according to the present invention, a first wiring pattern and a second wiring pattern having a smaller resistance value than the first wiring pattern are provided. Wiring pattern on the substrate surface,
The width of the second wiring pattern is made substantially equal to the width of the first wiring pattern by increasing the thickness dimension of the wiring pattern of the first and second wiring patterns. the continuous connection, further, that with the said first wiring pattern and the second wiring pattern
The configuration is such that branch wiring patterns branching from each are provided.
【0009】上記構成によれば、抵抗値を小とする第2
の配線パターンの幅も第1の配線パターンの幅と略等し
くされていることから、第2の配線パターンの印刷配線
基板における占有面積が小さくなり、その分、当該印刷
配線基板への電子部品の実装密度を高くすることができ
る。[0009] According to the above configuration, the second resistance value is reduced.
Since the width of the wiring pattern is also substantially equal to the width of the first wiring pattern, the area occupied by the second wiring pattern on the printed wiring board is reduced, and the electronic component The mounting density can be increased.
【0010】さらに、第1の配線パターンと第2の配線
パターンとを連続的に接続したことで、第1、第2の配
線パターン、さらには、分岐配線パターンの配置が単純
とできる。Further, since the first wiring pattern and the second wiring pattern are continuously connected, the arrangement of the first and second wiring patterns and further, the branch wiring pattern can be simplified.
【0011】くわえて、第2の配線パターンが幅広くな
いので、第2の配線パターンから多数の分岐配線パター
ンを支障なく形成できる。In addition, since the second wiring pattern is not wide, a large number of branch wiring patterns can be formed from the second wiring pattern without any trouble.
【0012】[0012]
【発明の実施の形態】以下、本発明の実施例を図面を参
照して詳細に説明する。第1図は本発明の実施例に係る
印刷配線基板の要部の断面を示す斜視図である。第1図
において、従来例に係る第3図と同一の部分には同一の
符号を付すとともに、その同一の符号に係る部分につい
ての説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a perspective view showing a cross section of a main part of a printed wiring board according to an embodiment of the present invention. In FIG. 1, the same portions as those in FIG. 3 according to the conventional example are denoted by the same reference numerals, and the description of the portions corresponding to the same reference numerals is omitted.
【0013】本実施例の印刷配線基板23にあっては、
その基板面12に第1の配線パターンとしての小信号用
印刷配線パターン20のパターン幅W1と略等しい溝幅
と、この溝幅との積が第3図における第2の配線パター
ンとしての大電流用印刷配線パターン22の断面積W2
×tに略等しくなる溝深さdとを有する溝24が形成さ
れているとともに、この溝24内に大電流用印刷配線パ
ターン22が形成されているに特徴を有している。小信
号用印刷配線パターン20と大電流用印刷配線パターン
22とからは、分岐配線パターンとしての印刷配線パタ
ーン14,16,18が分岐形成されている。In the printed wiring board 23 of this embodiment,
The product of the groove width substantially equal to the pattern width W1 of the small signal printed wiring pattern 20 as the first wiring pattern on the substrate surface 12 and the large current as the second wiring pattern in FIG. Area W2 of printed wiring pattern 22
It is characterized in that a groove 24 having a groove depth d substantially equal to × t is formed, and a large-current printed wiring pattern 22 is formed in the groove 24. From the small-signal printed wiring pattern 20 and the large-current printed wiring pattern 22, printed wiring patterns 14, 16, and 18 as branch wiring patterns are formed in a branched manner.
【0014】なお、上記大電流用印刷配線パターン22
は、例えばAgーPdのような導電ペーストをその溝2
4内に流し込んだのちに焼成することで得られる。The large current printed wiring pattern 22
Is to apply a conductive paste such as Ag-Pd to the grooves 2.
It is obtained by baking after pouring into 4.
【0015】本実施例のその他の構成は従来例と同様で
ある。The other structure of this embodiment is the same as that of the conventional example.
【0016】上記構成を有する本実施例の印刷配線基板
23にあっては、大電流用印刷配線パターン22の断面
積が直流抵抗値が略ゼロとなる程度の大きさの断面積を
持つ溝24内に形成され、かつその溝24の溝幅が小信
号用印刷配線パターンのパターン幅と略等しくされてい
ることから、大電流用印刷配線パターン22の印刷配線
基板23における占有面積が大幅に小さくなる。その結
果、印刷配線基板23への電子部品の実装密度を高くす
ることができる。また、溝深さが浅い構成において大電
流用印刷配線パターン22の溝幅を大きく形成する場合
には、パターンの盛り上がりやはみ出しが発生しやす
く、これによりその断面積が一定となりにくいが、本発
明によれば、パターンの盛り上がりやはみ出しが発生し
にくいので断面積が所定値に維持され、これにより抵抗
値が安定した大電流用印刷配線パターン22が得られ
る。In the printed wiring board 23 of the present embodiment having the above-described configuration, the groove 24 having a cross-sectional area of a large-current printed wiring pattern 22 having a cross-sectional area having a DC resistance value of substantially zero. And the groove width of the groove 24 is substantially equal to the pattern width of the small-signal printed wiring pattern, so that the occupied area of the large-current printed wiring pattern 22 in the printed wiring board 23 is significantly reduced. Become. As a result, the mounting density of electronic components on the printed wiring board 23 can be increased. Further, when the groove width of the large current printed wiring pattern 22 is formed to be large in a structure having a small groove depth, the pattern is likely to bulge or protrude, thereby making it difficult for the cross-sectional area to be constant. According to the method, the swelling or protrusion of the pattern is unlikely to occur, so that the cross-sectional area is maintained at a predetermined value, whereby a large-current printed wiring pattern 22 having a stable resistance value can be obtained.
【0017】また、配線基板としては、大電流用印刷配
線パターン22の溝幅を小さくできることにより、配線
基板スペースを一定とする場合にはパターン間の間隔を
広くとれ、これにより、周波数特性が向上され、とく
に、高周波特性が向上される。さらに、大電流用印刷配
線パターン22と小信号用印刷配線パターン20とが略
等しいパターン幅とされることにより、この配線基板の
パターン設計が簡略な配線パターンにおいて容易に行わ
れるとともに、この配線基板への回路素子の搭載動作も
単純な動作により簡単に行えるようになる。Further, as the wiring board, the groove width of the large current printed wiring pattern 22 can be reduced, so that the spacing between the patterns can be widened when the wiring board space is constant, thereby improving the frequency characteristics. In particular, high frequency characteristics are improved. Further, since the large-current printed wiring pattern 22 and the small-signal printed wiring pattern 20 have substantially the same pattern width, the pattern design of the wiring board can be easily performed with a simple wiring pattern. The mounting operation of the circuit element to the device can be easily performed by a simple operation.
【0018】[0018]
【効果】以上説明したことから明らかなように、本発明
によれば、例えば大電流用に形成される第2の配線パタ
ーンの基板面上に占める面積が小さく済むようにして電
子部品の実装密度を高くすることができるようになる。As is apparent from the above description, according to the present invention, for example, the area occupied on the substrate surface of the second wiring pattern formed for a large current can be reduced, and the mounting density of electronic components can be increased. Will be able to
【0019】また、本発明によれば、第2の配線パター
ンの幅を小さくできることにより、配線基板スペースを
一定とする場合にはパターン間の間隔を広くとれ、これ
により、配線基板として周波数特性、とくに、高周波特
性が向上されるものが得られるようになる。Further, according to the present invention, since the width of the second wiring pattern can be reduced, the spacing between the patterns can be widened when the wiring board space is constant, thereby providing the wiring board with frequency characteristics, In particular, a device with improved high-frequency characteristics can be obtained.
【0020】くわえて、さらに、第1の配線パターンと
第2の配線パターンとを連続的に接続したことで、第
1、第2の配線パターン、さらには、分岐配線パターン
の配置を単純とでき、これにより、基板におけるパター
ン設計が容易にできるようになるとともに、基板への回
路素子の搭載動作も単純な動作において簡単に行えるよ
うになる。In addition, since the first wiring pattern and the second wiring pattern are continuously connected, the arrangement of the first and second wiring patterns, and further, the branch wiring pattern can be simplified. Thus, the pattern design on the substrate can be easily performed, and the mounting operation of the circuit element on the substrate can be easily performed by a simple operation.
【0021】くわえて、第2の配線パターンが幅広くな
いので、第2の配線パターンから多数の分岐配線パター
ンを支障なく形成できるようになり、これによってもパ
ターン設計の自由度が高くなって、さらに実装密度を高
くできるようになる。In addition, since the second wiring pattern is not wide, a large number of branch wiring patterns can be formed from the second wiring pattern without any trouble. This also increases the degree of freedom in pattern design. The mounting density can be increased.
【図1】本発明の実施例に係る印刷配線基板の要部の断
面斜視図FIG. 1 is a sectional perspective view of a main part of a printed wiring board according to an embodiment of the present invention.
【図2】印刷配線基板に搭載される回路素子の回路図FIG. 2 is a circuit diagram of a circuit element mounted on a printed wiring board.
【図3】従来例に係る印刷配線基板の平面図FIG. 3 is a plan view of a printed wiring board according to a conventional example.
10…印刷配線基板 12…基板面 20…小信号用印刷配線パターン(第1の配線パター
ン) 22…大電流用印刷配線パターン(第2の配線パター
ン)DESCRIPTION OF SYMBOLS 10 ... Printed wiring board 12 ... Substrate surface 20 ... Small signal printed wiring pattern (first wiring pattern) 22 ... High current printed wiring pattern (second wiring pattern)
Claims (1)
パターンより抵抗値を小とする第2の配線パターンとを
基板面に備え、 前記第2の配線パターンの厚さ寸法を大きくとることに
より、前記第2の配線パターンの幅を前記第1の配線パ
ターンの幅と略等しくするとともに、前記第1の配線パ
ターンと前記第2の配線パターンとを連続接続し、さら
に、前記第1の配線パターンと前記第2の配線パターン
とのそれぞれから分岐する分岐配線パターンそれぞれを
設けてなることを特徴とする印刷配線基板。1. A first wiring pattern and a second wiring pattern having a smaller resistance value than the first wiring pattern are provided on a substrate surface, and the thickness of the second wiring pattern is increased. Thereby, the width of the second wiring pattern is made substantially equal to the width of the first wiring pattern, and the first wiring pattern and the second wiring pattern are continuously connected. printed wiring board of characterized by comprising providing each branch wiring patterns branching from each of the wiring pattern and the second wiring pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7167493A JP2631641B2 (en) | 1995-07-03 | 1995-07-03 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7167493A JP2631641B2 (en) | 1995-07-03 | 1995-07-03 | Printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846304A JPH0846304A (en) | 1996-02-16 |
| JP2631641B2 true JP2631641B2 (en) | 1997-07-16 |
Family
ID=15850708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7167493A Expired - Lifetime JP2631641B2 (en) | 1995-07-03 | 1995-07-03 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2631641B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7455833B2 (en) * | 2019-07-08 | 2024-03-26 | 株式会社Fuji | Circuit pattern creation system and circuit pattern creation method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4844764A (en) * | 1971-10-11 | 1973-06-27 | ||
| JPS63232483A (en) * | 1987-03-20 | 1988-09-28 | 古河電気工業株式会社 | Molded printed wiring board |
-
1995
- 1995-07-03 JP JP7167493A patent/JP2631641B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0846304A (en) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232560B1 (en) | Arrangement of printed circuit traces | |
| JP2631641B2 (en) | Printed wiring board | |
| JPH0631734Y2 (en) | Printed wiring board | |
| JP2739311B2 (en) | Wiring board | |
| WO1986003365A1 (en) | Wiring structure of a terminal circuit | |
| JPH0621628A (en) | Printed wiring board | |
| JPH0747897Y2 (en) | Printed board | |
| JP2579336Y2 (en) | Connection structure of circuit element to wiring board | |
| JPH0230843Y2 (en) | ||
| KR0123080B1 (en) | Mounting structure of microwave transistor | |
| JPS629755Y2 (en) | ||
| JPH10163582A (en) | Printed circuit board for reflow soldering | |
| JPH053402A (en) | Hybrid integrated circuit device | |
| JP2503911B2 (en) | Printed wiring board | |
| JP3227828B2 (en) | Connection method between multilayer thin film device and thin film | |
| JPH01290283A (en) | Thick film printed board for hybrid integrated circuit | |
| JPH0783071B2 (en) | Microwave integrated circuit | |
| JP3354308B2 (en) | Large current circuit board and method of manufacturing the same | |
| JPH0223004Y2 (en) | ||
| JPH04298106A (en) | Microwave hybrid integrated circuit | |
| JPS59175208A (en) | Constituting method of amplifier | |
| JPS5810369Y2 (en) | multilayer wiring board | |
| JP2500065Y2 (en) | Delay line mounting socket | |
| JPH0644124Y2 (en) | Microwave circuit connection structure | |
| JP2755255B2 (en) | Semiconductor mounting substrate |