Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2654033B2 - 半導体ic装置 - Google Patents
[go: Go Back, main page]

JP2654033B2 - 半導体ic装置 - Google Patents

半導体ic装置

Info

Publication number
JP2654033B2
JP2654033B2 JP62288019A JP28801987A JP2654033B2 JP 2654033 B2 JP2654033 B2 JP 2654033B2 JP 62288019 A JP62288019 A JP 62288019A JP 28801987 A JP28801987 A JP 28801987A JP 2654033 B2 JP2654033 B2 JP 2654033B2
Authority
JP
Japan
Prior art keywords
chip
piece
molding
lead
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62288019A
Other languages
English (en)
Other versions
JPH01128889A (ja
Inventor
篤臣 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP62288019A priority Critical patent/JP2654033B2/ja
Publication of JPH01128889A publication Critical patent/JPH01128889A/ja
Application granted granted Critical
Publication of JP2654033B2 publication Critical patent/JP2654033B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 [技術分野] 本発明は、ICカードなどに組み込んで用いられる半導
体IC装置に関するものである。
[背景技術] ICカードなどに組み込んで使用する半導体IC装置は薄
く形成することが要求されるものであり、従来から例え
ば第3図に示すようにプリント配線板11を基板とし、こ
れにICチップ1を実装すると共に封止樹脂12で封止する
ことによって製造されたものが提供されている。しかし
このものでは、スルーホール13の加工やICチップ1を搭
載する凹所14の座ぐり加工、ICチップ1とスルーホール
13とを導通させる回路15の形成など多くの製造工数を必
要とするという問題があり、また外部に露出させる端子
16はプリント配線板11に積層される銅箔とその表面のわ
ずかのメッキ層によって形成されることになり、この端
子16への接点の作用頻度が多くなると摩耗され易く、外
部への接続の信頼性に問題が生じるおそれがある。
[発明の目的] 本発明は、上記の点に鑑みて為されたものであり、加
工工数を低減することができ、また端子の摩耗による外
部への接続の信頼性に問題が生じるおそれがなく、加え
てICチップの放熱が優れると共にICチップの保護強度が
優れた半導体IC装置を提供することを目的とするもので
ある。
[発明の開示] しかして本発明に係る半導体IC装置は、金属リードフ
レーム2の複数本のリード3,3…にそれぞれチップ搭載
片7を形成すると共にリードフレーム2にチップ搭載片
7よりも上側に位置するように補強片6を設け、チップ
搭載片7の上に樹脂のチップ受け21を成形して設けると
共にチップ受け21の上面に補強片6を露出させ、チップ
受け21の上にICチップ1を搭載してICチップ1の下面に
補強片6を添わせ、ICチップ1をリード3及び補強片6
とともに成形樹脂4内に封入し、成形樹脂4の表面にチ
ップ搭載片7のICチップ1を搭載した部分の裏側の面を
端子5として露出させて成ることを特徴とするものであ
り、以下本発明を実施例により詳述する。
リードフレーム2は42アロイ(Ni42%のNi−Fe合金)
やアルミニウム、銅などの金属帯板をプレス加工などす
ることによって形成されるものであり、第2図に示すよ
うに左右一対のフレーム17,17を連結片18で接続して長
尺に形成してある。隣合う連結片18,18間の部分が半導
体IC装置を作成するための一つの単位となるものであ
り、この各隣合う連結片18,18間の部分においてそれぞ
れフレーム17,17から複数本づつリード3,3…が延出して
ある。この各リード3の先部は屈曲部19及び幅広のチッ
プ搭載片7として形成してある。また、各リード3,3の
間において左右のフレーム17,17間に細い補強片6が一
体に延出して設けてある。この補強片6はチップ搭載片
7よりやや上側に位置するように設けられるものであ
る。第2図において23はリードフレーム2を自動送りす
るためにフレーム17に形成した送り孔である。
このリードフレーム2を用いて半導体IC装置Aを製造
するのであるが、まず一次成形をおこなう。一次成形に
よって各チップ搭載片7,7…の先端部間に板状のチップ
受け21を一体に成形して設ける。このとき補強片6はそ
の上面がチップ受け21の上面に露出する状態でチップ受
け21に埋入される。そしてこのチップ受け21の上面にIC
チップ1を搭載すると共にICチップ1と各チップ搭載片
7,7…との間に金線などのワイヤー22をボンディングす
ることによって、ICチップ1と各リード3,3…とを電気
的に接続しつつリード3,3…の先端部にICチップ1を搭
載することができる。ICチップ1をこのように搭載した
状態において補強片6はICチップ1の下面に添った状態
で配置されていることになり、補強片6によってもICチ
ップ1を支持している。このようにICチップ1を搭載し
たのちに二次成形をおこない、ICチップ1を各リード3,
3…とともに成形樹脂4内に埋入して封止する。これら
一次成形や二次成形は長尺のリードフレーム2を連続的
にトランスファー成形装置や圧縮成形装置などに送り込
むことによっておこなうことができる。一次成形や二次
成形において用いる樹脂としては特に限定されるもので
はないが、フェノール、エポキシ、シリコン、ポリイミ
ドなどの熱硬化性樹脂、ポリフェニレンサルファイド、
ポリサルフォン、ポリエーテルスルホン、ポリアリール
スルホンなどの熱可塑性樹脂等を用いることができる。
上記のように二次成形して成形樹脂4にICチップ1と
のリード3,3…とを封止するにあたって、リード3のう
ちICチップ1を実装した部分であるチップ搭載片7の裏
側の面を第1図に示すように成形樹脂4の表面から露出
させるようにしてあり、このチップ搭載片7の露出面が
外部への接続端子5となるものである。そして各リード
3,3…をフレーム17から切り離すことによって、リード
フレーム2から第1図のように形成される半導体IC装置
Aを得ることができる。この半導体IC装置Aにあって、
ICチップ1はリードフレーム2のリード3に接続されて
いるために、プリント配線板11を基板として用いる第3
図の従来例のようにスルーホール加工や回路加工などを
するような必要はなく、製造にあたっての加工工数を少
なくすることができる。また基板はモールド成形した成
形樹脂4によって形成することができるために、基板を
積層成形で得られるプリント配線板11で形成する場合よ
りも厚みの寸法精度良く形成することができ、ICカード
に組み込む場合など薄さが要求されるパッケージとして
好適であると共に、ICチップ1はモールド成形され材料
密度が高い成形樹脂4中に封止されていることになり、
封止の耐湿性能を高めることができると共にまた外力か
ら有効にICチップ1を保護することができる。そしてさ
らに、リードフレーム2に設けた補強片6がICチップ1
に添って成形樹脂4に埋入されているために、ICチップ
1の箇所に外力が加わってもこの外力を補強片6で受け
ることができ、ICチップ1が成形樹脂4中で変形して破
壊されることを防止することができるものである。
このように形成される半導体IC装置Aは、例えばICカ
ードに用いられるものであり、リード3の露出面で形成
される端子5をICカードの表面から露出させた状態で半
導体IC装置AをICカード内に一体に埋め込んで使用する
ことができる。ここで、端子5はリード3の一部である
チップ搭載片7の露出面で形成されるために、接点など
との接触頻度が高くて摩耗があっても金属箔よりも厚み
のあるリード3が摩滅したりするようなおそれはほとん
どなく、外部への接続の信頼性が低下することはないも
のである。またこの端子5として露出させた部分はICチ
ップ1を搭載しているチップ搭載片7であり、ICチップ
1の発熱をこの部分から外部に効率良く放熱することが
できる。特に第2図の実施例のようにチップ搭載片7を
幅広く形成しておくことによって、放熱性を高めること
ができるものである。尚、第1図の実施例ではリード3
の外側端部3aも成形樹脂4から突出させてあるが、半導
体IC装置AをICカードに組み込むときなどにこのリード
3の突出する端部3aを位置決めとして利用したり、また
静電気を逃がすためのアース端子として利用したりする
ことができる。支持片6の両端部は成形樹脂4の側端部
から突出させるようにしても突出させないようにしても
いずれでもよい。
[発明の効果] 上述のように本発明にあっては、ICチップを金属リー
ドフレームの複数本のリードにそれぞれ形成したチップ
搭載片に搭載すると共にICチップをリードとともに成形
樹脂内に封入するようにしてあるので、ICチップは成形
樹脂を基板としリードフレームのリードに接続された状
態で搭載されるものであり、プリント配線板を基板とし
て用いる従来例のようにスルーホール加工や回路加工な
どをするような必要はなく、製造にあたっての加工工数
を少なくすることができるものである。しかも、成形樹
脂の表面にチップ搭載片のICチップを搭載した部分の裏
側の面を端子として露出させるようにしたので、リード
の一部であるチップ搭載片の露出面で形成される端子に
摩耗があっても金属箔より厚みのあるリードが摩滅する
ようなおそれはほとんどなく、外部への接続の信頼性が
低下することなないものであり、またこの端子として露
出させた部分はICチップを搭載しているチップ搭載片で
あり、ICチップの発熱をこの露出部分から外部に効率良
く放熱することができるものである。さらに、リードフ
レームにチップ搭載片よりも上側に位置するように補強
片を設け、チップ搭載片の上に樹脂のチップ受けを成形
して設けると共にチップ受けの上面に補強片を露出さ
せ、チップ受けの上にICチップを搭載してICチップの下
面に補強片を添わせるようにしたので、チップ受けに搭
載されるICチップを補強片で直接支えることができて、
補強片による補強効果を高く得ることができ、ICチップ
の箇所に外力が加わってもこの外力を補強片で受けてIC
チップを保護することができるものであり、しかもICチ
ップの熱を補強片を通じて放熱することができ、放熱効
果を高く得ることができるものである。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図であって、第1図
(a)は第2図のY−Y方向での切断断面図、第1図
(b)は第2図のX−X方向での切断断面図、第2図は
同上に用いるリードフレームの一部の斜視図、第3図は
従来例の断面図である。 1はICチップ、2はリードフレーム、3はリード、4は
成形樹脂、5は端子、6は補強片、7はチップ搭載片、
21はチップ受けである。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】金属リードフレームの複数本のリードにそ
    れぞれチップ搭載片を形成すると共にリードフレームに
    チップ搭載片よりも上側に位置するように補強片を設
    け、チップ搭載片の上に樹脂のチップ受けを成形して設
    けると共にチップ受けの上面に補強片を露出させ、チッ
    プ受けの上にICチップを搭載してICチップの下面に補強
    片を添わせ、ICチップをリード及び補強片とともに成形
    樹脂内に封入し、成形樹脂の表面にチップ搭載片のICチ
    ップを搭載した部分の裏側の面を端子として露出させて
    成ることを特徴とする半導体IC装置。
JP62288019A 1987-11-14 1987-11-14 半導体ic装置 Expired - Lifetime JP2654033B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62288019A JP2654033B2 (ja) 1987-11-14 1987-11-14 半導体ic装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62288019A JP2654033B2 (ja) 1987-11-14 1987-11-14 半導体ic装置

Publications (2)

Publication Number Publication Date
JPH01128889A JPH01128889A (ja) 1989-05-22
JP2654033B2 true JP2654033B2 (ja) 1997-09-17

Family

ID=17724757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62288019A Expired - Lifetime JP2654033B2 (ja) 1987-11-14 1987-11-14 半導体ic装置

Country Status (1)

Country Link
JP (1) JP2654033B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0825831B2 (ja) * 1991-03-29 1996-03-13 九州電子金属株式会社 シリコン単結晶製造装置
JPH0582696A (ja) * 1991-09-19 1993-04-02 Mitsubishi Electric Corp 半導体装置のリードフレーム

Also Published As

Publication number Publication date
JPH01128889A (ja) 1989-05-22

Similar Documents

Publication Publication Date Title
US5295044A (en) Semiconductor device
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
KR100298162B1 (ko) 수지봉지형반도체장치
US4774635A (en) Semiconductor package with high density I/O lead connection
US5521429A (en) Surface-mount flat package semiconductor device
EP0567814B1 (en) Printed circuit board for mounting semiconductors and other electronic components
US6965159B1 (en) Reinforced lead-frame assembly for interconnecting circuits within a circuit module
JP2654033B2 (ja) 半導体ic装置
JPH10173095A (ja) プラスチックピングリッドアレイパッケージ
US6057594A (en) High power dissipating tape ball grid array package
USRE36894E (en) Semiconductor package with high density I/O lead connection
JP2620611B2 (ja) 電子部品搭載用基板
US6717822B1 (en) Lead-frame method and circuit module assembly including edge stiffener
JP2524482B2 (ja) Qfp構造半導体装置
JP2794262B2 (ja) 電子回路パッケージ
JP2533012B2 (ja) 表面実装型半導体装置
JP2612468B2 (ja) 電子部品搭載用基板
JP2533011B2 (ja) 表面実装型半導体装置
JPH03238852A (ja) モールド型半導体集積回路
JP2654032B2 (ja) 半導体ic装置の製造方法
JPH01128887A (ja) 半導体ic装置
US5677571A (en) Semiconductor package having reinforced lead pins
JP2654034B2 (ja) 半導体ic装置
JPH01128892A (ja) 半導体ic装置
KR950003904B1 (ko) 반도체 패키지