JP2697165B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2697165B2 JP2697165B2 JP18098789A JP18098789A JP2697165B2 JP 2697165 B2 JP2697165 B2 JP 2697165B2 JP 18098789 A JP18098789 A JP 18098789A JP 18098789 A JP18098789 A JP 18098789A JP 2697165 B2 JP2697165 B2 JP 2697165B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film
- substrate
- metal
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法、特に、化合物半導体基板上の
絶縁膜に設けた溝を埋めて該基板にショットキ接合し、
且つ耐熱性を高めるために積層構造にしたゲート電極の
形成方法に関し、 該溝の底の稜線部において基板と接合するゲート金属
膜にクラックが発生しても、耐熱性が十分に確保される
ようにすることを目的とし、 基板表出の溝を設けた絶縁膜を表面に有する化合物半
導体基板上に、該基板と接合する第1金属膜を被着する
工程と、該溝内の第1金属膜が形成する凹部の中を絶縁
物体で埋め込む工程と、該絶縁物体上を含む第1金属膜
上に、第1金属膜よりも抵抗の低い第2金属膜を形成す
る工程とを含み、該溝を埋めて該基板に接合し、且つ第
1及び第2金属膜を用いて積層構造にした電極を形成す
るように構成する。DETAILED DESCRIPTION OF THE INVENTION [Summary] A method of manufacturing a semiconductor device, in particular, Schottky bonding to a compound semiconductor substrate by filling a groove provided in an insulating film on the substrate,
Also, the present invention relates to a method for forming a gate electrode having a laminated structure in order to enhance heat resistance, in which even if a crack occurs in a gate metal film bonded to a substrate at a ridgeline at the bottom of the groove, heat resistance is sufficiently ensured. Depositing a first metal film to be bonded to a substrate on a compound semiconductor substrate having an insulating film provided with a groove exposed on the surface of the substrate, and a first metal in the groove. Embedding a concave portion formed by the film with an insulating object; and forming a second metal film having lower resistance than the first metal film on the first metal film including on the insulating object, The structure is such that an electrode having a laminated structure is formed by filling the groove and joining to the substrate and using the first and second metal films.
本発明は、半導体装置の製造方法に係り、特に、化合
物半導体基板上の絶縁膜に設けた溝を埋めて該基板にシ
ョットキ接合し、且つ耐熱性を高めるために積層構造に
したゲート電極の形成方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a gate electrode having a stacked structure in order to fill a groove provided in an insulating film on a compound semiconductor substrate and to form a Schottky junction with the substrate, and to improve heat resistance. About the method.
GaAsなどの化合物半導体基板に形成する電界効果トラ
ンジスタ(FET)の、該基板上の絶縁膜に設けた溝を埋
めて該基板にショットキ接合するゲート電極には、耐熱
性を高めるために、基板にショットキ接合させた高融点
金属シリサイドまたは高融点金属の第1金属膜(例えば
タングステンシリサイド膜など)と、第1金属膜よりも
抵抗の低い第2金属膜(例えば金膜など)とを用いて積
層構造にしたものがある。そのゲート電極の形成に際し
ては、耐熱性が十分に確保されるようにすることが重要
である。For the field effect transistor (FET) formed on a compound semiconductor substrate such as GaAs, the gate electrode that fills the groove provided in the insulating film on the substrate and is Schottky-bonded to the substrate is used to improve the heat resistance. A first metal film (for example, a tungsten silicide film or the like) of a refractory metal silicide or a high-melting metal formed by Schottky bonding and a second metal film (for example, a gold film) having lower resistance than the first metal film are stacked. Some are structured. When forming the gate electrode, it is important to ensure sufficient heat resistance.
第2図(a)〜(c)は、上記ゲート電極を形成する
方法の従来例の工程順断面図である。2 (a) to 2 (c) are cross-sectional views in the order of steps of a conventional example of a method of forming the gate electrode.
同図において、先ず(a)を参照して、基板表出の溝
3を設けた絶縁膜2を表面に有するGaAs基板1上に、基
板1とショットキ接合するタングステンシリサイド(W
Si)の第1金属膜4を、蒸着またはスパッタにより被着
する。絶縁膜2の厚さ及び溝3の幅は例えばそれぞれ30
00Å及び5000Åであり、第1金属膜4の厚さは1500Åで
ある。なお、図示の1aはFET活性領域であり、その形成
は本発明に直接関係がないので省略する。Referring to FIG. 1, first, referring to (a), a tungsten silicide (W) that is Schottky-bonded to a substrate 1 is formed on a GaAs substrate 1 having an insulating film 2 provided with a groove 3 exposed on the substrate.
A first metal film 4 of Si) is deposited by evaporation or sputtering. The thickness of the insulating film 2 and the width of the groove 3 are, for example, 30 respectively.
00 ° and 5000 °, and the thickness of the first metal film 4 is 1500 °. Note that 1a in the figure is an FET active region, and its formation is omitted because it is not directly related to the present invention.
次いで(b)を参照して、蒸着またはスパッタにより
厚さ1000Åのチタン(Ti)膜5及び厚さ1000Åの金(A
u)の第2金属膜6を被着し、Auめっきを追加して第2
金属膜6の厚さを7000〜8000Åにする。ここでTi膜5
は、第2金属膜6の第1金属膜4に対する接合を確実に
するために介在させたものである。Next, referring to (b), a titanium (Ti) film 5 having a thickness of 1000 ° and a gold (A) having a thickness of 1000
u) The second metal film 6 is deposited, and Au plating is added to
The thickness of the metal film 6 is set to 7000 to 8000 mm. Here Ti film 5
Are interposed to ensure the bonding of the second metal film 6 to the first metal film 4.
次いで(c)を参照して、第2金属膜6、Ti膜5及び
第1金属膜4を同一パターンにパターニングして、第1
金属膜4及び第2金属膜6を用いて積層構造にしたゲー
ト電極7の形成を完了する。Next, referring to (c), the second metal film 6, the Ti film 5, and the first metal film 4 are patterned into the same
The formation of the stacked gate electrode 7 using the metal film 4 and the second metal film 6 is completed.
しかしながら、このように形成されたゲート電極7の
中には、第3図の断面図に示すように、溝3が形成する
段差のために、溝3の底の稜線部において第1金属膜4
にクラック4aが発生して、 300℃程度に加熱されると、第2金属膜6の金属(Au)
がクラック4aを通して基板1に侵入し、ゲート耐圧の劣
化やショートを起こすものが見いだされた。これは、積
層構造にして耐熱性を高める期待を裏切るものである。However, in the gate electrode 7 thus formed, as shown in the cross-sectional view of FIG. 3, the first metal film 4 is formed at the ridge at the bottom of the groove 3 due to the step formed by the groove 3.
When a crack 4a is generated in the second metal film 6 and heated to about 300 ° C., the metal (Au)
Have penetrated into the substrate 1 through the cracks 4a, causing deterioration of the gate breakdown voltage and short-circuiting. This disappoints the expectation of increasing the heat resistance in a laminated structure.
そこで本発明は、半導体装置の製造方法、特に、化合
物半導体基板上の絶縁膜に設けた溝を埋めて該基板にシ
ョットキ接合し、且つ耐熱性を高めるために積層構造に
したゲート電極の形成方法に関し、該溝の底の稜線部に
おいて基板と接合するゲート金属膜にクラックが発生し
ても、耐熱性が十分に確保されるようにすることを目的
とする。Therefore, the present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a gate electrode having a stacked structure for filling a groove provided in an insulating film on a compound semiconductor substrate and performing Schottky junction with the substrate, and improving heat resistance. It is an object of the present invention to ensure sufficient heat resistance even if a crack occurs in a gate metal film bonded to a substrate at a ridge portion at the bottom of the groove.
上記目的は、基板表出の溝を設けた絶縁膜を表面に有
する化合物半導体基板上に、該基板とショットキ接合す
る高融点金属シリサイドまたは高融点金属の第1金属膜
を被着する工程と、 該溝内の第1金属膜が形成する凹部の中を絶縁物体で
埋め込む工程と、 該絶縁物体上を含む第1金属膜上に、第1金属膜より
も抵抗の低い第2金属膜を形成する工程とを有して、 該溝を埋めて該基板にショットキ接合し、且つ第1及
び第2金属膜を用いて積層構造にしたゲート電極を形成
する本発明の製造方法によって達成される。The above object is to apply a first metal film of a high melting point metal silicide or a high melting point metal which is to be Schottky-bonded to a compound semiconductor substrate having an insulating film provided with a groove exposed on the substrate on the surface thereof, Filling a recess formed by the first metal film in the groove with an insulating object; forming a second metal film having lower resistance than the first metal film on the first metal film including on the insulating object; And forming a gate electrode having a stacked structure by using the first and second metal films to fill the groove and form a Schottky junction with the substrate.
先に述べたように、従来例が耐熱性を確保できなかっ
たのは、上記溝の底の稜線部において第2金属膜を第1
金属膜に接近させていたためであり、そのことが第1金
属膜に発生した前述のクラックに対する第2金属膜の金
属の侵入を容易にさせていた。As described above, the heat resistance of the conventional example could not be ensured because the second metal film was formed on the first ridge line at the bottom of the groove.
This is because the metal film is brought close to the metal film, which facilitates the penetration of the metal of the second metal film into the cracks generated in the first metal film.
これに対して本発明では、上記溝の底の稜線部におい
て第1金属膜と第2金属膜との間に上記絶縁物体を介在
させるために、上記クラックが発生しても、そのクラッ
クに対する第2金属膜の金属の侵入が阻止されて耐熱性
が確保されるようになる。On the other hand, in the present invention, since the insulating object is interposed between the first metal film and the second metal film at the ridge line at the bottom of the groove, even if the crack occurs, The penetration of the metal of the two-metal film is prevented, and the heat resistance is secured.
以下本発明の実施例について第1図(a)〜(e)の
工程順断面図を用いて説明する。全図を通し同一符号は
同一対象物を示す。Hereinafter, an embodiment of the present invention will be described with reference to the cross-sectional views in the order of steps shown in FIGS. The same reference numerals indicate the same objects throughout the drawings.
この実施例は先の従来例のところに本発明を適用した
ものである。In this embodiment, the present invention is applied to the prior art.
即ち第1図において、先ず(a)を参照して、従来例
と同じに、基板表出の溝3を設けた絶縁膜2を表面に有
するGaAs基板1上に、基板1とショットキ接合するWSi
の第1金属膜4を、蒸着またはスパッタにより被着す
る。絶縁膜2の厚さ及び溝3の幅はそれぞれ3000Å及び
5000Åであり、第1金属膜4の厚さは1500Åである。な
お、FET活性領域1aの形成は本発明に直接関係がないの
で省略する。That is, referring to FIG. 1, first, referring to FIG. 1A, a WSi for Schottky junction with a substrate 1 is formed on a GaAs substrate 1 having an insulating film 2 provided with a groove 3 which is exposed on the surface, as in the conventional example.
Is deposited by vapor deposition or sputtering. The thickness of the insulating film 2 and the width of the groove 3 are 3000
5000 °, and the thickness of the first metal film 4 is 1500 °. The formation of the FET active region 1a is omitted because it is not directly related to the present invention.
次いで(b)を参照して、CVD法により、第1金属膜
4上に、溝3部を埋めて表面がほぼ平坦になるまで二酸
化Si(SiO2)を堆積しSiO2膜8を形成する。この堆積厚
さは溝3部以外のところで3000Å程度である。Next, referring to (b), SiO 2 film 8 is formed on first metal film 4 by CVD method until Si 3 SiO 2 is deposited so as to fill groove 3 and flatten the surface. . The deposition thickness is about 3000 ° except at the three grooves.
次いで(c)を参照して、絶縁膜2上の第1金属膜4
が表出するまでSiO2膜8をエッチバックして、溝3内の
第1金属膜4が形成する凹部の中を埋めたSiO2の絶縁物
体9を形成する。この絶縁物体9は、バイアススパッタ
などを用いてエッチバックなしに直接形成しても良い。Next, referring to (c), the first metal film 4 on the insulating film 2 is formed.
The SiO 2 film 8 is etched back until the surface is exposed to form an insulating object 9 of SiO 2 filling the recess formed by the first metal film 4 in the groove 3. This insulating object 9 may be directly formed without etching back using bias sputtering or the like.
次いで(d)を参照して、従来例の第2図(b)の工
程と同様に、蒸着またはスパッタにより厚さ100ÅのTi
膜5及び厚さ1000ÅのAuの第2金属膜6を被着し、Auめ
っきを追加して第2金属膜6の厚さを7000〜8000Åにす
る。Next, referring to (d), similarly to the step of FIG. 2 (b) of the conventional example, a Ti film having a thickness of 100
A film 5 and a second metal film 6 of Au having a thickness of 1000 mm are deposited, and Au plating is added to make the thickness of the second metal film 6 7000 to 8000 mm.
次いで(e)を参照して、従来例の第2図(c)の工
程と同様に、第2金属膜6、Ti膜5及び第1金属膜4を
同一パターンにパターニングして、第1金属膜4及び第
2金属膜6を用いて積層構造にしたゲート電極7の形成
を完了する。Next, referring to (e), the second metal film 6, the Ti film 5, and the first metal film 4 are patterned into the same pattern as in the step of FIG. The formation of the stacked gate electrode 7 using the film 4 and the second metal film 6 is completed.
このように形成されたゲート電極7は、溝3の底の稜
線部において、第1金属膜に第3図で述べたクラック4a
が発生しても、第1金属膜4と第2金属膜6との間に絶
縁物体9が介在しているために、クラック4aに対する第
2金属膜6の金属の侵入が阻止されて耐熱性が確保され
る。The gate electrode 7 formed in this manner has a crack 4a described in FIG.
Even if cracks occur, since the insulating object 9 is interposed between the first metal film 4 and the second metal film 6, penetration of the metal of the second metal film 6 into the crack 4a is prevented and heat resistance is improved. Is secured.
本発明者の確認によれば、500℃に加熱してもゲート
耐圧の劣化やショートを起こすものがなかった。According to the confirmation of the present inventors, there was nothing that caused deterioration of the gate breakdown voltage or short-circuit even when heated to 500 ° C.
なお上述の説明から容易に理解されるように、本発明
は、実施例に限定されることなく、化合物半導体基板上
の絶縁膜に設けた溝を埋めて該基板にショットキ接合
し、且つ耐熱性を高めるために、基板と接合するゲート
金属膜に高融点金属シリサイドまたは高融点金属を用い
て、積層構造にしたゲート電極を形成する場合の全般に
適用し得るものであり、その際、絶縁物体9の材料がSi
O2以外のもの例えば窒化Si(Si3N4)などであっても良
いものである。As can be easily understood from the above description, the present invention is not limited to the examples, and fills a groove provided in an insulating film on a compound semiconductor substrate, performs a Schottky junction with the substrate, and In order to increase the gate electrode thickness, a high melting point metal silicide or a high melting point metal may be used for the gate metal film to be bonded to the substrate, and the gate electrode may be applied to a case where a gate electrode having a laminated structure is formed. Material 9 is Si
Other than O 2 , for example, Si nitride (Si 3 N 4 ) may be used.
以上説明したように本発明の構成によれば、半導体装
置の製造方法、特に、化合物半導体基板上の絶縁膜に設
けた溝を埋めて該基板にショットキ接合し、且つ耐熱性
を高めるために積層構造にしたゲート電極の形成方法に
関し、該溝の底の稜線部において基板と接合するゲート
金属膜にクラックが発生しても、耐熱性が十分に確保さ
れるようにすることができて、当該半導体装置の品質を
向上させる効果がある。As described above, according to the configuration of the present invention, a method of manufacturing a semiconductor device, in particular, a method of filling a groove provided in an insulating film on a compound semiconductor substrate, performing a Schottky junction with the substrate, and stacking to improve heat resistance. Regarding a method for forming a gate electrode having a structure, even if a crack occurs in a gate metal film bonded to a substrate at a ridge portion at the bottom of the groove, heat resistance can be sufficiently ensured, and This has the effect of improving the quality of the semiconductor device.
第1図(a)〜(e)は実施例の工程順断面図、 第2図(a)〜(c)は従来例の工程順断面図、 第3図は従来例の問題点を説明する断面図、 である。 図において、 1はGaAs基板(化合物半導体基板)、 1aはFET活性領域、 2は絶縁膜、 3は溝、 4はWSi第1金属膜、 4aはクラック、 5はTi膜、 6はAu第2金属膜、 7はゲート電極、 8はSiO2膜、 9はSiO2絶縁物体、 である。1 (a) to 1 (e) are sectional views in the order of steps of the embodiment, FIGS. 2 (a) to 2 (c) are sectional views in the order of steps of the conventional example, and FIG. FIG. In the figure, 1 is a GaAs substrate (compound semiconductor substrate), 1a is an FET active region, 2 is an insulating film, 3 is a groove, 4 is a WSi first metal film, 4a is a crack, 5 is a Ti film, and 6 is an Au second. 7 is a gate electrode, 8 is a SiO 2 film, 9 is a SiO 2 insulating object.
Claims (1)
る化合物半導体基板上に、該基板と接合する第1金属膜
を被着する工程と、 該溝内の第1金属膜が形成する凹部の中を絶縁物体で埋
め込む工程と、 該絶縁物体上を含む第1金属膜上に、第1金属膜よりも
抵抗の低い第2金属膜を形成する工程とを含み、 該溝を埋めて該基板に接合し、且つ第1及び第2金属膜
を用いて積層構造にした電極を形成することを特徴とす
る半導体装置の製造方法。A step of depositing a first metal film to be bonded to a substrate on a compound semiconductor substrate having an insulating film provided with a groove exposed on the substrate on the surface thereof; Embedding a recess in the recess to be formed with an insulating object; and forming a second metal film having a lower resistance than the first metal film on the first metal film including the insulating object. A method for manufacturing a semiconductor device, comprising forming an electrode which is buried and bonded to the substrate and has a stacked structure using the first and second metal films.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18098789A JP2697165B2 (en) | 1989-07-12 | 1989-07-12 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18098789A JP2697165B2 (en) | 1989-07-12 | 1989-07-12 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0344940A JPH0344940A (en) | 1991-02-26 |
| JP2697165B2 true JP2697165B2 (en) | 1998-01-14 |
Family
ID=16092762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18098789A Expired - Lifetime JP2697165B2 (en) | 1989-07-12 | 1989-07-12 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697165B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102374318B (en) * | 2010-08-07 | 2013-08-28 | 哈尔滨盛迪电力设备有限公司 | Buffer-type disk float ball valve |
-
1989
- 1989-07-12 JP JP18098789A patent/JP2697165B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344940A (en) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0546973B2 (en) | ||
| JP2697165B2 (en) | Method for manufacturing semiconductor device | |
| JPH0139222B2 (en) | ||
| JPH0730095A (en) | Semiconductor device and manufacturing method thereof | |
| JPH06169015A (en) | Semiconductor device | |
| JPH08125270A (en) | Laminated semiconductor laser | |
| JPH039616B2 (en) | ||
| US5045497A (en) | Method of making a schottky electrode | |
| KR20140111050A (en) | Method and structure for reducing cracks in a dielectric layer in contact with metal | |
| JPS6262056B2 (en) | ||
| JP3142318B2 (en) | Semiconductor device | |
| JPH05335348A (en) | Semiconductor device | |
| JPH11307577A (en) | Semiconductor device | |
| US11313031B2 (en) | Method for forming aluminum film | |
| JPH06168958A (en) | Method for manufacturing semiconductor device | |
| JPH05243396A (en) | Semiconductor device and its manufacture | |
| JPH0682630B2 (en) | Method for manufacturing multi-layer electrode of semiconductor device | |
| JPH01102969A (en) | compound semiconductor device | |
| JP2544781B2 (en) | Method for manufacturing semiconductor device | |
| JPS5984468A (en) | Semiconductor device | |
| JP2785730B2 (en) | Semiconductor integrated circuit device | |
| JPH1154617A (en) | Method for manufacturing semiconductor device | |
| JPS61111580A (en) | Lamination-adhesion method for thin film | |
| JP2513455B2 (en) | Method for manufacturing semiconductor device | |
| JPS6214109B2 (en) |