JP2707147B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2707147B2 JP2707147B2 JP2096039A JP9603990A JP2707147B2 JP 2707147 B2 JP2707147 B2 JP 2707147B2 JP 2096039 A JP2096039 A JP 2096039A JP 9603990 A JP9603990 A JP 9603990A JP 2707147 B2 JP2707147 B2 JP 2707147B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、特に光電変換素子とバイポーラICとが同一
チップ内に形成されているか、又は隣接して配置され、
光電変換素子と共に使用されているとき、バイポーラIC
内の寄生フォトダイオードによる影響を低減化する手段
に関するものである。
チップ内に形成されているか、又は隣接して配置され、
光電変換素子と共に使用されているとき、バイポーラIC
内の寄生フォトダイオードによる影響を低減化する手段
に関するものである。
（従来の技術） 第４図は従来のPNPトランジスタの等価回路であり、
第５図はバイポーラICの中のある一個のPNPトランジス
タの略断面図である。
第５図はバイポーラICの中のある一個のPNPトランジス
タの略断面図である。
第４図において、PNPトランジスタQ101のエミッタは
端子Ｅに接続され、エミッタ側からコレクタ側端子Ｃへ
コレクタ電流IC101が流れる。PNPトランジスタQ101のベ
ースはベース端子Ｂに接続され、ベース電流IB101が流
れる。
端子Ｅに接続され、エミッタ側からコレクタ側端子Ｃへ
コレクタ電流IC101が流れる。PNPトランジスタQ101のベ
ースはベース端子Ｂに接続され、ベース電流IB101が流
れる。
第５図において、PNPトランジスタQ101は、ｐ型の半
導体基板１の表面に形成されたｎ型エピタキシャル層２
の表面に拡散されたｐ型層３及び４によりエミッタ及び
コレクタが形成され、ｎ型エピタキシャル層２はベース
となり、その表面に拡散されたn+層５はベースコンタク
トとなる。これらの表面にSiO2のような絶縁膜６を設
け、所望の場所に穴を明けて、１層配線メタル７を蒸着
し、電極及び配線が形成されている。
導体基板１の表面に形成されたｎ型エピタキシャル層２
の表面に拡散されたｐ型層３及び４によりエミッタ及び
コレクタが形成され、ｎ型エピタキシャル層２はベース
となり、その表面に拡散されたn+層５はベースコンタク
トとなる。これらの表面にSiO2のような絶縁膜６を設
け、所望の場所に穴を明けて、１層配線メタル７を蒸着
し、電極及び配線が形成されている。
このような構造の場合、ｎ型エピタキシャル層２とｐ
型の半導体基板１との間に、寄生フォトダイオードPD10
2が存在することになる。これは第４図に示されるよう
に、トランジスタQ101のベース側と接地間に点線で接続
された寄生フォトダイオードPD102となる。
型の半導体基板１との間に、寄生フォトダイオードPD10
2が存在することになる。これは第４図に示されるよう
に、トランジスタQ101のベース側と接地間に点線で接続
された寄生フォトダイオードPD102となる。
PNPトランジスタQ101が、光電変換素子であるフォト
ダイオードと同一チップ内に形成されているか、あるい
は、近接した別のチップ内にそれぞれ設けられている場
合は、本来フォトダイオードに照射されるべき光から漏
れた光が、寄生フォトダイオードPD102に照射され、光
電流IPD102が発生する。
ダイオードと同一チップ内に形成されているか、あるい
は、近接した別のチップ内にそれぞれ設けられている場
合は、本来フォトダイオードに照射されるべき光から漏
れた光が、寄生フォトダイオードPD102に照射され、光
電流IPD102が発生する。
従って、PNPトランジスタQ101のベース電流ＩＢ′101
は、周辺回路によって決定されるベース電流IB101と寄
生フォトダイオードの光電流IPD102との和、すなわち ＩＢ′101＝IB101＋IPD102 となる。よってPNPトランジスタQ101のコレクタ電流I
C101は、 IC101＝（IB101＋IPD102）×hFE101 hFE101:トランジスタQ101のhFE となる。また、寄生フォトダイオードPD102に光が発生
しない場合は、 IC101＝IB101×hFE101 となり、寄生フォトダイオードPD102に発生する光電流
によって変化するPNPトランジスタQ101のコレクタ電流
ΔIC101は、 ΔIC101＝IPD102×hFE101 となる。
は、周辺回路によって決定されるベース電流IB101と寄
生フォトダイオードの光電流IPD102との和、すなわち ＩＢ′101＝IB101＋IPD102 となる。よってPNPトランジスタQ101のコレクタ電流I
C101は、 IC101＝（IB101＋IPD102）×hFE101 hFE101:トランジスタQ101のhFE となる。また、寄生フォトダイオードPD102に光が発生
しない場合は、 IC101＝IB101×hFE101 となり、寄生フォトダイオードPD102に発生する光電流
によって変化するPNPトランジスタQ101のコレクタ電流
ΔIC101は、 ΔIC101＝IPD102×hFE101 となる。
このΔIC101により、回路の特性に多大の影響を及ぼ
す。
す。
従来は、この影響を減少させるために、第５図に示さ
れるように、１層配線メタル７を第２の絶縁膜６−１で
覆い、さらにその表面を２層配線メタル８で覆って、表
面から侵入する光を遮断して、光電流IPD102を減少させ
る手段を講じていた。
れるように、１層配線メタル７を第２の絶縁膜６−１で
覆い、さらにその表面を２層配線メタル８で覆って、表
面から侵入する光を遮断して、光電流IPD102を減少させ
る手段を講じていた。
（発明が解決しようとする課題） 前述のような構造では、チップの表面か侵入した光は
遮断できるが、第５図に示されるような、チップエッジ
１−１やチップ側面１−２から侵入した光が、寄生フォ
トダイオードPD102に到達する。また、同一チップ内に
フォトダイオードとトランジスタを共に形成している場
合には、受光部から侵入した光の一部が寄生フォトダイ
オードに到達する。これらの光は微少な光電流を発生す
る。トランジスタのベース電流を低電流領域で使用する
回路においては、特性への影響を無視できず、この微少
な光電流を防止する必要がある。
遮断できるが、第５図に示されるような、チップエッジ
１−１やチップ側面１−２から侵入した光が、寄生フォ
トダイオードPD102に到達する。また、同一チップ内に
フォトダイオードとトランジスタを共に形成している場
合には、受光部から侵入した光の一部が寄生フォトダイ
オードに到達する。これらの光は微少な光電流を発生す
る。トランジスタのベース電流を低電流領域で使用する
回路においては、特性への影響を無視できず、この微少
な光電流を防止する必要がある。
（課題を解決するための手段） 光電変換素子と共に使用される半導体装置において、
第１及び第２の同じ特性の２個のPNPトランジスタを半
導体基板の表面に近接して形成し、第１のPNPトランジ
スタのコレクタと第２のPNPトランジスタのエミッタを
接続し、第１のPNPトランジスタのベースとエミッタお
よび第２のPNPトランジスタのコレクタならびに両トラ
ンジスタの接続部を外部回路に接続するようにした。
第１及び第２の同じ特性の２個のPNPトランジスタを半
導体基板の表面に近接して形成し、第１のPNPトランジ
スタのコレクタと第２のPNPトランジスタのエミッタを
接続し、第１のPNPトランジスタのベースとエミッタお
よび第２のPNPトランジスタのコレクタならびに両トラ
ンジスタの接続部を外部回路に接続するようにした。
（作用） 第１のPNPトランジスタにおける寄生フォトダイオー
ドの影響を第２のPNPトランジスタにおける寄生フォト
ダイオードにより補償することができる。
ドの影響を第２のPNPトランジスタにおける寄生フォト
ダイオードにより補償することができる。
（実施例） 第１図は本発明の一実施例の等価回路図である。同図
に示されるように、第１のPNPトランジスタQ1のコレク
タは、第２のPNPトランジスタQ2のエミッタに接続さ
れ、トランジスタQ1（以下PNPと省略する）のエミッタ
は端子Ｅに接続されている。トランジスタQ1のベースは
端子Ｂに接続されている。第２のトランジスタQ2（以下
PNPを省略する）のコレクタは端子Ｃに接続されてい
る。トランジスタQ1とQ2の接続部の中間は後段へ接続す
るための端子Outに接続されている。トランジスタQ2は
寄生フォトダイオードで発生する電流で動作するため、
トランジスタQ2のベースを他に接続する必要はなく、ト
ランジスタQ2のベースは何所にも接続されていない。
に示されるように、第１のPNPトランジスタQ1のコレク
タは、第２のPNPトランジスタQ2のエミッタに接続さ
れ、トランジスタQ1（以下PNPと省略する）のエミッタ
は端子Ｅに接続されている。トランジスタQ1のベースは
端子Ｂに接続されている。第２のトランジスタQ2（以下
PNPを省略する）のコレクタは端子Ｃに接続されてい
る。トランジスタQ1とQ2の接続部の中間は後段へ接続す
るための端子Outに接続されている。トランジスタQ2は
寄生フォトダイオードで発生する電流で動作するため、
トランジスタQ2のベースを他に接続する必要はなく、ト
ランジスタQ2のベースは何所にも接続されていない。
第２図は第１図の回路を構成するための、トランジス
タ２個を有するチップの略断面図である。ｐ型の半導体
基板１の表面に形成された２個のｎ型エピタキシャル層
２及び２−１の表面にそれぞれｐ型層13,14及び13−１
及び14−１ならびにn+型層15,15−１を拡散により形成
する。ｐ型層13はトランジスタQ1のエミッタとなり、ｐ
型層14はそのコレクタとなりｎ型エピタキシャル層２は
そのベースとなる。また、ｐ型層13−１はトランジスタ
Q2のエミッタとなり、ｐ型層14−１はそのコレクタとな
り、ｎ型エピタキシャル層２−１はそのベースとなる。
そして、n+型層15はトランジスタQ1のベース電極部とな
り、n+型層15−１はトランジスタQ2のベース電極部とな
る。これらの表面にSiO2のような絶縁膜を形成し、所望
の場所に穴を明け、Alを蒸着して電極及び配線を形成す
る。第２図の場合ではｐ型層14をｐ型層13−１に接続す
ると、第１図の回路になる。この構造において、ｎ型エ
ピタキシャル層２とｐ型の半導体基板１との間に寄生フ
ォトダイオードPD3が形成され、ｎ型エピタキシャル層
２−１と半導体基板１との間には寄生フォトダイオード
PD4が形成される。これらは第１図において、点線でト
ランジスタQ1及びQ2に接続されている。
タ２個を有するチップの略断面図である。ｐ型の半導体
基板１の表面に形成された２個のｎ型エピタキシャル層
２及び２−１の表面にそれぞれｐ型層13,14及び13−１
及び14−１ならびにn+型層15,15−１を拡散により形成
する。ｐ型層13はトランジスタQ1のエミッタとなり、ｐ
型層14はそのコレクタとなりｎ型エピタキシャル層２は
そのベースとなる。また、ｐ型層13−１はトランジスタ
Q2のエミッタとなり、ｐ型層14−１はそのコレクタとな
り、ｎ型エピタキシャル層２−１はそのベースとなる。
そして、n+型層15はトランジスタQ1のベース電極部とな
り、n+型層15−１はトランジスタQ2のベース電極部とな
る。これらの表面にSiO2のような絶縁膜を形成し、所望
の場所に穴を明け、Alを蒸着して電極及び配線を形成す
る。第２図の場合ではｐ型層14をｐ型層13−１に接続す
ると、第１図の回路になる。この構造において、ｎ型エ
ピタキシャル層２とｐ型の半導体基板１との間に寄生フ
ォトダイオードPD3が形成され、ｎ型エピタキシャル層
２−１と半導体基板１との間には寄生フォトダイオード
PD4が形成される。これらは第１図において、点線でト
ランジスタQ1及びQ2に接続されている。
このようなチップに光が侵入すると、第１図に示され
るように、トランジスタQ1のベース側に、寄生フォトダ
イオードPD3による光電流IPD3が発生する。また、トラ
ンジスタQ2についても同様に、そのベース側に、寄生フ
ォトダイオードPD4による光電流IPD4が発生する。トラ
ンジスタQ1のベース電流IB1rは光電流IPD3と、周辺回路
によって決定される電流IB1との和となり、 IB1r＝IPD3＋IB1 となる。従って、トランジスタQ1のコレクタ電流I
C1は、 IC1＝IB1r×hFE1 ＝（IPD3＋IB1）×hFE1 hFE1:トランジスタQ1の電流増幅率 となる。また、トランジスタQ2のエミッタ電流IE2は、 IE2＝IPD4×（hFE2＋１） hFE2:トランジスタQ2の電流増幅率 となる。
るように、トランジスタQ1のベース側に、寄生フォトダ
イオードPD3による光電流IPD3が発生する。また、トラ
ンジスタQ2についても同様に、そのベース側に、寄生フ
ォトダイオードPD4による光電流IPD4が発生する。トラ
ンジスタQ1のベース電流IB1rは光電流IPD3と、周辺回路
によって決定される電流IB1との和となり、 IB1r＝IPD3＋IB1 となる。従って、トランジスタQ1のコレクタ電流I
C1は、 IC1＝IB1r×hFE1 ＝（IPD3＋IB1）×hFE1 hFE1:トランジスタQ1の電流増幅率 となる。また、トランジスタQ2のエミッタ電流IE2は、 IE2＝IPD4×（hFE2＋１） hFE2:トランジスタQ2の電流増幅率 となる。
トランジスタQ1のコレクタ端子とトランジスタQ2のエ
ミッタ端子は接続され、その中間から端子Outを経て、
後段の回路へ流入する電流IC1rは、前述のトランジスタ
Q1のコレクタ電流IC1から、トランジスタQ2のエミッタ
電流IE2を減じたものとなり、 IC1r＝IC1−IE2 ＝（IPD3＋IB1）×hFE1−IPD4×（hFE2＋１） となる。トランジスタQ1及びQ2の電流増幅率が充分大き
いと仮定すれば、 IC1r≒（IPD3＋IB1）×hFE1−IPD4×hFE2 となる。
ミッタ端子は接続され、その中間から端子Outを経て、
後段の回路へ流入する電流IC1rは、前述のトランジスタ
Q1のコレクタ電流IC1から、トランジスタQ2のエミッタ
電流IE2を減じたものとなり、 IC1r＝IC1−IE2 ＝（IPD3＋IB1）×hFE1−IPD4×（hFE2＋１） となる。トランジスタQ1及びQ2の電流増幅率が充分大き
いと仮定すれば、 IC1r≒（IPD3＋IB1）×hFE1−IPD4×hFE2 となる。
寄生フォトダイオードPD3及びPD4に発生する光電流
は、同一の光に対して、第２図に示されるｎ型エピタキ
シャル層２及び２−１と、ｐ型の半導体基板１との接合
面積に比例する。従って、寄生フォトダイオードPD3の
接合面積と、寄生フォトダイオードPD4の接合面積とが
等しくなるようにし、しかも、トランジスタQ1及びQ2を
近接して配置すること、つまり、集積回路において、同
一のパターンのトランジスタを２個並べて配置すること
により、光電流IPD3とIPD4をほぼ等しくすることができ
る。さらに、電流増幅率率の整合のとれた２個のトラン
ジスタを形成することにより、 IPD3≒IPD4 hFE1≒hFE2 という条件を実現できる。
は、同一の光に対して、第２図に示されるｎ型エピタキ
シャル層２及び２−１と、ｐ型の半導体基板１との接合
面積に比例する。従って、寄生フォトダイオードPD3の
接合面積と、寄生フォトダイオードPD4の接合面積とが
等しくなるようにし、しかも、トランジスタQ1及びQ2を
近接して配置すること、つまり、集積回路において、同
一のパターンのトランジスタを２個並べて配置すること
により、光電流IPD3とIPD4をほぼ等しくすることができ
る。さらに、電流増幅率率の整合のとれた２個のトラン
ジスタを形成することにより、 IPD3≒IPD4 hFE1≒hFE2 という条件を実現できる。
この条件下において、後段へ流入する電流IC1rは、 IC1r≒IPD3×hFE1＋IB1×hFE1−IPD4×hFE2 ≒IB1×hFE1 となる。
この結果、トランジスタQ1の寄生ダイオードPD3によ
る影響を、トランジスタQ2による影響によって補償し、
１個のトランジスタと同じ作用をすることができる。
る影響を、トランジスタQ2による影響によって補償し、
１個のトランジスタと同じ作用をすることができる。
第３図は他の実施例であって、第１図の実施例におけ
るトランジスタQ1及びQ2に、定電流バイアス回路を付加
したものである。第１図のトランジスタQ1及びQ2に対応
するトランジスタをそれぞれQ11及びQ12、寄生フォトダ
イオードPD3及びPD4に対応する寄生フォトダイオードを
それぞれPD13及びPD14、コレクタ電流IC1に対応するコ
レクタ電流をIC11、エミッタ電流IE2に対応するエミッ
タ電流をIE12、後段の回路へ流入する電流IC1rに対応す
るものをIC11r、トランジスタQ1及びQ2のベース電流I
B1rに対応するトランジスタQ11のベース電流をIB11r、
トランジスタQ12のベース電流をIB12rとし、トランジス
タQ11及びQ12のそれぞれのベース側に、定電流バイアス
回路21及び22を設けてある。寄生フォトダイオードPD13
及びPD14には、光が入射すると、それぞれ光電流IPD13
及びIPD14が発生する。
るトランジスタQ1及びQ2に、定電流バイアス回路を付加
したものである。第１図のトランジスタQ1及びQ2に対応
するトランジスタをそれぞれQ11及びQ12、寄生フォトダ
イオードPD3及びPD4に対応する寄生フォトダイオードを
それぞれPD13及びPD14、コレクタ電流IC1に対応するコ
レクタ電流をIC11、エミッタ電流IE2に対応するエミッ
タ電流をIE12、後段の回路へ流入する電流IC1rに対応す
るものをIC11r、トランジスタQ1及びQ2のベース電流I
B1rに対応するトランジスタQ11のベース電流をIB11r、
トランジスタQ12のベース電流をIB12rとし、トランジス
タQ11及びQ12のそれぞれのベース側に、定電流バイアス
回路21及び22を設けてある。寄生フォトダイオードPD13
及びPD14には、光が入射すると、それぞれ光電流IPD13
及びIPD14が発生する。
この回路において、トランジスタQ11のベース電流I
B11rは、光電流IPD13と周辺回路によって決定されるI
B11と定電流バイアス回路21に流れる定電流Ia11との和
となり、 IB11r＝IPD13＋IB11＋Ia11 となる。よって、トランジスタQ11のコレクタ電流IC11
は、 IC11＝IB11r×hFE11 ＝（IPD13＋IB11−＋Ia11）×hFE11 hFE11:トランジスタQ11の電流増幅率 また、トランジスタQ12のベース電流IB12rは、光電流I
PD4と定電流バイアス回路22に流れる定電流Ia12との和
となり、 IB12r＝IPD14＋Ia12 となる。よって、トランジスタQ12のエミッタ電流IE12
は、 IE12＝IB12r×（hFE12＋１） ＝（IPD14＋Ia12）×（hFE12＋１） hFE12:トランジスタQ12の電流増幅率となる。
B11rは、光電流IPD13と周辺回路によって決定されるI
B11と定電流バイアス回路21に流れる定電流Ia11との和
となり、 IB11r＝IPD13＋IB11＋Ia11 となる。よって、トランジスタQ11のコレクタ電流IC11
は、 IC11＝IB11r×hFE11 ＝（IPD13＋IB11−＋Ia11）×hFE11 hFE11:トランジスタQ11の電流増幅率 また、トランジスタQ12のベース電流IB12rは、光電流I
PD4と定電流バイアス回路22に流れる定電流Ia12との和
となり、 IB12r＝IPD14＋Ia12 となる。よって、トランジスタQ12のエミッタ電流IE12
は、 IE12＝IB12r×（hFE12＋１） ＝（IPD14＋Ia12）×（hFE12＋１） hFE12:トランジスタQ12の電流増幅率となる。
第１図の場合と同様に、後段の回路へ流入する電流I
C11rは、トランジスタQ11のコレクタ電流IC11から、ト
ランジスタQ12のエミッタ電流IE12を減じたものとな
り、 IC11r＝IC11−IE12 ＝（IPD13＋IB11＋Ia11）×hFE11 −（IPD14−Ia12）×（hFE12＋１） となる。トランジスタQ11及びQ12のhFEが充分大きいと
仮定すれば、 IC11r＝（IPD13＋IB11＋Ia11）×hFE11 −（IPD14＋Ia12）×hFE12 となる。
C11rは、トランジスタQ11のコレクタ電流IC11から、ト
ランジスタQ12のエミッタ電流IE12を減じたものとな
り、 IC11r＝IC11−IE12 ＝（IPD13＋IB11＋Ia11）×hFE11 −（IPD14−Ia12）×（hFE12＋１） となる。トランジスタQ11及びQ12のhFEが充分大きいと
仮定すれば、 IC11r＝（IPD13＋IB11＋Ia11）×hFE11 −（IPD14＋Ia12）×hFE12 となる。
以下、第１図における場合と同様に、電流増幅率の整
合のとれた２個のトランジスタを形成することによ
り、、 IPD13≒IPD14 hFE11≒hFE12 という条件を実現できる。
合のとれた２個のトランジスタを形成することによ
り、、 IPD13≒IPD14 hFE11≒hFE12 という条件を実現できる。
ここで、hFE11とhFE12とはそれぞれトランジスタQ11
及びQ12のコレクタ電流依存性があり、hFE11とhFE12と
を精度よく等しくすることができない場合がある。そこ
で、光電流IPD13及びIPD14に比べて充分大きく、なおか
つ等しい定電流Ia11及びIa12を設定すること、すなわち Ia11＝Ia12》IPD13≒IPD14 とすることによって、hFE11とhFE12の差をさらに小さく
し、近似性の精度を高めることができる。
及びQ12のコレクタ電流依存性があり、hFE11とhFE12と
を精度よく等しくすることができない場合がある。そこ
で、光電流IPD13及びIPD14に比べて充分大きく、なおか
つ等しい定電流Ia11及びIa12を設定すること、すなわち Ia11＝Ia12》IPD13≒IPD14 とすることによって、hFE11とhFE12の差をさらに小さく
し、近似性の精度を高めることができる。
上記の条件により、後段の回路へ流入する電流IC11r
は、 IC11r≒IPD13×hFE11×IB11×hFE11＋Ia11×hFE11 −IPD14×hFE12−Ia12×hFE12 ≒IB11×hFE11 となる。この結果、第３図の実施例においても、第１図
の実施例と同様に、見かけ上、光の侵入の影響を受け
ず、寄生フォトダイオードによる光電流の発生しない１
個のトランジスタと同じ動作をすることができる。
は、 IC11r≒IPD13×hFE11×IB11×hFE11＋Ia11×hFE11 −IPD14×hFE12−Ia12×hFE12 ≒IB11×hFE11 となる。この結果、第３図の実施例においても、第１図
の実施例と同様に、見かけ上、光の侵入の影響を受け
ず、寄生フォトダイオードによる光電流の発生しない１
個のトランジスタと同じ動作をすることができる。
（発明の効果） 本発明は以上のような構造であるから、回路内に光が
侵入してもその影響を防止できるので、外部から侵入し
てくる光を遮断することができない素子の内部で微少電
流を扱っている回路や、寄生フォトダイオードによる光
電流の影響が無視できない素子に対して、光を遮断した
と同等の効果を奏する。そして、上記の回路や素子の特
性を向上することができる。
侵入してもその影響を防止できるので、外部から侵入し
てくる光を遮断することができない素子の内部で微少電
流を扱っている回路や、寄生フォトダイオードによる光
電流の影響が無視できない素子に対して、光を遮断した
と同等の効果を奏する。そして、上記の回路や素子の特
性を向上することができる。
第１図は本発明の一実施例の回路図、第２図は第１図の
回路を具体化したチップの略断面図、第３図は本発明の
他の実施例の回路図、第４図は従来の回路図、第５図は
これを具体化したチップの略断面図である。 １……半導体基板、２……ｎ型エピタキシャル層、13,1
3−1,14,14−１……ｐ型拡散層、15,15−１……n+型拡
散層、Q1,Q2,Q11,Q12……PNPトランジスタ、PD3,PD4,PD
13,PD14……寄生フォトダイオード
回路を具体化したチップの略断面図、第３図は本発明の
他の実施例の回路図、第４図は従来の回路図、第５図は
これを具体化したチップの略断面図である。 １……半導体基板、２……ｎ型エピタキシャル層、13,1
3−1,14,14−１……ｐ型拡散層、15,15−１……n+型拡
散層、Q1,Q2,Q11,Q12……PNPトランジスタ、PD3,PD4,PD
13,PD14……寄生フォトダイオード
Claims (1)
- 【請求項１】光電変換素子と共に使用される半導体装置
において、第１および第２の２個のPNPトランジスタを
半導体基板の表面に形成し、第１のPNPトランジスタの
コレクタと第２のPNPトランジスタのエミッタを接続
し、第１のPNPトランジスタのベースとエミッタおよび
第２のPNPトランジスタのコレクタならびに両PNPトラン
ジスタのコレクタとエミッタの接続部を外部回路に接続
し、第１のPNPトランジスタの寄生フォトダイオードに
よる影響を第２のPNPトランジスタの寄生フォトダイオ
ードにより補償するようにした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2096039A JP2707147B2 (ja) | 1990-04-10 | 1990-04-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2096039A JP2707147B2 (ja) | 1990-04-10 | 1990-04-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03292775A JPH03292775A (ja) | 1991-12-24 |
| JP2707147B2 true JP2707147B2 (ja) | 1998-01-28 |
Family
ID=14154354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2096039A Expired - Fee Related JP2707147B2 (ja) | 1990-04-10 | 1990-04-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707147B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4040455B2 (ja) | 2002-12-27 | 2008-01-30 | シャープ株式会社 | 光リーク電流補償回路およびそれを用いる光信号用回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50142181A (ja) * | 1974-05-07 | 1975-11-15 |
-
1990
- 1990-04-10 JP JP2096039A patent/JP2707147B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03292775A (ja) | 1991-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101253A (en) | Photo sensor with monolithic differential amplifier | |
| US5466962A (en) | Light-receiving semiconductor device with plural buried layers | |
| CN112352141A (zh) | 环境光探测器、探测器阵列及方法 | |
| US5268309A (en) | Method for manufacturing a photosensor | |
| JPH05110048A (ja) | 光−電子集積回路 | |
| JP2707147B2 (ja) | 半導体装置 | |
| US3452206A (en) | Photo-diode and transistor semiconductor radiation detector with the photodiode biased slightly below its breakdown voltage | |
| US4903103A (en) | Semiconductor photodiode device | |
| US5130529A (en) | Semiconductor optical position sensing device | |
| JP2634679B2 (ja) | Ｐｎｐトランジスタ回路 | |
| JP4076805B2 (ja) | カレントミラー回路およびそれを用いる光信号用回路 | |
| US5942749A (en) | Photodetector having means for processing optical input signals | |
| JP2933870B2 (ja) | 光検出装置及びその製造方法 | |
| JPH08264755A (ja) | 半導体素子、ラテラル型トライアック、およびラテラル型フォトトライアック | |
| JP3794606B2 (ja) | 受光素子用接合容量 | |
| JP2906387B2 (ja) | Ｐｎｐトランジスタ回路 | |
| JPH063840B2 (ja) | 半導体装置 | |
| JPS63174357A (ja) | 半導体集積回路装置 | |
| JP3213131B2 (ja) | フォトトランジスタ及びこれを用いたフォトカプラ | |
| JPS5996784A (ja) | 光結合半導体装置 | |
| JPH0485971A (ja) | 半導体装置 | |
| JPH02239674A (ja) | 半導体装置の製造方法 | |
| JPH1050966A (ja) | 光半導体集積回路 | |
| JPS61127165A (ja) | 半導体装置 | |
| JPS6123892B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |