JP2724066B2

JP2724066B2 - 連想メモリ装置

Info

Publication number: JP2724066B2
Application number: JP4003403A
Authority: JP
Inventors: 田正人米
Original assignee: Kawasaki Steel Corp
Current assignee: JFE Steel Corp
Priority date: 1992-01-10
Filing date: 1992-01-10
Publication date: 1998-03-09
Anticipated expiration: 2013-03-09
Also published as: JPH05189980A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、連想メモリ装置に関
し、詳しくは、不揮発性メモリ素子をベースとする新構
造のセルからなるＣＡＭ（Content Addressable Memor
y：内容アクセス・メモリ）、すなわち連想メモリ装置
に関するものである。

【０００２】

【従来の技術】従来より検索データと記憶データの一致
検出を全ビット並行に行い、一致したデータの記憶アド
レスまたはデータを出力する機能を有する半導体記憶回
路として、連想メモリ、すなわち完全並列型ＣＡＭ（内
容アクセス・メモリ：ContentAddressable Memory）が
良く知られている（菅野卓雄監修、飯塚哲哉編「ＣＭＯ
Ｓ超ＬＳＩの設計」培風館、Ｐ１７６〜Ｐ１７７参
照）。

【０００３】しかし、従来のＣＡＭの１ビットあたりの
構成例は、ＳＲＡＭセルとイクスクルーシブＮＯＲ回路
から構成されており、セルサイズが大きく実用レベルの
容量をもったＣＡＭを構成することは不可能であった。

【０００４】また、近年数多く商品化されている個人デ
ータベースとしてＩＣカード等では、上記のようなＣＡ
Ｍの構成ではなく、あらかじめデータが記憶されたＲＯ
Ｍ（リードオンリーメモリ）のデータを１つ１つ順次検
索して所望のデータを探し出す構造になっている。この
ため、国語辞典や英和辞典のようにデータが多くなれば
なるほど、検索に多くの時間を要し、高速でかつフレキ
シブルな検索機能を有するものはまだ存在していない。

【０００５】以上の従来技術を考慮して従来のＲＯＭ等
におさめられているデータの検索がソフトウエア的に１
つ１つのデータに対して逐次行なわれるのではなく、Ｃ
ＡＭのように一度に全部のデータの検索が可能となれば
今後の大容量メモリを搭載するＩＣカード等のデータ検
索をより高速でかつフレキシビリティをもったものにす
ることが出来る。

【０００６】このため、大容量連想メモリの可能性を示
唆するものとして、米国特許第３，７０１，９８０号公
報（U.S.Patent3,701,980,Oct.1972) あるいは特開平１
−１９４１９６号公報に記載の発明等があげられる。ま
ず、前者の米国特許はＤＲＡＭベースのもので通常の２
ビットメモリを１組としたＣＡＭセルの構造をもち、後
者のものはＥＰＲＯＭ不揮発性メモリをベースとするも
のであり、やはり通常のＥＰＲＯＭメモリ２ビットを１
組としたＣＡＭを構成している。従って、いずれのもの
もＳＲＡＭベースのＣＡＭよりも高集積化が可能であ
る。

【０００７】

【発明が解決しようとする課題】ところで、米国特許
３，７０１，９８０号公報に開示されたＤＲＡＭベース
のものはまだ面積的に問題がある。一方、特開平１−１
９４１９６号公報に開示されたＥＰＲＯＭ不揮発メモリ
ベースのものでは、構造的に単に２ビット１組としてＥ
ＰＲＯＭメモリを使用し、共通化されたグランドライン
を一致検索線としただけで、一致検索時の動作の詳細に
ついて十分な考慮がなされておらず、フレキシブルな書
き込み、読み出しができないという問題がある。

【０００８】本発明は、このような点に鑑み、多数のメ
モリセルの検索を相互干渉なく高速で行なうことがで
き、より高速でかつ大容量のデータベースを構築するこ
とを可能とする連想メモリ装置を提供することを目的と
する。

【０００９】

【課題を解決するための手段】本発明者は、上記目的を
達成するために、不揮発性メモリを２ビット１組として
用いる連想メモリについて、鋭意研究した結果、従来の
ＣＡＭ構造における不具合が下記の点にあることを知見
した。

【００１０】すなわち、（１）この特開平１−１９４１
９６号公報に開示のＣＡＭ構造では、一致検索時に、一
致セルと不一致セルが混在すると共通化された一致検索
線を介して、ロウ“０”データの電位とハイ“１”デー
タの電位との衝突が発生してしまい、動作が保証できな
い。

【００１１】そればかりか、（２）高集積化になればな
るほどメモリセルの数は莫大なものになり、一致セルと
不一致セルが多数存在することになるため、全体では極
めて大きな電流が流れてしまう。

【００１２】本発明者は、上記知見に基づいて、本発明
に至ったものである。すなわち、本発明は、第１のデー
タ線から一致検索線への電気的接続または非接続を定義
する第１の不揮発性メモリセルと、これに対し第２のデ
ータ線から前記一致検索線への電気的接続または非接続
を定義する第２の不揮発性メモリセルと、これら第１お
よび第２の不揮発性メモリセルを制御する制御ワード線
とを１組の検索メモリワードブロックとする連想メモリ
装置であって、データ検索時の各信号線の電圧と不揮発
性メモリセルのしきい値電圧とが下記式（Ｉ）および
（II）を同時に満足するように調整されていることを特
徴とする連想メモリ装置を提供するものである。Ｖ_W−Ｖ_H＜Ｖ_tL＜Ｖ_W−Ｖ_L＜Ｖ_tH （Ｉ）Ｖ_W−Ｖ_S＜Ｖ_tL （II）ただし、Ｖ_tL：前記不揮発性メモリセルの低しきい値電圧Ｖ_tH：前記不揮発性メモリセルの高しきい値電圧Ｖ_W：前記制御ワード線の電圧Ｖ_H：前記データ線の“１”データを示す電圧Ｖ_L：前記データ線の“０”データを示す電圧Ｖ_S：前記データ検索時の前記一致検索線の電圧である。

【００１３】ここで、前記不揮発性メモリセルが、上記
式（Ｉ）および（II）を満足するしきい値電圧をもつ不
揮発性トランジスタにより構成されているのが好まし
い。また、上記連想メモリ装置であって、さらに、前記
データ検索時の電圧を上記式（Ｉ）および（II）を同時
に満足するように設定する手段を有するのが好ましい。

【００１４】

【発明の作用】本発明の連想メモリ装置は、１組の検索
メモリワードブロックにおいて、第１および第２のデー
タ線と一致検索線との電気的接続または非接続を定義す
る第１および第２の不揮発性メモリセルを制御ワード線
によって制御するように構成されている。一方、前記第
１および第２のデータ線、前記一致検索線、前記制御ワ
ード線などの信号線に印加される電圧と、前記第１およ
び第２の不揮発性メモリセルの低しきい値電圧との関係
が上記式（Ｉ）および（II）を満足するように調整され
ている。このため、一本の前記制御ワード線に多数の検
索メモリワードブロックが接続されている場合において
も、前記第１および第２のデータ線から加えられる検索
データと前記検索メモリワードブロックのメモリデータ
とが一致するブロックでは、たとえ、前記制御ワード線
の制御によっても前記第１および第２の不揮発性メモリ
セルの接続定義状態にかかわらず、前記第１および第２
のデータ線のいずれも前記一致検索線に接続することは
なく、前記検索データと前記メモリデータとが不一致の
ブロックのみにおいて、前記制御ワード線により前記第
１および第２の不揮発性メモリセルの接続定義状態に応
じて、前記第１のデータ線および第２のデータ線を各々
前記一致検索線に接続あるいは非接続せしめることが可
能となる。

【００１５】前記一致検索線の電位を前記一致検索線に
接続されているセンスアンプで検出することにより、前
記第１および第２のデータ線に印加される検索データに
よる、各ブロックの前記第１および第２の不揮発性メモ
リセルとの一致検索結果を得ることができる。従って、
たとえ、同一制御ワード線によって制御される多数組の
検索メモリワードブロックにおいて、検索データと不一
致となる検索メモリワードブロックと、一致する検索メ
モリワードブロックとの両方が存在してもこれらのブロ
ック間での電気的衝突をなくすことができ、極めて高い
精度で一致検索結果を得ることができ、かつ極めて高い
メモリセル選択の自由度を持つことができる。

【００１６】

【実施例】以下に、本発明に係る連想メモリ装置を添付
の図面に示す好適実施例に基づいて詳細に説明する。

【００１７】まず、本発明の説明に入る前に、従来の不
揮発性メモリを用いるＣＡＭ構造において生じる問題と
同様の問題が、不揮発性メモリセルを高集積ＣＡＭに応
用する場合にも存在することを図３に示す新たに考慮し
た２ビット１組のＣＡＭのFlash ＥＥＰＲＯＭメモリ構
造を用いて説明し、新たな考案を加え、本発明の主たる
発明のポイントを明らかにする。

【００１８】同図ではメモリセル３１ａ，３１ｂを１組
としたメモリぺア３１と、メモリセル３２ａ，３２ｂを
１組としたメモリペア３２とを各々１つのＣＡＭセルと
している。この例で挙げているものは、スタックセル構
造と称されるもので、電荷を蓄積するフローティングゲ
ート３３の直上にコントロールゲート３４を積層したも
のであり、高集積化に適した構造となっている。

【００１９】また、各メモリセルのフローティングゲー
ト３３の電荷蓄積状態によるしきい値電圧Ｖｔのばらつ
きを示したものが図４である。通常スタック構造のメモ
リセルの低しきい値電圧Ｖ_tLは、０．５〜３．５Ｖ程度
であり、３Ｖ程度のばらつきを持つ。しかし、ＣＡＭ構
造の場合はこのばらつきが致命的となる。これを論点の
１つとして以下の説明を続ける。

【００２０】メモリセル３１ａのフローティングゲート
３３には電子が注入され、高しきい値電圧Ｖ_tH（これを
データ“０”Ｌ（ロウ）と定義する）が、メモリセル３
１ｂはその反転の低しきい値電圧Ｖ_tL（これをデータ
“１”Ｈ（ハイ）と定義する）が、メモリセル３２ａは
低しきい値電圧Ｖ_tLが、メモリセル３２ｂは高しきい値
電圧Ｖ_tHが定義されている。即ち、メモリペア３１によ
り構成されるＣＡＭセルには“０”Ｌ（ロウ）データ
が、メモリペア３２のＣＡＭには“１”Ｈ（ハイ）デー
タが定義されているとする。この状態で各々のＣＡＭセ
ルに一致検索データ３９のデータの“０”Ｌ（ロウ）、
“０”Ｌ（ロウ）が一致検出される場合について考慮す
る。

【００２１】まず、接地トランジスタ３８をオフとし、
一致検索センスアンプ３７をアクティブとする。この一
致検索アンプ３７は電流駆動型のアンプであり、自らド
ライブ能力を有する。そのため一致検索線３６は、１．
５〜２．０Ｖ程度の電位に設定される。この設定電位
は、フローティングゲート３３の蓄積電荷に影響を与え
ないように小さい値であることが望ましく、一般的には
２Ｖ以下がよいと考えられている。

【００２２】ここで一般的なＣＡＭ動作としては、高電
位にプリチャージされた一致検索線の電荷が、不一致Ｃ
ＡＭセルのデータ線の“０”Ｌ（ロウ）によってディス
チャージされ低電位へと変化する。この変化を起こした
一致検索線が不一致を、逆に電位変化がなく高電位を維
持するものが一致をあらわす。この例では、メモリペア
３２のＣＡＭセルのデータ“１”Ｈ（ハイ）と検索デー
タ“０”Ｌ（ロウ）が異なり、一致検索線３６はデータ
線２ａ（“０”Ｌ（ロウ））によりディスチャージが発
生し低電位となる。

【００２３】具体的な検索動作としては、データ線１ａ
に一致検索データの“０”Ｌ（ロウ）電位の０Ｖが印加
され、データ線１ｂにはこの逆の“１”Ｈ（ハイ）電位
の１．５〜２．０Ｖが印加される。同様にして、データ
線２ａに一致検索データの“０”Ｌ（ロウ）電位の０Ｖ
が印加され、データ線２ｂにはこの逆の“１”Ｈ（ハ
イ）電位の１．５〜２．０Ｖが印加される。この時も、
上記理由によりハイ状態の電位は１．５〜２．０Ｖ程度
に低く設定される。

【００２４】この状態で、セレクトワード線３５がアク
ティブとなると、しきい値電圧ＶｔがＶ_tH（＞６．５
Ｖ：図４参照）のメモリセル３１ａ，３２ｂはオフ状態
を保つ。しかし、メモリセル３１ｂとメモリセル３２ａ
の場合は異なる動作をする。

【００２５】まず、メモリセル３２ａに着目する。一致
検索線３６の電荷を引き抜いて不一致を検出させるため
には、このメモリセル３２ａがオンしなければならな
い。しかるに、このトランジスタのしきい値電圧Ｖｔ
は、０．５〜３．５Ｖの値をとる（図４参照）。また、
このときのソース電極側はデータ線２ａとなり、０Ｖが
印加されている。従って、セレクトワード線３５の電圧
Ｖ_Ｗは３．５Ｖ以上である必要があり、通常はそれより
１Ｖ程度高い４．５Ｖ程度が適当と思われる。

【００２６】つまり、セレクトワード線３５の電圧Ｖ_W
≧４．５Ｖとしてはじめて一致検索線３６の電位がデー
タ線２ａの０Ｖ電位により引き落とされる。一方、一致
検索センスアンプ３７は電流駆動型でありドライブ能力
がある。このため、一致検索線３６の電位は最終的に
１．０〜１．５Ｖ程度に低下し、この約０．５Ｖ程度の
電圧低下によって不一致を検出する。もちろんこの電位
低下により不一致を検出するわけであるが、これにより
一致データを記憶していたＣＡＭセルのメモリセル３１
ｂに不都合が発生することになる。

【００２７】このメモリセル３１ｂの各々３つの電極
（ドレイン、ゲート、ソース）の電位を考えると、まず
ゲートは、セレクトワード線３５の４．５Ｖ以上、ソー
スは一致検索線３６の電位の１．０〜１．５Ｖ、またド
レインはデータ線の１．５〜２．０Ｖとなる。つまり、
このトランジスタのゲート、ソース電位差Ｖ_GSは、３．
０〜３．５（４．５−（１．０〜１．５））Ｖ以上とな
る。

【００２８】ところでこのメモリセル３１ｂのしきい値
電圧Ｖ_t は、最低０．５Ｖである（図４参照）。つま
り、Ｖ_GS（＝３．０〜３．５）＞Ｖ_t （＝０．５）となり、この時の基板バイアス効果によるメモリセル３
１ｂのしきい値電圧の上昇を考慮しても、このメモリセ
ル３１ｂのトランジスタはオンしてしまう。このため、
データ線１ｂのハイ電位からデータ線２ａのロウ電位に
貫通電流が流れることになる。

【００２９】一般に連想メモリの場合、一致検索動作
は、複数のセレクトワード線に渡り同時に行われる。従
って、各セレクトワード線での貫通電流はチップ全体で
はきわめて大きな値となり、動作不能という致命的な問
題となる。また、データ線１ｂのハイ電位によりデータ
一致検索線３５の電位があがり、一致検索センスアンプ
３７による電位差検出が困難な状態になる問題も発生す
る。

【００３０】このような新たな考察をもとに、本発明に
係わる連想メモリ装置を添付図面に基づいて具体的に説
明する。図１は本発明の連想メモリ装置の一実施例を示
すものである。図１に示すＣＡＭメモリは、前述と同様
に、ＣＡＭの構成単位となっている２ビット１組のＥＥ
ＰＲＯＭメモリセルにより構成したものである。ＣＡＭ
メモリセル１１は、例えばスタック型ＦｌａｓｈＥＥＰ
ＲＯＭセル１１ａ、１１ｂからなり、ＥＥＰＲＯＭセル
１１ａと１１ｂは、互いに相反する記憶状態を有するよ
うに書き込まれている。ここでは、ＥＥＰＲＯＭセル１
１ａにはデータ“０”Ｌ（ロウ）、１１ｂにはデータ
“１”Ｈ（ハイ）が書き込まれ、ＥＥＰＲＯＭセル１２
ａにはデータ“１”Ｈ（ハイ）、１２ｂにはデータ
“０”Ｌ（ロウ）が書き込まれたものとする。これらＥ
ＥＰＲＯＭメモリセル１１ａ、１１ｂとメモリセル１２
ａ、１２ｂは各々メモリペアを構成し、２ビットのＣＡ
Ｍメモリセル１１、１２となる。

【００３１】ＥＥＰＲＯＭメモリセル１１ａ、１１ｂ、
１２ａ、１２ｂは、例えば図２に示すような具体的構造
を持つＥＥＰＲＯＭメモリセル２０からなる。ＥＥＰＲ
ＯＭメモリセル２０は、Ｐ基板２１にｎのソース２２、
ドレイン２３を形成し、その間のＰ基板２１上にトンネ
ル酸化膜２４、その上にフローティングゲート２５、さ
らにその上にコントロールゲート２６を形成したもので
ある。書き込みは高電圧パルス２７をコントロールゲー
ト２６に印加することによってフローティングゲート２
５へのホットエレクトロンの注入を行ない、しきい値電
圧Ｖ_t をＶ_W 以上の所定の電圧に上げることにより
“０”Ｌ（ロウ）のデータ状態を定義する。また、
“１”Ｈ（ハイ）の書き込みは、ソース２２またはドレ
イン２３側にフローティングゲートから電子を引き抜く
ことによって行なっている。本願では、データ“０”Ｌ
（ロウ）が書き込まれたＥＥＰＲＯＭメモリセルのしき
い値電圧は高しきい値電圧Ｖ_tH、データ“１”Ｈ（ハ
イ）が書き込まれたＥＥＰＲＯＭメモリセルのしきい値
電圧は低しきい値電圧Ｖ_tLをとるものとする。

【００３２】従って、図１のＥＥＰＲＯＭセル１１ａお
よび１２ｂのフローティングゲート１３に記入されてい
る記号“Ｈ”は電子が注入された状態を示し、これらの
セルのトランジスタは高しきい値電圧Ｖ_tHを持ち、デー
タ“０”Ｌ（ロウ）を記憶していることを示す。一方、
ＥＥＰＲＯＭセル１１ｂおよび１２ａのフローティング
ゲート１３に記入されている記号“Ｌ”は電子が引き抜
かれた状態を示し、これらのセルのトランジスタは低し
きい値電圧Ｖ_tLを持ち、データ“１”Ｈ（ハイ）を記憶
していることを示す。

【００３３】ＣＡＭメモリセル１１において、ＥＥＰＲ
ＯＭメモリセル１１ａのドレインはデータ線（ビット
線）１ａに、ＥＥＰＲＯＭメモリセル１１ｂのドレイン
はデータ線（ビットバー線）１ｂに接続され、両メモリ
セル１１ａ、１１ｂのコントロールゲート１４は同一セ
レクトワード線１５に接続され、両メモリセル１１ａ、
１１ｂのソースは一致検索線１６に接続される。ＣＡＭ
メモリセル１２についても、構成するＥＥＰＲＯＭメモ
リセル１２ａ、１２ｂのデータ内容および両メモリセル
１２ａ、１２ｂのドレインの接続がそれぞれデータ線２
ａおよびデータ線２ｂであること以外は全く同様に構成
される。更に、一致検索線１６にはプリチャージトラン
ジスタ１７ａを含む一致検索センスアンプ１７と接地ト
ランジスタ１８が設けられている。このようなＣＡＭメ
モリセルが、一致検索線１６とセレクトワード線１５と
を共通化されて、複数配置されている。

【００３４】まず、ＣＡＭメモリセルのデータ読み出し
動作について簡単に説明する。通常の読み出し動作で
は、データ線１ａ，１ｂ，２ａ，２ｂの先に設けられた
選択回路５およびセンスアンプ６を用いて行う。選択回
路５によって、例えばデータ線１ｂにセンスアンプ６が
接続される。このアンプは電流検出型であり、データ線
１ｂは非読み出し時に例えば１．５〜２．０Ｖに保たれ
る。次いでセレクトワード線１５にＶ_W 、例えば５Ｖが
印加されると、Ｖ_w ＞Ｖ_tLに設定されているのでデータ
線１ｂと一致検索線１６との間のメモリセル１１ｂがオ
ンする。一方、この時一致検索線１６は接地トランジス
タ１８によってグランド電位に固定されており、このた
めデータ線１ｂの電位は下がり１．０〜１．５Ｖ程度に
変化する。この変化をセンスアンプ６で検出し、その結
果を出力する。

【００３５】これに対し、選択回路５によってデータ線
１ａにセンスアンプ６が接続され、データ線が同様に
１．５〜２．０Ｖに保たれる。次いでワード線１５に同
様にＶ_Ｗ（５Ｖ）の電圧が印加されるが、データ線１ａ
と一致検索線との間のＥＥＰＲＯＭメモリセル１１ａは
高しきい値電圧Ｖ_ｔＨを持ち、Ｖ_Ｗ＜Ｖ_ｔＨに設定され
ているのでオンしない。従って、データ線１ａの電位は
変化しない。これをセンスアンプ６で検出し、その結果
を出力する。こうして、各メモリセルに記憶されている
データの読み出しが行われる。ここで、データ線１ａ、
１ｂの電位を２Ｖ以下にしている理由は、メモリセルに
蓄積された電荷へのデータ読み出し時の影響を抑制する
ためである。

【００３６】次に、上述のような構成のＣＡＭメモリに
ついて、前述のようなメモリセル間の電位干渉などの不
具合が発生することなく、入力データとの一致検索が可
能であることを以下に説明する。

【００３７】本発明においては、一致検索時のセレクト
ワード線の印加電圧Ｖ_W と、データ“０”Ｌ（ロウ）が
入力されたデータ線の印加電圧Ｖ_L 、データ“１”Ｈ
（ハイ）が入力されたデータ線の印加電圧Ｖ_H 、一致検
索線の印加電圧Ｖ_S と、２ビット１組のＣＡＭメモリの
データ“１”を記憶しているＥＥＰＲＯＭセルの低しき
い値電圧Ｖ_tLとの関係が下記式を満足するように調整さ
れている。Ｖ_W −Ｖ_H ＜Ｖ_tL＜Ｖ_W −Ｖ_L （Ｉ）Ｖ_W −Ｖ_S ＜Ｖ_tL （II）もちろん、従来通り、２ビット１組のＣＡＭメモリのデ
ータ“０”を記憶しているＥＥＰＲＯＭセルは高しきい
値電圧Ｖ_tHを持ち、セレクトワード線の印加電圧Ｖ_W が
印加（ハイの状態）された場合であってもオンしないよ
うに設定されていることはいうまでもない。すなわち、
ここでもＶ_tH＞Ｖ_W −Ｖ_L ＞Ｖ_W −Ｖ_H かつＶ_tH＞Ｖ_W −Ｖ_S (III) ように設定されている。

【００３８】次に、一致検出動作について説明する。ま
ず、メモリセル１１ａ，１１ｂ，１２ａ，１２ｂを２セ
ル１組のメモリペアとしてデータを書き込む。この組は
必ずしも隣接するメモリセルである必要はないが、この
例では説明容易化のために隣接するセルに相反するデー
タを書き込んである。

【００３９】メモリペアにより構成されるＣＡＭセル１
１は“０”Ｌ（ロウ）、メモリペアであるＣＡＭセル１
２は“１”Ｈ（ハイ）である。一致検索データ１９は、
これらＣＡＭメモリセル１１，１２に対して各々“０”
Ｌ（ロウ），“０”Ｌ（ロウ）を検出することにする。
従って、メモリペア１１のＣＡＭセルのデータは検索デ
ータと一致するが、メモリペア１２のＣＡＭセルのデー
タは不一致となる。

【００４０】まず、データ線１ａには“０”Ｌ（ロウ）
電圧Ｖ_L （通常ＯＶ）、データ線１ｂには“１”Ｈ（ハ
イ）電圧Ｖ_H が印加され、データ線２ａには“０”Ｌ
（ロウ）電圧Ｖ_L 、データ線２ｂには“１”Ｈ（ハイ）
電圧Ｖ_H が印加される。また、接地トランジスタ１８は
オフ、一致検索線１６はプリチャージトランジスタ１７
ａによって“１”Ｈ（ハイ）状態に設定される。ここ
で、一致検索線１６の電圧をＶ_S として表す。

【００４１】この状態でセレクトワード線１５が“１”
Ｈ（ハイ）となると電圧Ｖ_W が印加され、メモリペア１
１、１２を構成する各々のメモリセル１１ａ，１１ｂ，
１２ａ，１２ｂのコントロールゲート１４に“１”Ｈ
（ハイ）の電圧Ｖ_W が印加される。

【００４２】メモリセル１１ａおよび１１ｂは、フロー
ティングゲート１３に電子が注入され、上記式(III）で
示すようにセレクトワード線のＨ（ハイ）電圧Ｖ_W では
オンしない高しきい値電圧Ｖ_tHを持ち、前述のデータ読
み出しと同様にオフ状態を保つ（これは、図４に示すよ
うにＶ_tH＞６．５ＶであるＥＥＰＲＯＭメモリセルを用
い、Ｖ_W ＝５Ｖ、Ｖ_H ＝１．５〜２．０Ｖ、Ｖ_L ＝０
Ｖ、Ｖ_S ＝１．５〜２．０Ｖとした場合にも同じであ
る）。従って、データ線１ａの“０”Ｌ（ロウ）状態と
データ線２ｂの“１”Ｈ（ハイ）状態が一致検索線１６
に影響を与えることはない。しかし、低しきい値電圧Ｖ
_tLを持つメモリセル１１ｂおよびメモリセル１２ａの場
合は異なる。その低しきい値Ｖ_tLと各信号線の電圧Ｖ
_W 、Ｖ_H 、Ｖ_L、Ｖ_S との何の関係が上記式（Ｉ）およ
び（II）を満足することが重要な問題となる。

【００４３】以下に具体的に説明する。まず、メモリセ
ル１２ａの場合は、蓄積データ“１”Ｈ（ハイ）と検索
データ“０”Ｌ（ロウ）が異なる。このためデータ線２
ａの“０”Ｌ（ロウ）状態によって一致検索線１６の
“１”Ｈ（ハイ）状態の電荷を引き抜く必要がある。

【００４４】ここで、データ線の電圧がＶ_Ｌ（Ｌ状
態）、一致検索線１６の電圧がＶ_Ｓ（Ｈ状態）に電位設
定されており、セレクトワード線にＶ_Ｗ（Ｈ状態）が印
加されたとする。するとメモリセル１２ａのゲート、ソ
ース電位差Ｖ_ＧＳはＶ_Ｗ−Ｖ_Ｌとなる。即ち、Ｖ_ＧＳ＝（セレクトワード線１５のＨ電圧）−（データ線２ａのＬ電圧）＝Ｖ_Ｗ＝Ｖ_Ｌ一方、このＥＥＰＲＯＭメモリセル１２ａのしきい値電
圧Ｖｔは、低しきい値電圧Ｖ_ｔＬである。

【００４５】ここで、本発明においては、上記式（Ｉ）
を満足するよう調整されているので、Ｖ_Ｗ−Ｖ_Ｌ＞低し
きい値電圧Ｖ_ｔＬとなり、メモリセル１２ａはオンし、
プリチャージトランジスタ１７ａでプリチャージされた
一致検索線１６の電位を下げる。この電位降下を一致検
索センスアンプ１７で検出し、不一致信号が出力され
る。

【００４６】一方、同一セレクトワード線に接続される
メモリペアのメモリセル間で電位干渉を起こさないため
に、メモリペア１１の場合は、蓄積データ“０”Ｌ（ロ
ウ）と検索データ“０”Ｌ（ロウ）が一致しており、メ
モリセル１１ｂはオフの状態を保ちデータ線１ｂと一致
検索線１６は非接続の状態を保つ必要がある。

【００４７】ここで、メモリセル１１ｂのゲート、ドレ
イン電位差Ｖ_ＧＤはＶ_Ｗ−Ｖ_Ｈおよびゲート、ソース電
位差Ｖ_ＧＳは、Ｖ_Ｗ−Ｖ_Ｓとなる。すなわち、Ｖ_ＧＤ＝（セレクトワード線１５のＨ電圧）−（データ線１ｂのＨ電圧）＝Ｖ_Ｗ−Ｖ_ＨＶ_ＧＳ＝（セレクトワード線１５のＨ電圧）−（一致検索線の電圧）＝Ｖ_Ｗ−Ｖ_Ｓ一方、このＥＥＰＲＯＭメモリセル１１ｂのしきい値電
圧Ｖｔは、低しきい値電圧Ｖ_ｔＬである。本発明におい
ては、上記式（Ｉ）および（ＩＩ）を満足するように調
整されているのでＶ_ＧＤ＝Ｖ_Ｗ−Ｖ_Ｈ＜Ｖ_ｔＬかつＶ
_ＧＳ＝Ｖ_Ｗ−Ｖ_Ｓ＜Ｖ_ｔＬであるので、ＥＥＰＲＯＭメ
モリセル１１ｂはオンしない。従って、データ線１ｂと
一致検索線１ｂは非接続の状態を保つ。

【００４８】つまり、一致検索動作時に各信号線（ワー
ド線１５、データ線１ａ、１ｂ、２ａ、２ｂおよび一致
検索線１６）の電圧Ｖ_W 、Ｖ_H 、Ｖ_L 、Ｖ_S とＥＥＰＲ
ＯＭメモリセル１１ａ、１１ｂ、１２ａ、１２ｂのしき
い値電圧、特にセル１１ｂおよび１２ａの低しきい値電
圧Ｖ_tLとの関係を調整しているので、メモリセル１２ａ
のみがオンし、メモリセル１１ｂはオフとすることがで
きる。この結果、データ線１ｂの“１”Ｈ（ハイ）電位
Ｖ_H からデータ線２ａの“０”Ｌ（ロウ）電位Ｖ_L への
貫通電流を防止あるいは制御することができる。

【００４９】従って、同一セレクトワード線１５で制御
される多数のＣＡＭセル１１、１２、……に、検索デー
タと記憶データとが不一致のセルと一致のセルが混在し
ていても、一致セルのＥＥＰＲＯＭメモリセルは両方と
もオンせず、不一致セルの一方のＥＥＰＲＯＭメモリセ
ルのみがオンするので、電位干渉を起こすことなく、確
実に一致検索線１６の電位を降下させることができるの
で、この電圧をセンスアンプ１７によって検出すること
により不一致を検出することができる。

【００５０】一方、同一のセレクトワード線１５で制御
される多数のＣＡＭセル１１、１２、……のすべてにお
いて、検索データと記憶データとが一致する時にはすべ
てのＣＡＭセルのすべてのＥＥＰＲＯＭメモリセルがオ
ンせず、データ線と一致検索線１６とが電気的に接続さ
れることはないので、一致検索線１６の電位はプリチャ
ージトランジスタ１７ａによるプリチャージ電圧Ｖ_S か
ら変化しない。従ってこの電圧をセンスアンプ１７によ
って検出することにより一致を検出することができる。

【００５１】このように、常にメモリセル間の電位干渉
を生じさせることなく確実に一致検索動作させること
は、従来のメモリのしきい値電圧と各信号線の電圧が調
整されていない不揮発性タイプの連想メモリでは、不可
能である。このような不揮発性メモリのしきい値電圧と
各信号線の電圧の調整は、（１）各信号線の電圧に応じ
て、ＥＥＰＲＯＭの低しきい値電圧を上記式（Ｉ）およ
び（II）を満足するように調整あるいは設定することに
よって行う、または（２）使用する不揮発性メモリのし
きい値電圧、特に低しきい値電圧が決められている場合
には、各信号線の電圧、特に制御ワード線、第１および
第２のデータ線、一致検索線の電圧を上記式（Ｉ）およ
び（II）を満足するように調整または設定することによ
って行うことができる。

【００５２】上記（１）のＥＥＰＲＯＭの低しきい値電
圧Ｖ_ｔＬの調整あるいは設定は、図２に示す高電圧パル
ス印加手段２７によって行なうことができる。例えば、
従来のように、制御ワード線の電圧Ｖ_Ｗ＝５Ｖ、データ
“０”の入力データ線電圧Ｖ_Ｌ、データ“１”の入力デ
ータ線電圧Ｖ_Ｈ、一致検索線の電圧Ｖ_Ｓ＝１．５〜２．
０Ｖとする時、ＥＥＰＲＯＭの高しきい値電圧をＶ_ｔＨ
＞５Ｖ、低しきい値電圧を３．０Ｖ＜Ｖ_ｔＬ＜５Ｖに設
定すればよい。このしきい値電圧Ｖｔの調整または設定
は、図２に示すＥＥＰＲＯＭ２０のように、高電圧パル
ス印加手段２７によってコントロールゲート１４に印加
する高電圧パルスの大きさや印加する回数を変えること
により、フローティングゲート１３に注入するホットエ
レクトロンの量を調整または設定することにより行なえ
ばよいし、また、フローティングゲート１３から電子を
引き抜いて行なえばよいし、さらには引き抜く電子の量
を調整または設定することにより行なえばよい。

【００５３】また、上記（２）の各信号線の電圧の調整
または設定を行なう場合は、図１に示すように、第１お
よび第２データ線のデータ“１”の電圧Ｖ_Ｈおよびデー
タ“０”の電圧Ｖ_Ｌを各々の電圧制御手段３によって、
制御ワード線１５の駆動電圧Ｖ_Ｗを電圧制御手段４によ
って、一致検索線１６の電圧をプリチャージトランジス
タ１７ａによって調整または設定することによって行な
うことができる。ここで、電圧制御手段３、４は、特に
限定はなく従来公知のものを用いることができる。例え
ば、図４に示すようなＥＥＰＲＯＭを使う場合、すなわ
ちＶ_ｔＨ＞６．５Ｖ、Ｖ_ｔＬ＝０．５〜３．５Ｖである
場合、例えばＶ_Ｗ＝４．０Ｖ、Ｖ_Ｈ＝４．０Ｖ、Ｖ_Ｌ＝
０Ｖ、Ｖ_Ｓ＝４．０Ｖに設定すればよい。一致検索セン
スアンプとして図示例のダイナミックタイプの一致検索
センスアンプ１７の代りに、データ読み出し時のセンス
アンプ６と同様な電流駆動（検出）型のセンスアンプを
用いてもよい。むしろ電流駆動型のセンスアンプは、定
常的な駆動電流を持たず、低消費電力であるダイナミッ
クタイプの一致検索センスアンプ１７よりも一致検索線
１６の電位を調整または設定しやすいので好ましい。

【００５４】以上、上述の例ではＥＥＰＲＯＭメモリセ
ルを２ビット１組としたＣＡＭセルを代表例にあげて説
明したが、本発明はこれに限定されることはなく、通常
の不揮発性メモリセル（マスクＲＯＭ、ＥＰＲＯＭ等）
にも適応できることはいうまでもない。

【００５５】さらに、本発明の連想メモリ装置は、より
高集積化のために、一致検索線、センスアンプ（Ｓ．
Ａ．）、第１のデータ線（ビット線）、第２のデータ線
（ビットバー線）を共通化した構造（特願平３−２３２
０７３号明細書参照）に適応してもよい。

【００５６】また、これまでは全てＮＯＲ型のメモリセ
ルについて説明してきたが、ＮＡＮＤ型のＣＡＭセルに
ついても、本発明は適用可能である（このＮＡＮＤ型構
造に関しては、特願平３−２３９８９０号明細書参
照）。

【００５７】

【発明の効果】本発明によれば、不揮発性メモリを２ビ
ット１組とするＣＡＭ構造における一致検索時の各メモ
リセル間の貫通電流を防止または制御して、多数のメモ
リセルの一致検索を相互干渉なく、高速で行なうことが
できる。また、各信号線の電圧が大きく変えられないも
のでも、メモリセルの低しきい値電圧を所要値に設定す
ることにより、また、従来のメモリセルのように各ＣＡ
Ｍセルを構成するメモリセルのしきい値電圧等のバラツ
キが大きいものでも、各信号線の電圧を調整することに
より、一致検索時の各ＣＡＭセル間の電気的衝突をなく
すことができるものであり、極めて高いメモリセル選択
の自由度を持つものである。

【００５８】また、このＣＡＭを近年重要視されている
データベースメモリとして使用することにより、極めて
高速な任意キーワード検索機能を持つ大容量データベー
スシステムが実現できる。

【図面の簡単な説明】

【図１】本発明に係る連想メモリ装置の一実施例の構
成図である。

【図２】本発明に係る連想メモリ装置に用いられるＥ
ＥＰＲＯＭメモリセルの一実施例の構成図である。

【図３】本発明に係る連想メモリ装置を説明するため
のスタック型メモリによる構成図である。

【図４】図３に示す連想メモリ装置に用いられるスタ
ック型メモリセルのしきい値電圧の分布図である。

【符号の説明】

１ａ、１ｂ、２ａ、２ｂデータ線３、４電圧制御手段５選択回路６センスアンプ１１ａ、１１ｂ、１２ａ、１２ｂＥＥＰＲＯＭセル１１、１２ＣＡＭメモリセル１３フローティングゲート１４コントロールゲート１５セレクトワード線１６一致検索線１７一致検索センスアンプ１７ａプリチャージトランジスタ１８接地トランジスタ１９一致検索データ２０ＥＥＰＲＯＭメモリセル２１Ｐ基板２２ソース電極２３ドレイン電極２４トンネル酸化膜２５フローティングゲート２６コントロールゲート２７高電圧パルス印加手段

Claims

(57)【特許請求の範囲】

【請求項１】第１のデータ線から一致検索線への電気的
接続または非接続を定義する第１の不揮発性メモリセル
と、これに対し第２のデータ線から前記一致検索線への
電気的接続または非接続を定義する第２の不揮発性メモ
リセルと、これら第１および第２の不揮発性メモリセル
を制御する制御ワード線とを１組の検索メモリワードブ
ロックとする連想メモリ装置であって、データ検索時の
各信号線の電圧と不揮発性メモリセルのしきい値電圧と
が下記式（Ｉ）および（II）を同時に満足するように調
整されていることを特徴とする連想メモリ装置。Ｖ_W−Ｖ_H＜Ｖ_tL＜Ｖ_W−Ｖ_L＜Ｖ_tH （Ｉ）Ｖ_W−Ｖ_S＜Ｖ_tL （II）ただし、Ｖ_tL：前記不揮発性メモリセルの低しきい値電圧Ｖ_tH：前記不揮発性メモリセルの高しきい値電圧Ｖ_W：前記制御ワード線の電圧Ｖ_H：前記データ線の“１”データを示す電圧Ｖ_L：前記データ線の“０”データを示す電圧Ｖ_S：前記データ検索時の前記一致検索線の電圧である。
【請求項２】前記不揮発性メモリセルが、上記式（Ｉ）
および（II）を満足するしきい値電圧をもつ不揮発性ト
ランジスタにより構成されていることを特徴とする請求
項１に記載の連想メモリ装置。
【請求項３】請求項１に記載の連想メモリ装置であっ
て、さらに、前記データ検索時の電圧を上記式（Ｉ）お
よび（II）を同時に満足するように設定する手段を有す
ることを特徴とする連想メモリ装置。