JP2748396B2 - 論理シミュレーション方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理回路の論理シミュレーション方式に関
する。

〔従来の技術〕

一般に、論理回路の論理設計が一応完了すると、その
論理回路の正常性を検証するため、検証入力データに従
って論理シミュレーションが行われる。そして、その
後、上記の論理回路に対し何等かの論理変更が施された
場合、従来は、その変更回路を含んだ変更後の論理回路
に対して再度同じ検証入力データを使用した論理シミュ
レーションを行い、この変更後の論理回路の正常性を検
証している。

〔発明が解決しようとする課題〕

上述した従来の論理シミュレーション方式は、論理回
路の一部の論理変更でも、変更前論理回路の論理シミュ
レーション結果を再利用することなく、変更後論理回路
の全ての論理回路の論理シミュレーションを再実行して
その論理変更の正常性を検証している為、多くの計算機
リソースが必要になるという問題点があった。

本発明はこのような事情に鑑みてなされたものであ
り、その目的は、論理回路の一部に論理変更があった場
合、少ない計算機リソースで論理シミュレーションが可
能な論理シミュレーション方式を提供することにある。

〔課題を解決するための手段〕

本発明は上記目的を達成するために、論理設計された
変更前論理回路に対して論理変更が加えられた変更後論
理回路の論理シミュレーションにおいて、 前記変更後論理回路内の変更箇所から全経路のファン
アウトトレースを行ない変更箇所に接続されている出力
端子を求めるファンアウトトレース手段と、 前記ファンアウトトレース手段によりファンアウトト
レースされた全ての出力端子から入力端子までの全経路
のファンイントレースを行うファンイントレース手段
と、 前記ファンアウトトレース手段によりファンアウトト
レースされなかった出力端子をシミュレーション対象外
出力端子群情報として記憶するシミュレーション対象外
出力端子群情報記憶手段と、 前記ファンイントレース手段の結果に基づきシミュレ
ーション対象論理回路情報を作成するシミュレーション
対象回路作成手段と、 前記変更前論理回路の論理シミュレーション結果と、
前記変更前論理回路の論理シミュレーションに用いたと
同一の入力パターンを用いて前記シミュレーション対象
論理回路情報に基づいて論理シミュレーションされた論
理シミュレーション結果と、前記シミュレーション対象
外出力端子群情報とを編集して前記変更後論理回路全体
のシミュレーション結果を生成するシミュレーション結
果編集手段とを有する。

〔作用〕

変更後論理回路の論理シミュレーションを行う場合、
ファンアウトトレース手段は、変更後論理回路内の変更
箇所から全経路のファンアウトトレースを行ない変更箇
所に接続されている出力端子を求め、ファンイントレー
ス手段は、ファンアウトトレース手段によりファンアウ
トトレースされた全ての出力端子から入力端子までの全
経路のファンイントレースを行い、その出力端子に接続
されている全ての素子を求める。そして、シミュレーシ
ョン対象外出力端子群情報記憶手段は、ファンアウトト
レース手段によりファンアウトトレースされなかった出
力端子をシミュレーション対象外出力端子群情報として
記憶すると共に、シミュレーション対象回路作成手段
は、ファンイントレース手段の結果に基づき、変更箇所
の加入によって新たに論理シミュレーションをしなけれ
ばならない素子だけを変更後論理回路から抽出しシミュ
レーション対象論理回路情報を作成する。次に、このシ
ミュレーション対象論理回路情報に対して変更前論理回
路の論理シミュレーションに用いたと同一の入力パター
ンを用いて論理シミュレーションを行う。そして、シミ
ュレーション結果編集手段は、変更前論理回路の論理シ
ミュレーション結果と、シミュレーション対象論理回路
情報の論理シミュレーション結果と、シミュレーション
対象外出力端子群情報とを編集して変更後論理回路全体
のシミュレーション結果を生成する。従って、変更箇所
の加入によって論理シミュレーション結果に影響を与え
ない素子については変更前論理回路の論理シミュレーシ
ョン結果を有効に再利用し、変更箇所の加入によって論
理シミュレーション結果に影響を与える素子についてだ
け論理シミュレーションを行い、これらの結果を編集し
て変更後論理回路の論理シミュレーション結果とする
為、変更後論理回路の論理シミュレーションに使用する
計算機リソースを大幅に低減することが可能となる。

〔実施例〕

次に本発明の実施例について図面を参照して説明す
る。

第１図は本発明の実施例の構成図であり、シミュレー
ション対象回路作成手段１は、変更前論理回路情報10と
変更後論理回路情報11とを入力情報として、ファンアウ
トトレース手段２とファンイントレース手段３とを制御
して、シミュレーション対象論理回路情報４とシミュレ
ーション対象外出力端子群情報５とを出力し、論理シミ
ュレーション手段６は、変更前論理回路情報10と入力パ
ターン情報12とを入力情報として変更前論理回路結果情
報13を出力するか、あるいはシミュレーション対象回路
作成手段１の出力であるシミュレーション対象論理回路
情報４と、入力パターン情報12とを入力情報として対象
論理回路結果情報７を出力し、シミュレーション結果編
集手段８は、シミュレーション対象回路作成手段１の出
力結果であるシミュレーション対象外出力端子群情報５
と、論理シミュレーション手段６の出力結果である変更
前論理回路結果情報13および対象論理回路結果情報７と
を入力情報として変更後論理回路結果情報９を出力す
る。

変更前論理回路情報10は、論理回路の設計が一応完了
したときの論理回路を構成する素子，各素子間の接続情
報等を含んでいる。

変更後論理回路情報11は、変更前論理回路情報10に対
応する論理回路の一部に変更が加えられた後の論理回路
を構成する素子，各素子間の接続情報等を含んでいる。

ファンアウトトレース手段２は、論理回路の変更が加
えられた変更箇所から全経路を公知の手段でファンアウ
トトレースして変更箇所に接続されている全ての出力端
子を求める。

ファンイントレース手段３は、ファンアウトトレース
手段２により求められた出力端子から入力端子までの全
経路を公知の手段でファンイントレースして、この出力
端子に接続されている全ての素子を求める。

シミュレーション対象回路作成手段１は、変更前論理
回路情報10と変更後論理回路情報11に基づいて、シミュ
レーション対象論理回路情報４とシミュレーション対象
外出力端子群情報５とを出力する。即ち、変更前論理回
路情報10と変更後論理回路情報11とを入力情報として、
先ず、変更前論理回路情報10と変更後論理回路情報11と
を照合し、変更後論理回路情報11が変更前論理回路情報
10に対して素子，各素子間の接続情報等が異なる変更箇
所を変更後論理回路情報11から抽出する。そして、ファ
ンアウトトレース手段２を制御して変更箇所に接続して
いる出力端子を全て求めると共に、ファンアウトトレー
ス手段２の結果によりファンアウトトレースされなかっ
た出力端子をシミュレーション対象外出力端子群情報５
として出力する。次に、ファンイントレース手段３を制
御して、ファンアウトトレース手段２によりファンアウ
トトレースされた出力端子に接続している全ての素子を
求める。そして、変更後論理回路情報11内の入力端子の
ファンアウト素子がファンイントレース手段３により、
ファンイントレースされた否かを判定し、ファンイント
レースされていないときは、そのファンアウト素子は変
更箇所に関係しない為、入力端子とそのファンアウト素
子間の接続を断ち切る。他方、ファンイントレースされ
ているときは、変更箇所に関係する為、接続関係はその
ままとする。そして、これらの処理がなされた結果をシ
ミュレーション対象論理回路としてシミュレーション対
象論理回路情報４に出力する。このような処理を行うシ
ミュレーション対象回路作成手段１の処理例を第２図に
示す。

入力パターン情報12は、論理シミュレーション手段６
に加える検証入力データ等の情報を含んでいる。

論理シミュレーション手段６は、変更前論理回路情報
10と変更後論理回路情報11とに対して論理シミュレーシ
ョンを行う。これは例えば以下のように行われる。

論理回路が作成されたときは、論理シミュレーション
手段６は変更前論理回路情報10と入力パターン情報12と
を入力情報として、入力パターン情報12に従って変更前
論理回路情報10の論理シミュレーションを公知の手段に
より行い、変更前論理回路情報10の論理シミュレーショ
ン結果である変更前論理回路結果情報13を出力する。そ
してこの変更前論理回路結果情報13により論理回路の正
常性が検証される。

その後、何等かの論理変更が生じたときは、その変更
を施した論理回路の情報（変更後論理回路情報11）に対
し論理シミュレーションを行うが、このとき論理シミュ
レーション手段６は、シミュレーション対象回路作成手
段１の出力結果であるシミュレーション対象論理回路情
報４と入力パターン情報12とを入力情報として、入力パ
ターン情報12に従ってシミュレーション対象論理回路情
報４の論理シミュレーションを公知の手段で行い、シミ
ュレーション対象論理回路情報４の論理シミュレーショ
ン結果である対象論理回路結果情報７を出力する。

シミュレーション結果編集手段８は、シミュレーショ
ン対象外出力端子群情報５と対象論理回路結果情報７と
変更前論理回路結果情報13とを入力情報として、これら
の入力情報を編集して変更後論理回路結果情報９を出力
する。即ち、シミュレーション結果編集手段８は、論理
回路に論理変更が生じる前、論理シミュレーション手段
６が既に出力してある変更前論理回路結果情報13と、論
理回路に論理変更が生じた後、論理シミュレーション手
段６が出力した対象論理回路結果情報７と、シミュレー
ション対象回路作成手段１が出力したシミュレーション
対象外出力端子群情報５とを入力情報として、先ず、シ
ミュレーション対象外出力端子群情報５に登録されてい
る出力端子については、変更前論理回路結果情報13に登
録されているこれらの出力端子に対応するシミュレーシ
ョン結果を変更後論理回路結果情報９に出力する。次
に、シミュレーション対象外出力端子群情報５に登録さ
れていない出力端子については、対象論理回路結果情報
７に登録されているこれらの出力端子に対応するシミュ
レーション結果を変更後論理回路結果情報９に出力す
る。この結果、変更後論理回路結果情報９には、変更後
論理回路情報11の全体の論理シミュレーション結果が出
力されることになる。

次に、本実施例の動作を便宜上想定した第３図の論理
回路を基にして説明する。なお、本図は、入力端子100,
100−１〜101−n,102−１〜102−ｎと、素子200,201−
１〜201−n,202−１〜202−ｎと、出力端子500−１〜50
0−n,501−１〜501−n,600−１〜600−ｎと、変更箇所
Ｘとを含み、ファンアウトトレース範囲20は、変更箇所
Ｘに対してファンアウトトレース手段２によりファンア
ウトトレースされた結果得られるファンアウトトレース
対象範囲、ファンイントレース範囲21、ファンアウトト
レース範囲20内の出力端子に対してファンイントレース
手段３によりファンイントレースされた結果得られたフ
ァンイントレース対象範囲である。

外部より論理シミュレーションの開始が指示される
と、先ず、シミュレーション対象回路作成手段１が動作
する。第２図のシミュレーション対象回路作成手段１の
ステップS1により変更前論理回路情報10と変更後論理回
路情報11とが照合され、変更箇所として第３図に示す変
更箇所Ｘが取出される。そしてステップS2によりファン
アウトトレース手段２が起動される。

これに応答して、ファンアウトトレース手段２は変更
箇所Ｘから出力端子までの全経路をファンアウトトレー
スして求める。この結果、第３図に示す例えばファンア
ウトトレース範囲20が求められる。

次に、ステップS3により、ファンアウトトレース手段
２により求められたファンアウトトレース範囲20内の一
つの出力端子、例えば出力端子600−１が取出され、ス
テップS4によりファンイントレース手段３が起動され
る。

起動されたファンイントレース手段３は、取出された
出力端子600−１から入力端子までのファンイントレー
スを行い出力端子600−１に接続されている全ての素子
を求める。

そして、ステップS5により未だファンイントレースさ
れていない出力端子が有るか否かが判定され、残りの出
力端子全てに対してステップS3〜ステップS5の処理がな
され、第３図に示す例えばファンイントレース範囲21が
求められる。

次にステップS6により未だ処理されていない変更箇所
が有るか否かが判定される。このときは変更箇所はＸだ
けと仮定しているので、ステップS7に進み、ファンアウ
トトレース手段２によりファンアウトトレースされなか
った出力端子500−１〜500−n,501−１〜501−ｎが論理
シミュレーション対象外出力端子としてシミュレーショ
ン対象外出力端子群情報５に出力される。

次に、ステップS8で第３図の例えば入力端子101−１
が取出され、ステップS9で入力端子101−１のファンア
ウト素子、例えば素子201−１が取出され、ステップS10
により、素子201−１がファンイントレース手段３によ
りファンイントレースされたか否かが判定される。この
素子201−１はファンイントレース範囲21の範囲外であ
りファンイントレース手段３によりファンイントレース
されていないので、ステップS11により入力端子101−1,
素子201−１間の接続を断ち切る。そしてステップS12に
より入力端子101−１に未だファンアウト素子が有るか
否かが判定される。入力端子101−１には未だファンア
ウト素子201−２が有るので再度ステップS9により素子2
01−２が取出され、ステップS10により、ファンイント
レース手段３によりファンイントレースされたか否かが
判定される。このときは、ファンイントレース範囲21の
範囲内でありファンイントレース手段３によりファンイ
ントレースされているので、入力端子101−1,素子201−
２間の接続はそのままとし、ステップS12により入力端
子101−１に未だファンアウト素子が接続されているか
否かが判定される。このときはファンアウト素子は無い
ので、ステップS13により未だ処理されていない入力端
子があるか否かが判定され、残りの全ての入力端子に対
してステップS8〜ステップS13の処理がなされ、第３図
に示すように入力端子100と素子200間の接続、入力端子
101−１と素子201−１間の接続、入力端子102−１と素
子202−１間の接続、…、入力端子102−ｎと素子202−
ｎ間の接続がそれぞれ断ち切られる。この結果、入力端
子100,101−１〜101−n,102−１〜102−ｎとファンイン
トレース手段３によりファンイントレースされたファン
イントレース範囲21とが論理シミュレーション対象論理
回路としてシミュレーション対象論理回路情報４に出力
される。

次に、論理シミュレーション手段６が起動される。論
理シミュレーション手段６は入力パターン情報12と、シ
ミュレーション対象回路作成手段１が出力したシミュレ
ーション対象論理回路情報４とを入力情報として、入力
パターン情報12に従って公知の手段によりシミュレーシ
ョン対象論理回路情報４の論理シミュレーションを実行
する。論理シミュレーション手段６は、先ず入力端子の
演算を実行する。しかしながらシミュレーション対象回
路作成手段１により、入力端子100,102−１〜102−ｎは
ファンアウト素子が無いためその部分の論理シミュレー
ションはここで終了し、入力端子101−１〜101−ｎはフ
ァンアウト素子が接続されている為、論理シミュレーシ
ョンの対象となる。従って、論理シミュレーションの対
象論理回路は全ての入力端子と、ファンイントレース手
段３によりファンイントレースされたファンイントレー
ス範囲21とになり、変更箇所に関係する素子だけが論理
シミュレーションの対象となる。論理シミュレーション
の終了後、変更後論理回路情報11の論理シミュレーショ
ン結果として対象論理回路結果情報７を出力する。

そして、シミュレーション結果編集手段８は、論理シ
ミュレーション手段６が出力した変更前論理回路結果情
報13および対象論理回路結果情報７と、シミュレーショ
ン対象回路作成手段１が出力したシミュレーション対象
外出力端子群情報５とを入力情報として、先ず、シミュ
レーション対象外出力端子群情報５に登録されている出
力端子500−１〜500−n,501−１〜501−ｎについては、
変更前論理回路結果情報13に登録されているこれらの出
力端子に対応するシミュレーション結果を変更後論理回
路結果情報９に出力する。次に、シミュレーション対象
外出力端子群情報５に登録されていない出力端子600−
１〜600−ｎについては、対象論理回路結果情報７に登
録されているこれらの出力端子に対応するシミュレーシ
ョン結果を変更後論理回路結果情報９に出力する。この
結果、変更後論理回路結果情報９には変更後論理回路情
報11全体の論理シミュレーション結果が出力されること
になる。

〔発明の効果〕 以上説明したように、本発明によれば、論理回路の一
部に論理変更があった場合、変更した論理回路の論理シ
ミュレーションを効率的に行うことが可能となり計算機
リソースを大幅に低減できるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の一例を示す構成図、 第２図はシミュレーション対象回路作成手段１の処理の
一例を示す流れ図および、 第３図は実施例の動作説明図である。 図において、 １……シミュレーション対象回路作成手段 ２……ファンアウトトレース手段 ３……ファンイントレース手段 ４……シミュレーション対象論理回路情報 ５……シミュレーション対象外出力端子群情報 ６……論理シミュレーション手段 ７……対象論理回路結果情報 ８……シミュレーション結果編集手段 ９……変更後論理回路結果情報 10……変更前論理回路情報 11……変更後論理回路情報 12……入力パターン情報 13……変更前論理回路結果情報 20……ファンアウトトレース範囲 21……ファンイントレース範囲 Ｘ……変更箇所

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】論理設計された変更前論理回路に対して論
   理変更が加えられた変更後論理回路の論理シミュレーシ
   ョンにおいて、 前記変更後論理回路内の変更箇所から全経路のファンア
   ウトトレースを行ない変更箇所に接続されている出力端
   子を求めるファンアウトトレース手段と、 前記ファンアウトトレース手段によりファンアウトトレ
   ースされた全ての出力端子から入力端子までの全経路の
   ファンイントレースを行うファンイントレース手段と、 前記ファンアウトトレース手段によりファンアウトトレ
   ースされなかった出力端子をシミュレーション対象外出
   力端子群情報として記憶するシミュレーション対象外出
   力端子群情報記憶手段と、 前記ファンイントレース手段の結果に基づきシミュレー
   ション対象論理回路情報を作成するシミュレーション対
   象回路作成手段と、 前記変更前論理回路の論理シミュレーション結果と、前
   記変更前論理回路の論理シミュレーションに用いたと同
   一の入力パターンを用いて前記シミュレーション対象論
   理回路情報に基づいて論理シミュレーションされた論理
   シミュレーション結果と、前記シミュレーション対象外
   出力端子群情報とを編集して前記変更後論理回路全体の
   シミュレーション結果を生成するシミュレーション結果
   編集手段とを具備したことを特徴とする論理シミュレー
   ション方式。