JP2773589B2 - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JP2773589B2 JP2773589B2 JP4348001A JP34800192A JP2773589B2 JP 2773589 B2 JP2773589 B2 JP 2773589B2 JP 4348001 A JP4348001 A JP 4348001A JP 34800192 A JP34800192 A JP 34800192A JP 2773589 B2 JP2773589 B2 JP 2773589B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- power supply
- clock
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコンピュータシステム、
特に寿命に限りのある電源、たとえば電池等を使用した
コンピュータシステムに関するものである。
特に寿命に限りのある電源、たとえば電池等を使用した
コンピュータシステムに関するものである。
【０００２】
【従来の技術】従来のコンピュータシステムの構成を図
８に示す。同図に示すように、従来のコンピュータシス
テムは、デジタルコンピュータ４１と、水晶発振子等の
固定周波数発振子４２（ａ）により一定の出力周波数の
出力信号を発生し、この出力信号によってデジタルコン
ピュータ４１を動作させるクロック発振器４２と、これ
らに電力を供給する電源４３とで構成されている。な
お、電源４３は電池４３（ａ）から得られる電圧を安定
化装置４３（ｂ）を介してコンピュータシステム全体に
電圧ＶCCを供給する。また、４４はリードオンリメモリ
（以下、ＲＯＭという）、４５はランダムアクセスメモ
リ（以下、ＲＡＭという）、４６は入力装置、４７は出
力装置で、これらはデジタルコンピュータ４１に接続さ
れている。
８に示す。同図に示すように、従来のコンピュータシス
テムは、デジタルコンピュータ４１と、水晶発振子等の
固定周波数発振子４２（ａ）により一定の出力周波数の
出力信号を発生し、この出力信号によってデジタルコン
ピュータ４１を動作させるクロック発振器４２と、これ
らに電力を供給する電源４３とで構成されている。な
お、電源４３は電池４３（ａ）から得られる電圧を安定
化装置４３（ｂ）を介してコンピュータシステム全体に
電圧ＶCCを供給する。また、４４はリードオンリメモリ
（以下、ＲＯＭという）、４５はランダムアクセスメモ
リ（以下、ＲＡＭという）、４６は入力装置、４７は出
力装置で、これらはデジタルコンピュータ４１に接続さ
れている。
【０００３】このような従来のコンピュータシステムに
おいては、電源４３として電池４３（ａ）等の寿命が限
られているものを用いた場合、使用するにつれて電池４
３（ａ）の電圧が低下する。ある程度の低下までは安定
化装置４３（ｂ）により電源電圧が一定に保たれている
が、所定の値以下に電池の電圧が低下すると電源電圧Ｖ
CCも低下し始める。一方、クロック発振器４２は、電源
電圧の変化にかかわらず、つねに水晶発振子等の固定周
波数発振子４２（ａ）で定められた一定の発振周波数の
信号を出力している。
おいては、電源４３として電池４３（ａ）等の寿命が限
られているものを用いた場合、使用するにつれて電池４
３（ａ）の電圧が低下する。ある程度の低下までは安定
化装置４３（ｂ）により電源電圧が一定に保たれている
が、所定の値以下に電池の電圧が低下すると電源電圧Ｖ
CCも低下し始める。一方、クロック発振器４２は、電源
電圧の変化にかかわらず、つねに水晶発振子等の固定周
波数発振子４２（ａ）で定められた一定の発振周波数の
信号を出力している。
【０００４】しかしながら、デジタルコンピュータ４
１、ＲＯＭ４４、ＲＡＭ４５等のコンピュータシステム
全体を構成するデジタル機器は供給されている電圧ＶCC
が一定のしきい値電圧以下になると動作しなくなるとい
う特性を有するので、コンピュータシステムにおいて電
源として用いる電池の放電にともなって電源電圧が降下
し始めると、前触れなく突然にデジタルコンピュータ４
１等が動作不能になり、システム全体が停止するという
おそれがあった。
１、ＲＯＭ４４、ＲＡＭ４５等のコンピュータシステム
全体を構成するデジタル機器は供給されている電圧ＶCC
が一定のしきい値電圧以下になると動作しなくなるとい
う特性を有するので、コンピュータシステムにおいて電
源として用いる電池の放電にともなって電源電圧が降下
し始めると、前触れなく突然にデジタルコンピュータ４
１等が動作不能になり、システム全体が停止するという
おそれがあった。
【０００５】このような問題を解決するために、電源電
圧の変化を検知して、この変化にもとづいて周波数発振
器から得られる固定の発振周波数を分周器等によって分
周し、周波数を変えて電源電圧の変化に対応させる構成
が提案されている（例：特開平１−２５５０２１号公
報、特開昭６１−６７２１号公報）。
圧の変化を検知して、この変化にもとづいて周波数発振
器から得られる固定の発振周波数を分周器等によって分
周し、周波数を変えて電源電圧の変化に対応させる構成
が提案されている（例：特開平１−２５５０２１号公
報、特開昭６１−６７２１号公報）。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな構成では、クロック周波数の発生源である周波数発
振器から出力される周波数は従来と同様につねに一定で
あり、クロック周波数発生源以後の構成で分周器で周波
数を選択するため、周波数を選択するためのソフト的な
制御手段等の構成が余分に必要であり、システム全体と
して構成が複雑になることが避けられない。また、分周
器を用いると、選択できる周波数値は通常２〜３種類程
度であり、複数種類の周波数を選択可能にしようとする
と、より一層構成が複雑になってしまう。
うな構成では、クロック周波数の発生源である周波数発
振器から出力される周波数は従来と同様につねに一定で
あり、クロック周波数発生源以後の構成で分周器で周波
数を選択するため、周波数を選択するためのソフト的な
制御手段等の構成が余分に必要であり、システム全体と
して構成が複雑になることが避けられない。また、分周
器を用いると、選択できる周波数値は通常２〜３種類程
度であり、複数種類の周波数を選択可能にしようとする
と、より一層構成が複雑になってしまう。
【０００７】本発明は、電池等の寿命が限られている電
源装置を用いてコンピュータシステムを動作させる場
合、その電池寿命が残り少なくなると電圧が下がるとい
う問題に着目し、より簡単な構成で電源電圧の降下に従
ってクロック周波数を低くしてコンピュータシステムの
動作を遅くすることにより消費電力を低下させ、システ
ム全体の動作時間を延ばし、かつシステムの動作が停止
してしまう前にコンピュータシステムの動作を遅くする
ことによりユーザがあらかじめ電源電圧の低下を知るこ
とができるコンピュータシステムを提供することを目的
とする。
源装置を用いてコンピュータシステムを動作させる場
合、その電池寿命が残り少なくなると電圧が下がるとい
う問題に着目し、より簡単な構成で電源電圧の降下に従
ってクロック周波数を低くしてコンピュータシステムの
動作を遅くすることにより消費電力を低下させ、システ
ム全体の動作時間を延ばし、かつシステムの動作が停止
してしまう前にコンピュータシステムの動作を遅くする
ことによりユーザがあらかじめ電源電圧の低下を知るこ
とができるコンピュータシステムを提供することを目的
とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明のコンピュータシステムは、水晶等の固定周波
数発振子を有さずに電源の電圧変化を感知し、この電圧
変化に対応したクロック周波数を発生する周波数可変ク
ロック発生手段と、この周波数可変クロック発生手段が
発振するクロックで動作するデジタルコンピュータ等の
デジタル機器を備えたことを特徴としたものである。
に本発明のコンピュータシステムは、水晶等の固定周波
数発振子を有さずに電源の電圧変化を感知し、この電圧
変化に対応したクロック周波数を発生する周波数可変ク
ロック発生手段と、この周波数可変クロック発生手段が
発振するクロックで動作するデジタルコンピュータ等の
デジタル機器を備えたことを特徴としたものである。
【０００９】
【作用】上述の構成により、電源電圧の変化を感知し、
周波数可変クロック発生装置に出力クロック周波数を変
化させるので、電源電圧の低下に応じてデジタルコンピ
ュータに与えられるクロック周波数が低下し、コンピュ
ータシステム全体の動作やレスポンスが徐々に遅くな
る。
周波数可変クロック発生装置に出力クロック周波数を変
化させるので、電源電圧の低下に応じてデジタルコンピ
ュータに与えられるクロック周波数が低下し、コンピュ
ータシステム全体の動作やレスポンスが徐々に遅くな
る。
【００１０】
【実施例】以下、本発明の一実施例について図１および
図２を参照しながら説明する。
図２を参照しながら説明する。
【００１１】図１は電池駆動型パーソナルコンピュータ
の構成を示すブロック図である。同図において、１は８
ビットもしくは１６ビットのデジタルコンピュータで、
ＲＯＭ２やＲＡＭ３の記憶装置のほか、入力装置４や出
力装置５のデータ入出力装置が接続されている。入力装
置４としてはたとえばパーソナルコンピュータのキーボ
ードを用い、また出力装置５としてはたとえばＣＲＴ等
のディスプレイを用いる。これらのデジタルコンピュー
タ１、ＲＯＭ２，ＲＡＭ３、入力装置４および出力装置
５は、８ビットもしくは１６ビットのデータバス８によ
り接続されており、またそれぞれが電気的に接地されて
いる。６は電源であり、電池６（ａ）から得られる電圧
を安定化装置６（ｂ）を介してシステム全体に電力（電
圧Ｖ CC）を供給する。このように安定化装置６（ｂ）を
介しているため、電池の電圧変化にかかわらず、つねに
安定してシステム全体が動作する。また、電池６（ａ）
から得られる電圧ＶINを直接に周波数可変クロック発生
装置７に供給する。この周波数可変クロック発生装置７
で電源６の出力電圧ＶINの変化を感知し、電圧ＶINが低
下すると、それに応じて発振周波数を低下させ、システ
ムに供給しているクロック周波数を低下させる。
の構成を示すブロック図である。同図において、１は８
ビットもしくは１６ビットのデジタルコンピュータで、
ＲＯＭ２やＲＡＭ３の記憶装置のほか、入力装置４や出
力装置５のデータ入出力装置が接続されている。入力装
置４としてはたとえばパーソナルコンピュータのキーボ
ードを用い、また出力装置５としてはたとえばＣＲＴ等
のディスプレイを用いる。これらのデジタルコンピュー
タ１、ＲＯＭ２，ＲＡＭ３、入力装置４および出力装置
５は、８ビットもしくは１６ビットのデータバス８によ
り接続されており、またそれぞれが電気的に接地されて
いる。６は電源であり、電池６（ａ）から得られる電圧
を安定化装置６（ｂ）を介してシステム全体に電力（電
圧Ｖ CC）を供給する。このように安定化装置６（ｂ）を
介しているため、電池の電圧変化にかかわらず、つねに
安定してシステム全体が動作する。また、電池６（ａ）
から得られる電圧ＶINを直接に周波数可変クロック発生
装置７に供給する。この周波数可変クロック発生装置７
で電源６の出力電圧ＶINの変化を感知し、電圧ＶINが低
下すると、それに応じて発振周波数を低下させ、システ
ムに供給しているクロック周波数を低下させる。
【００１２】周波数可変クロック発生装置７についてさ
らに詳細に説明する。図２は周波数可変クロック発生装
置７の一実施例を示す。図中１１、１２は演算増幅器、
１３はトランジスタ、１４はロジックＩＣ、１５〜２５
は抵抗器、２６、２７はコンデンサである。
らに詳細に説明する。図２は周波数可変クロック発生装
置７の一実施例を示す。図中１１、１２は演算増幅器、
１３はトランジスタ、１４はロジックＩＣ、１５〜２５
は抵抗器、２６、２７はコンデンサである。
【００１３】周波数可変クロック発生装置７はノイズ除
去部（ａ）および可変周波数発生部（ｂ）で構成されて
いる。ノイズ除去部（ａ）は抵抗２５およびコンデンサ
２７で構成され、電源からのリップル（電源電圧の脈
流）やノイズ成分を除去し、次の可変周波数発生部
（ｂ）の動作を安定させる役割を持つ。
去部（ａ）および可変周波数発生部（ｂ）で構成されて
いる。ノイズ除去部（ａ）は抵抗２５およびコンデンサ
２７で構成され、電源からのリップル（電源電圧の脈
流）やノイズ成分を除去し、次の可変周波数発生部
（ｂ）の動作を安定させる役割を持つ。
【００１４】可変周波数発生部（ｂ）は、電子スイッチ
として働くトランジスタ１３と、積分器、コンパレータ
とに分かれている。これらのうち積分器は抵抗２２〜２
４、コンデンサ２６、および演算増幅器１２で構成され
ている。抵抗２２、２３は抵抗値が必ず抵抗値（２２）
＝抵抗値（２３）の関係を保ち、Ｂ点の電圧値をＣ点の
１／２に保つ役割をもつ。また、コンパレータは演算増
幅器１１、ロジックＩＣ１４、および抵抗１６〜１９で
構成される。このコンパレータはロジックＩＣ１４と抵
抗器１７〜１９で構成される正帰還回路によりヒステリ
シスをもつコンパレータを実現している。
として働くトランジスタ１３と、積分器、コンパレータ
とに分かれている。これらのうち積分器は抵抗２２〜２
４、コンデンサ２６、および演算増幅器１２で構成され
ている。抵抗２２、２３は抵抗値が必ず抵抗値（２２）
＝抵抗値（２３）の関係を保ち、Ｂ点の電圧値をＣ点の
１／２に保つ役割をもつ。また、コンパレータは演算増
幅器１１、ロジックＩＣ１４、および抵抗１６〜１９で
構成される。このコンパレータはロジックＩＣ１４と抵
抗器１７〜１９で構成される正帰還回路によりヒステリ
シスをもつコンパレータを実現している。
【００１５】この可変周波数発生部（ｂ）の動作につい
て説明する。トランジスタ１３がオフのとき（すなわち
トランジスタ１３のゲート電圧が低レベルのとき）、電
流はトランジスタ側に流れず、コンデンサ２６側にのみ
流れるので、コンデンサ２６が充電されて、Ａ点の電位
が上がる。Ａ点の電位が上がると演算増幅器１２のマイ
ナス側入力の電位が上がるので、演算増幅器１２の出力
であるＤ点の電位が下がる。さらにＤ点の電位が下がる
と演算増幅器１１のマイナス側入力が下がるので、演算
増幅器１１の出力Ｆ点の電位が上がる。この出力Ｆ点の
電位が高レベルになるとトランジスタ１３がオン状態に
なる。そして、トランジスタ１３がオンになるとトラン
ジスタ１３側に電流が流れるため、充電されていたコン
デンサ２６が抵抗２１を介して放電する。この放電によ
りＡ点の電位が下がり、演算増幅器１２の出力であるＤ
点の電位が上がるので、結局、出力Ｆ点の電位が下が
り、低レベルになる。そして再びトランジスタ１３はオ
フ状態になる。このような動作を繰り返すことで、Ｆ点
の電位は高レベル、低レベルを繰り返し、出力端子Ｆ
OUTよりクロック周波数出力が得られる。
て説明する。トランジスタ１３がオフのとき（すなわち
トランジスタ１３のゲート電圧が低レベルのとき）、電
流はトランジスタ側に流れず、コンデンサ２６側にのみ
流れるので、コンデンサ２６が充電されて、Ａ点の電位
が上がる。Ａ点の電位が上がると演算増幅器１２のマイ
ナス側入力の電位が上がるので、演算増幅器１２の出力
であるＤ点の電位が下がる。さらにＤ点の電位が下がる
と演算増幅器１１のマイナス側入力が下がるので、演算
増幅器１１の出力Ｆ点の電位が上がる。この出力Ｆ点の
電位が高レベルになるとトランジスタ１３がオン状態に
なる。そして、トランジスタ１３がオンになるとトラン
ジスタ１３側に電流が流れるため、充電されていたコン
デンサ２６が抵抗２１を介して放電する。この放電によ
りＡ点の電位が下がり、演算増幅器１２の出力であるＤ
点の電位が上がるので、結局、出力Ｆ点の電位が下が
り、低レベルになる。そして再びトランジスタ１３はオ
フ状態になる。このような動作を繰り返すことで、Ｆ点
の電位は高レベル、低レベルを繰り返し、出力端子Ｆ
OUTよりクロック周波数出力が得られる。
【００１６】なお、この出力されるクロック周波数を変
える場合には、抵抗２２〜２４の抵抗値や、コンデンサ
２６の容量を変えればよい。たとえば、周波数を低くす
る（周期を長くする）ためには、コンデンサ２６の容量
を大きくするか、あるいは抵抗２２〜２４のうちの少な
くとも一つの抵抗値を大きくするか、または両者の値を
大きくすればよい。逆に周波数を高くしたい場合には、
容量または／および抵抗値を小さくすればよい。
える場合には、抵抗２２〜２４の抵抗値や、コンデンサ
２６の容量を変えればよい。たとえば、周波数を低くす
る（周期を長くする）ためには、コンデンサ２６の容量
を大きくするか、あるいは抵抗２２〜２４のうちの少な
くとも一つの抵抗値を大きくするか、または両者の値を
大きくすればよい。逆に周波数を高くしたい場合には、
容量または／および抵抗値を小さくすればよい。
【００１７】このコンデンサ２６や抵抗２２〜２４とク
ロック周波数との関係について、図３を用いてさらに説
明する。図３は図２におけるＤ点の電位変化を示すタイ
ミングチャートである。同図において、このＤ点の電位
ＶDと時間Δｔおよびクロック周波数ｆは次式に示す関
係を有する。
ロック周波数との関係について、図３を用いてさらに説
明する。図３は図２におけるＤ点の電位変化を示すタイ
ミングチャートである。同図において、このＤ点の電位
ＶDと時間Δｔおよびクロック周波数ｆは次式に示す関
係を有する。
【００１８】ｆ∝１／Δｔ＝Ｉ／（Ｃ×ＶD）＝ＶIN／
（ＶD×Ｒ×Ｃ） ここで、Ｃはコンデンサ２６の容量であり、Ｉは電流
値、Ｒは抵抗２４の抵抗値、またＶINは電池の電圧であ
る。すなわち、入力電圧ＶINが大きいほど、また抵抗値
やコンデンサの容量、また電流値が小さいほど、クロッ
ク周波数ｆの値が大きくなる。
（ＶD×Ｒ×Ｃ） ここで、Ｃはコンデンサ２６の容量であり、Ｉは電流
値、Ｒは抵抗２４の抵抗値、またＶINは電池の電圧であ
る。すなわち、入力電圧ＶINが大きいほど、また抵抗値
やコンデンサの容量、また電流値が小さいほど、クロッ
ク周波数ｆの値が大きくなる。
【００１９】次に、演算増幅器１１、ロジックＩＣ１４
および抵抗器１７〜１９で構成される正帰還回路の動作
を図４を用いて説明する。図４（ａ）、（ｂ）、（ｃ）
は、それぞれ図２の回路におけるＤ点、Ｆ点、Ｅ点の電
位を示すタイミングチャートである。同図（ａ）におい
てＤ点の電位が段々と上がり、上位のスレショルド電圧
Ｖ1に達したとき出力Ｆ点、Ｅ点の電位は同図（ｂ）、
（ｃ）に示すように低レベル電位となる。一方、Ｄ点の
電位が下がり、下位のスレショルド電圧Ｖ0まで低下し
たときに出力Ｆ点、Ｅ点は高レベル電位となる。このよ
うな振舞いをするのは、正帰還回路によりヒステリシス
をもつコンパレータを実現しているからである。また、
ロジックＩＣ１４および抵抗１８、１９を設けることに
より、Ｅ点における電位は中点Ｏを中心として±Ｖ2に
電位が振れ、このＶ2の値はＦ点の振幅より小さくなる
ので、回路動作をより安定にすることができる。
および抵抗器１７〜１９で構成される正帰還回路の動作
を図４を用いて説明する。図４（ａ）、（ｂ）、（ｃ）
は、それぞれ図２の回路におけるＤ点、Ｆ点、Ｅ点の電
位を示すタイミングチャートである。同図（ａ）におい
てＤ点の電位が段々と上がり、上位のスレショルド電圧
Ｖ1に達したとき出力Ｆ点、Ｅ点の電位は同図（ｂ）、
（ｃ）に示すように低レベル電位となる。一方、Ｄ点の
電位が下がり、下位のスレショルド電圧Ｖ0まで低下し
たときに出力Ｆ点、Ｅ点は高レベル電位となる。このよ
うな振舞いをするのは、正帰還回路によりヒステリシス
をもつコンパレータを実現しているからである。また、
ロジックＩＣ１４および抵抗１８、１９を設けることに
より、Ｅ点における電位は中点Ｏを中心として±Ｖ2に
電位が振れ、このＶ2の値はＦ点の振幅より小さくなる
ので、回路動作をより安定にすることができる。
【００２０】以上のように構成された本実施例のコンピ
ュータシステム全体の動作を以下に説明する。
ュータシステム全体の動作を以下に説明する。
【００２１】電池からなる電源６は、放電開始後所定時
間までは所定の電圧以上を保っている。ところが、電池
寿命が残り少なくなると、徐々にその出力電圧が下がっ
てくる。電源電圧が低下すると、上式の関係から周波数
可変クロック発生装置７に流れ込む電流値が低下するの
で、クロック周波数も低下する。その変化の特性は図５
に示すとおりで、電源電圧が下がるとそれに応じて線形
的に出力クロック周波数が低くなる。このように、シス
テムクロック周波数が下がると、システム全体の消費電
力が減少するとともにコンピュータシステムの動作（レ
スポンス）も遅くなるので、ユーザは電池の寿命が近づ
いてきたことをあらかじめ知ることができる。特に、図
５に示すように電源電圧に対する周波数特性を線形的に
すれば、電源電圧の変化に従ってコンピュータシステム
の動作（レスポンス）も線形的に遅くなるので、より電
池の寿命を長く保つことができる。なお、図５に示す電
圧−周波数特性の傾きは、図２における抵抗２４の抵抗
値およびコンデンサ２６の容量の関係により決まる。
間までは所定の電圧以上を保っている。ところが、電池
寿命が残り少なくなると、徐々にその出力電圧が下がっ
てくる。電源電圧が低下すると、上式の関係から周波数
可変クロック発生装置７に流れ込む電流値が低下するの
で、クロック周波数も低下する。その変化の特性は図５
に示すとおりで、電源電圧が下がるとそれに応じて線形
的に出力クロック周波数が低くなる。このように、シス
テムクロック周波数が下がると、システム全体の消費電
力が減少するとともにコンピュータシステムの動作（レ
スポンス）も遅くなるので、ユーザは電池の寿命が近づ
いてきたことをあらかじめ知ることができる。特に、図
５に示すように電源電圧に対する周波数特性を線形的に
すれば、電源電圧の変化に従ってコンピュータシステム
の動作（レスポンス）も線形的に遅くなるので、より電
池の寿命を長く保つことができる。なお、図５に示す電
圧−周波数特性の傾きは、図２における抵抗２４の抵抗
値およびコンデンサ２６の容量の関係により決まる。
【００２２】なお、以上の実施例では周波数可変クロッ
ク発生装置７によって実現される電源電圧対出力クロッ
ク周波数の特性が線形的な場合について述べたが、本発
明においては、このような電圧と周波数との関係に限ら
れるものではなく、図６に示すように、コンピュータシ
ステム全体のデジタル機器の特性に対応させて、電源電
圧が一定値Ｖａ以上であれば一定のクロック周波数を発
生し、電圧値Ｖａ以下でクロック周波数を徐々に低下さ
せる特性であってもよい。この場合におけるＶａはデジ
タルコンピュータが不動作になるしきい値電圧よりやや
大きい値とするのが好ましい。たとえば、デジタル機器
のしきい値電圧が３.０Ｖであれば、安全のためＶａを
３.５Ｖ以上にとっておくのが好ましい。
ク発生装置７によって実現される電源電圧対出力クロッ
ク周波数の特性が線形的な場合について述べたが、本発
明においては、このような電圧と周波数との関係に限ら
れるものではなく、図６に示すように、コンピュータシ
ステム全体のデジタル機器の特性に対応させて、電源電
圧が一定値Ｖａ以上であれば一定のクロック周波数を発
生し、電圧値Ｖａ以下でクロック周波数を徐々に低下さ
せる特性であってもよい。この場合におけるＶａはデジ
タルコンピュータが不動作になるしきい値電圧よりやや
大きい値とするのが好ましい。たとえば、デジタル機器
のしきい値電圧が３.０Ｖであれば、安全のためＶａを
３.５Ｖ以上にとっておくのが好ましい。
【００２３】図６に示すような特性を得るための構成を
図７に示す。同図において（ａ）、（ｂ）はそれぞれ図
２中のノイズ除去部（ａ）および可変周波数発生部
（ｂ）に相当する。図２に示す回路構成と異なるのは、
ノイズ除去部（ａ）と可変周波数発生部（ｂ）の間にツ
ェナーダイオード２８を設けたことである。一般にツェ
ナーダイオードは、ある一定値以上の電圧がかかると突
然に電流が流れ始め、逆に一定値以下の電圧では電流を
ほとんど通さないという特性を有するので、この性質を
利用して電圧フィルタとしてツェナーダイオード２８を
用いる。すなわち、ツェナーダイオード２８を用いるこ
とにより、電池がまだ新しい状態で電圧ＶINが所定の値
以上であればノイズ除去部（ａ）から可変周波数発生部
（ｂ）へ流れる電流はツェナーダイオード２８の方にも
流れるため、可変周波数発生部（ｂ）の方へは一定の電
圧しかかからない。すなわち電圧ＶINが変化しても、周
波数可変クロック発生装置７からは一定のクロック周波
数しか出力されない。ところが時間の経過とともに電池
の電圧が低下する、すなわち電圧ＶINが所定の値よりも
低くなるとツェナーダイオード２８の方へは電流が流れ
にくくなるため、ツェナーダイオード２８が存在しない
回路（図２の回路）と同等の回路となり、ノイズ除去部
（ａ）からの電流はほとんど可変周波数発生部（ｂ）へ
流れ、電圧ＶINがそのまま可変周波数発生部（ｂ）に印
加される。このようにして、図６に示す電圧−周波数特
性が得られる。
図７に示す。同図において（ａ）、（ｂ）はそれぞれ図
２中のノイズ除去部（ａ）および可変周波数発生部
（ｂ）に相当する。図２に示す回路構成と異なるのは、
ノイズ除去部（ａ）と可変周波数発生部（ｂ）の間にツ
ェナーダイオード２８を設けたことである。一般にツェ
ナーダイオードは、ある一定値以上の電圧がかかると突
然に電流が流れ始め、逆に一定値以下の電圧では電流を
ほとんど通さないという特性を有するので、この性質を
利用して電圧フィルタとしてツェナーダイオード２８を
用いる。すなわち、ツェナーダイオード２８を用いるこ
とにより、電池がまだ新しい状態で電圧ＶINが所定の値
以上であればノイズ除去部（ａ）から可変周波数発生部
（ｂ）へ流れる電流はツェナーダイオード２８の方にも
流れるため、可変周波数発生部（ｂ）の方へは一定の電
圧しかかからない。すなわち電圧ＶINが変化しても、周
波数可変クロック発生装置７からは一定のクロック周波
数しか出力されない。ところが時間の経過とともに電池
の電圧が低下する、すなわち電圧ＶINが所定の値よりも
低くなるとツェナーダイオード２８の方へは電流が流れ
にくくなるため、ツェナーダイオード２８が存在しない
回路（図２の回路）と同等の回路となり、ノイズ除去部
（ａ）からの電流はほとんど可変周波数発生部（ｂ）へ
流れ、電圧ＶINがそのまま可変周波数発生部（ｂ）に印
加される。このようにして、図６に示す電圧−周波数特
性が得られる。
【００２４】以上のように、従来であれば分周器を用い
て周波数を変化させていたので、デジタルコンピュータ
のソフトウエアによりどの周波数を選ぶかを選択してい
たが、本発明ではソフトウエアの介在なく周波数を選ぶ
（変化する）ことができ、既存のソフトウエアに変更を
加えずに新しい機能を提供できる。また、従来では多段
階に周波数を変化させようとすると、分周器が多く必要
であり、構成が複雑になることが避けられなかったが、
本発明においては簡単な構成で周波数可変クロック発生
装置の設定条件によって、連続的（無数段階）に周波数
変化を実現することができる。
て周波数を変化させていたので、デジタルコンピュータ
のソフトウエアによりどの周波数を選ぶかを選択してい
たが、本発明ではソフトウエアの介在なく周波数を選ぶ
（変化する）ことができ、既存のソフトウエアに変更を
加えずに新しい機能を提供できる。また、従来では多段
階に周波数を変化させようとすると、分周器が多く必要
であり、構成が複雑になることが避けられなかったが、
本発明においては簡単な構成で周波数可変クロック発生
装置の設定条件によって、連続的（無数段階）に周波数
変化を実現することができる。
【００２５】特にＣＭＯＳ−ＬＳＩ技術を使用して構成
されたコンピュータシステムは、電源電圧の変化に敏感
であり、消費電力が動作クロック周波数に依存するの
で、本発明を適用することによりより顕著な効果が得ら
れる。
されたコンピュータシステムは、電源電圧の変化に敏感
であり、消費電力が動作クロック周波数に依存するの
で、本発明を適用することによりより顕著な効果が得ら
れる。
【００２６】
【発明の効果】本発明によれば、より簡単な構成で電池
等の有限な電源の出力電圧が低下に応じて、システムク
ロック周波数を低下させるので、システム全体の動作時
間を延長させることができる。これにより電池を用いる
コンピュータシステム（たとえばハンディパソコン、ノ
ート型パソコン等のポータブル機器）のデジタル信号処
理部分が停止したために突然にまったく使えなくなると
いった致命的なトラブルが回避される。また、クロック
周波数低下による動作レスポンスの遅延により、使用者
に電池の交換時期を意識させ、突然のシステムダウンを
防止させることができる。
等の有限な電源の出力電圧が低下に応じて、システムク
ロック周波数を低下させるので、システム全体の動作時
間を延長させることができる。これにより電池を用いる
コンピュータシステム（たとえばハンディパソコン、ノ
ート型パソコン等のポータブル機器）のデジタル信号処
理部分が停止したために突然にまったく使えなくなると
いった致命的なトラブルが回避される。また、クロック
周波数低下による動作レスポンスの遅延により、使用者
に電池の交換時期を意識させ、突然のシステムダウンを
防止させることができる。
【図１】本発明のコンピュータシステムにおける実施例
の構成を示すブロック図
の構成を示すブロック図
【図２】本発明のコンピュータシステムにおける周波数
可変クロック発生装置の実施例の構成を示すブロック図
可変クロック発生装置の実施例の構成を示すブロック図
【図３】本発明の周波数可変クロック発生装置の回路上
の電位変化を示すタイミングチャート
の電位変化を示すタイミングチャート
【図４】本発明の周波数可変クロック発生装置の回路上
の電位変化を示すタイミングチャート
の電位変化を示すタイミングチャート
【図５】本発明の実施例における周波数可変クロック発
生装置の出力クロック周波数と電源電圧との関係の実施
例を示す特性図
生装置の出力クロック周波数と電源電圧との関係の実施
例を示す特性図
【図６】本発明の実施例における周波数可変クロック発
生装置の出力クロック周波数と電源電圧との関係の他の
例を示す特性図
生装置の出力クロック周波数と電源電圧との関係の他の
例を示す特性図
【図７】本発明の他の実施例における回路構成を示す図
【図８】従来のコンピュータシステムの構成を示すブロ
ック図
ック図
１ デジタルコンピュータ ２ ＲＯＭ ３ ＲＡＭ ４ 入力装置 ５ 出力装置 ６ 電源 ７ 周波数可変クロック発生装置 ８ データバス
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−23411（ＪＰ，Ａ) 特開 平２−287603（ＪＰ，Ａ) 実開 昭61−189327（ＪＰ，Ｕ) 実開 昭58−179532（ＪＰ，Ｕ) 実開 昭62−175331（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 1/26 - 1/32 G06F 1/04
Claims (1)
- 【請求項１】 電源電圧発生手段と、 電源電圧を感知して前記電源電圧の変化に対応したクロ
ック周波数を発生する周波数可変クロック発生手段と、 前記周波数可変クロック発生手段から発生するクロック
で動作するデジタル機器を備え、 前記周波数可変クロック発生手段は、 入力電圧のノイズを除去するフィルタとして作用するノ
イズ除去部と、前記ノイズ除去部の出力を入力とし電圧
をクロック周波数に変換する可変周波数発生部とを有
し、前記ノイズ除去部と前記可変周波数発生部との間に
電圧フィルタを設け、前記電圧フィルタは入力電圧が一
定の電圧値以上の場合に一定の電圧値を前記可変周波数
発生部に伝えることを特徴とする コンピュータシステ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348001A JP2773589B2 (ja) | 1992-12-28 | 1992-12-28 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348001A JP2773589B2 (ja) | 1992-12-28 | 1992-12-28 | コンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06202763A JPH06202763A (ja) | 1994-07-22 |
| JP2773589B2 true JP2773589B2 (ja) | 1998-07-09 |
Family
ID=18394071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4348001A Expired - Fee Related JP2773589B2 (ja) | 1992-12-28 | 1992-12-28 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773589B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10383062B2 (en) | 2014-08-26 | 2019-08-13 | Samsung Electronics Co., Ltd. | Power management integrated circuit, power management method, mobile device and clock adjusting method |
| US12137419B2 (en) | 2014-08-26 | 2024-11-05 | Samsung Electronics Co., Ltd. | Power management integrated circuit, power management method, mobile device and clock adjusting method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW419901B (en) | 1997-06-27 | 2001-01-21 | Hitachi Ltd | Phase-locked ring circuit, data processing device and data process system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61189327U (ja) * | 1985-05-13 | 1986-11-26 |
-
1992
- 1992-12-28 JP JP4348001A patent/JP2773589B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10383062B2 (en) | 2014-08-26 | 2019-08-13 | Samsung Electronics Co., Ltd. | Power management integrated circuit, power management method, mobile device and clock adjusting method |
| US11122513B2 (en) | 2014-08-26 | 2021-09-14 | Samsung Electronics Co., Ltd. | Power management integrated circuit, power management method, mobile device and clock adjusting method |
| US11653308B2 (en) | 2014-08-26 | 2023-05-16 | Samsung Electronics Co., Ltd. | Power management integrated circuit, power management method, mobile device and clock adjusting method |
| US12137419B2 (en) | 2014-08-26 | 2024-11-05 | Samsung Electronics Co., Ltd. | Power management integrated circuit, power management method, mobile device and clock adjusting method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06202763A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275096B1 (en) | Charge pump system having multiple independently activated charge pumps and corresponding method | |
| JP3410765B2 (ja) | Ｃｍｏｓパワーオンリセット回路 | |
| JP3866781B2 (ja) | 消費電力を効率化した情報処理装置 | |
| US6456153B2 (en) | Method and apparatus for a regulated power supply including a charge pump with sampled feedback | |
| JP3284341B2 (ja) | 発振回路 | |
| EP1688820A2 (en) | Clock supplying method and information processing apparatus | |
| US20020002689A1 (en) | Converting circuit for providing operating points in a central processor unit | |
| JP2773589B2 (ja) | コンピュータシステム | |
| US6472929B2 (en) | Semiconductor device | |
| JP2002055130A (ja) | 周波数判定回路、データ処理装置 | |
| JP4575542B2 (ja) | 液晶駆動回路 | |
| US6970026B2 (en) | Power-on reset circuit and method for low-voltage chips | |
| JP3180898B2 (ja) | 昇圧回路 | |
| JP2000164808A (ja) | 半導体装置 | |
| JP4298206B2 (ja) | 電圧生成回路、表示装置駆動回路、電圧乗算器、表示装置、この表示装置に設けられる電子装置、および、電圧生成回路の始動方法 | |
| JP2004272447A (ja) | 電源回路 | |
| JP2949005B2 (ja) | バッテリ式電子デバイス用装置 | |
| KR20010074904A (ko) | 전원 장치 및 상기 전원 장치를 갖춘 회로 | |
| US6794949B1 (en) | Frequency generating device and method thereof | |
| JP3284340B2 (ja) | 発振回路 | |
| JP2000270540A (ja) | 電圧供給回路 | |
| KR100263924B1 (ko) | 리셋 신호 발생 장치 | |
| JP7388759B2 (ja) | 電源システム、処理方法、およびプログラム | |
| JP4344194B2 (ja) | 消費電力を効率化した情報処理装置 | |
| JP2001337638A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |