JP2793666B2 - ステッパの合わせ精度モニタ方法およびその装置 - Google Patents
ステッパの合わせ精度モニタ方法およびその装置Info
- Publication number
- JP2793666B2 JP2793666B2 JP1331372A JP33137289A JP2793666B2 JP 2793666 B2 JP2793666 B2 JP 2793666B2 JP 1331372 A JP1331372 A JP 1331372A JP 33137289 A JP33137289 A JP 33137289A JP 2793666 B2 JP2793666 B2 JP 2793666B2
- Authority
- JP
- Japan
- Prior art keywords
- stepper
- alignment
- alignment accuracy
- processing
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路製造方法および設備に係り、
特に半導体集積回路のパターンを形成する縮小投影露光
装置(ステッパと略称する)による露光工程での下地と
の合わせパターン重ね合わせ精度を向上させて安定した
素子特性の集積回路を形成するに好適なステッパの合わ
せ精度モニタ方法およびその装置に関する。
特に半導体集積回路のパターンを形成する縮小投影露光
装置(ステッパと略称する)による露光工程での下地と
の合わせパターン重ね合わせ精度を向上させて安定した
素子特性の集積回路を形成するに好適なステッパの合わ
せ精度モニタ方法およびその装置に関する。
従来より半導体集積回路の製造方法および設備におい
ては、シリコンウエハ上に回路素子の回路パターンを順
次に形成してその断面では多層構造となっており、また
平面的には素子間の干渉配線の接続が製造上の重要なポ
イントとされているが、特に微細化が進んで1チップ上
に数100万個以上の素子を形成するには、下層に形成さ
れた素子と接続される上層の配線の位置合わせが製造上
の重要なポイントになっている。この回路パターンの位
置合わせ方法は、半導体製造設備の露光装置とくに縮小
投影露光装置(ステッパ)のアライメント技術として開
発されてきた。しかしステッパ自体のアライメントでは
装置の故障や装置全体の精度劣化があった場合に、実際
には不正確なアライメントをしても装置自体ではそれが
わからず、製造後の素子特性の不良等で初めてわかると
いう問題も多く発生していた。このためステッパとは別
個の検査装置としてアライメント精度を判定する合わせ
検査装置が開発されて実用化されており、このような製
造設備とその加工結果を判定する検査装置との組合せに
より、加工精度の判定を行い半導体を製造している。な
おこの種の方法および装置として関連するものには、例
えば「サブミクロン・リソグラフィ総合技術資料」(昭
和60年、サイエンスフオーラム社刊)の第403頁から第4
12頁に寸法検査等について論じられているものが挙げら
れる。
ては、シリコンウエハ上に回路素子の回路パターンを順
次に形成してその断面では多層構造となっており、また
平面的には素子間の干渉配線の接続が製造上の重要なポ
イントとされているが、特に微細化が進んで1チップ上
に数100万個以上の素子を形成するには、下層に形成さ
れた素子と接続される上層の配線の位置合わせが製造上
の重要なポイントになっている。この回路パターンの位
置合わせ方法は、半導体製造設備の露光装置とくに縮小
投影露光装置(ステッパ)のアライメント技術として開
発されてきた。しかしステッパ自体のアライメントでは
装置の故障や装置全体の精度劣化があった場合に、実際
には不正確なアライメントをしても装置自体ではそれが
わからず、製造後の素子特性の不良等で初めてわかると
いう問題も多く発生していた。このためステッパとは別
個の検査装置としてアライメント精度を判定する合わせ
検査装置が開発されて実用化されており、このような製
造設備とその加工結果を判定する検査装置との組合せに
より、加工精度の判定を行い半導体を製造している。な
おこの種の方法および装置として関連するものには、例
えば「サブミクロン・リソグラフィ総合技術資料」(昭
和60年、サイエンスフオーラム社刊)の第403頁から第4
12頁に寸法検査等について論じられているものが挙げら
れる。
上記従来技術は製造設備の加工精度の判定とくにステ
ッパの合わせ誤差量が製造上の誤差規格と比べて規格内
か否かを判定するのみで、合わせ誤差が規格外の場合に
ステッパの加工条件を変更して最適の加工条件とする方
法については配慮がされておらず、規格外の合わせ誤差
の場合にはステッパを止めて新たに加工条件を設定する
実験を行わなければならないため、その期間の1日ない
し2日間は半導体集積回路製造設備での製造ができずに
生産性を低下させるという問題があった。
ッパの合わせ誤差量が製造上の誤差規格と比べて規格内
か否かを判定するのみで、合わせ誤差が規格外の場合に
ステッパの加工条件を変更して最適の加工条件とする方
法については配慮がされておらず、規格外の合わせ誤差
の場合にはステッパを止めて新たに加工条件を設定する
実験を行わなければならないため、その期間の1日ない
し2日間は半導体集積回路製造設備での製造ができずに
生産性を低下させるという問題があった。
本発明は検査装置で特定された合わせ誤差をもとに合
わせ誤差要因を分析し、ステッパの加工条件の変更項目
とその変更量を算出して、その値をステッパに再設定す
ることを目的としており、さらにステッパの加工条件以
外にも、ステッパ自体を加工可能状態に維持するために
必要な項目の時系列変動や変動量を算出するとともに、
その変更項目を特定するステッパの合わせ精度モニタ方
法およびその装置を提供することを目的とする。
わせ誤差要因を分析し、ステッパの加工条件の変更項目
とその変更量を算出して、その値をステッパに再設定す
ることを目的としており、さらにステッパの加工条件以
外にも、ステッパ自体を加工可能状態に維持するために
必要な項目の時系列変動や変動量を算出するとともに、
その変更項目を特定するステッパの合わせ精度モニタ方
法およびその装置を提供することを目的とする。
上記目的を達成するために、本発明によるステッパの
終わせ精度モニタ方法およびその装置は、合わせ精度検
査装置の合わせ誤差測定データとステッパの加工条件デ
ータを各々の設備から通信により計算機上に転送するこ
とにより、ステッパの加工条件と合わせ誤差測定データ
を計算機上で取り扱え、ここで合わせ誤差測定データの
誤差要因としてのウエハのオフセットとウエハ回転とウ
エハ上のピッチずれと、さらにチップ(ショット)単位
の歪みと縮小率とチップ回転率に分析し、この分析した
各値よりウエハに関連した値とくにウエハ上でのパター
ンずれの主要因であるオフセット量をステッパの加工条
件のオフセット量に変換して、これをステッパの加工条
件の補正値として自動設定できるようにしたものであ
る。
終わせ精度モニタ方法およびその装置は、合わせ精度検
査装置の合わせ誤差測定データとステッパの加工条件デ
ータを各々の設備から通信により計算機上に転送するこ
とにより、ステッパの加工条件と合わせ誤差測定データ
を計算機上で取り扱え、ここで合わせ誤差測定データの
誤差要因としてのウエハのオフセットとウエハ回転とウ
エハ上のピッチずれと、さらにチップ(ショット)単位
の歪みと縮小率とチップ回転率に分析し、この分析した
各値よりウエハに関連した値とくにウエハ上でのパター
ンずれの主要因であるオフセット量をステッパの加工条
件のオフセット量に変換して、これをステッパの加工条
件の補正値として自動設定できるようにしたものであ
る。
さらに設備自体を加工可能状態に維持する項目とし
て、縮小率や回転等の誤差要因データの来歴を計算機上
で蓄積し、その時系列の変動を出力させることから設備
の状態が如何なる方向に推移しているか、たとえば縮小
率が小さい方向に推移しているのか大きい方向に推移し
ているのかを判定して、設備の調整を行う時期や調整の
項目を決定することを支援できるようにしたものであ
る。
て、縮小率や回転等の誤差要因データの来歴を計算機上
で蓄積し、その時系列の変動を出力させることから設備
の状態が如何なる方向に推移しているか、たとえば縮小
率が小さい方向に推移しているのか大きい方向に推移し
ているのかを判定して、設備の調整を行う時期や調整の
項目を決定することを支援できるようにしたものであ
る。
上記ステッパの合わせ精度モニタ方法およびその装置
は、合わせ誤差の分析には先ず第3図に示すように例え
ば設計上の同心矩形のn層とn−1層の原点からの各矩
形端の点の位置ベクトルを算出し、それぞれのX,Y方向
のn層と下地n−1層とのずれ量をX2,Y2の長さの中点
とX1,Y2の点との差ΔX,ΔYとして算出する。このずれ
量は単にX,Y方向の同心矩形中心のずれであって、この
ずれ誤差の要因については分析されていない。そのため
次に第4図(a)〜(d)に示すようにX,Y方向の各チ
ップのもつ同一成分のずれ量であるオフセットと、Xま
たはY方向への規則性のあるピッチずれと、ウエハ回転
によるチップのずれと、ステッパのレンズによる縮小率
の差という成分に分析できる。これには第3図で求めた
ずれ量を用いて各成分のずれ量を定式化し、最小2乗法
で各ずれ成分を算出することができる。
は、合わせ誤差の分析には先ず第3図に示すように例え
ば設計上の同心矩形のn層とn−1層の原点からの各矩
形端の点の位置ベクトルを算出し、それぞれのX,Y方向
のn層と下地n−1層とのずれ量をX2,Y2の長さの中点
とX1,Y2の点との差ΔX,ΔYとして算出する。このずれ
量は単にX,Y方向の同心矩形中心のずれであって、この
ずれ誤差の要因については分析されていない。そのため
次に第4図(a)〜(d)に示すようにX,Y方向の各チ
ップのもつ同一成分のずれ量であるオフセットと、Xま
たはY方向への規則性のあるピッチずれと、ウエハ回転
によるチップのずれと、ステッパのレンズによる縮小率
の差という成分に分析できる。これには第3図で求めた
ずれ量を用いて各成分のずれ量を定式化し、最小2乗法
で各ずれ成分を算出することができる。
以下に本発明の実施例を第1図から第7図により説明
する。
する。
第1図は本発明によるステッパの合わせ精度モニタ方
法およびその装置の一実施例を示す構成図である。第1
図において、ステッパ201と合わせ検査装置202はそれぞ
れのステッパ加工条件データ転送ユニット205と検査デ
ータ転送ユニット204に検査データ・加工条件データ転
送信号線206を介して接続され、さらに加工条件データ
転送ユニット205と検査データ転送ユニット204はデータ
転送線207を介して計算機101に接続される。
法およびその装置の一実施例を示す構成図である。第1
図において、ステッパ201と合わせ検査装置202はそれぞ
れのステッパ加工条件データ転送ユニット205と検査デ
ータ転送ユニット204に検査データ・加工条件データ転
送信号線206を介して接続され、さらに加工条件データ
転送ユニット205と検査データ転送ユニット204はデータ
転送線207を介して計算機101に接続される。
上記構成で、半導体集積回路の製造設備において製造
するウエハがステッパ201に着いた場合に、その第1の
ウエハの露光作業を行い、その後に現像・ベーク工程を
経て、合わせ検査装置202でステッパ201による加工状態
すなわち下地との合わせ精度が製造上の規格内であるか
否かを判定する。その判定においてそのウエハでの合わ
せ誤差が規格誤差より小さければ、従来はそのまま製造
を続けるのみであった。これは次の第2図に示した判定
処理の項目の内容に相当する。しかし本発明によれば次
の第2図に示すように判定して合わせ誤差が規格誤差よ
り大きい場合には、合わせ誤差要因の分析によりステッ
パ201の加工条件として変更する値を算出して再設定で
きる。
するウエハがステッパ201に着いた場合に、その第1の
ウエハの露光作業を行い、その後に現像・ベーク工程を
経て、合わせ検査装置202でステッパ201による加工状態
すなわち下地との合わせ精度が製造上の規格内であるか
否かを判定する。その判定においてそのウエハでの合わ
せ誤差が規格誤差より小さければ、従来はそのまま製造
を続けるのみであった。これは次の第2図に示した判定
処理の項目の内容に相当する。しかし本発明によれば次
の第2図に示すように判定して合わせ誤差が規格誤差よ
り大きい場合には、合わせ誤差要因の分析によりステッ
パ201の加工条件として変更する値を算出して再設定で
きる。
第2図は第1図のステッパの合わせ精度モニタ方法の
第1の実施例のフロー図である。第2図において、ウエ
ハのステッパ201と合わせ検査装置202での加工作業と合
わせ検査後に、計算機101はステッパ201の加工条件デー
タと合わせ検査装置202の加工結果データすなわち合わ
せ検査データを受信して取り込み(ステップ2a)、ここ
で合わせ検査データに対し合わせ誤差上での要因に分析
を行ない(ステップ2b)、合わせずれ誤差と製造規格誤
差の判定を行なう(ステップ2c)。この判定で合わせず
れ誤差が製造規格誤差より小さい場合には製品製造を続
けるが、合わせずれ誤差が製造規格誤差より大きい場合
には合わせずれ誤差要因のオフセットの変更量を算出し
て(ステップ2d)、そのオフセット量をステッパ201の
加工条件として再度ステッパ201に設定する(ステップ2
e)。これによりステッパ201の再設定が行なわれて、そ
の加工条件で加工される第2のウエハの合わせ精度は製
造規格内になることになる。
第1の実施例のフロー図である。第2図において、ウエ
ハのステッパ201と合わせ検査装置202での加工作業と合
わせ検査後に、計算機101はステッパ201の加工条件デー
タと合わせ検査装置202の加工結果データすなわち合わ
せ検査データを受信して取り込み(ステップ2a)、ここ
で合わせ検査データに対し合わせ誤差上での要因に分析
を行ない(ステップ2b)、合わせずれ誤差と製造規格誤
差の判定を行なう(ステップ2c)。この判定で合わせず
れ誤差が製造規格誤差より小さい場合には製品製造を続
けるが、合わせずれ誤差が製造規格誤差より大きい場合
には合わせずれ誤差要因のオフセットの変更量を算出し
て(ステップ2d)、そのオフセット量をステッパ201の
加工条件として再度ステッパ201に設定する(ステップ2
e)。これによりステッパ201の再設定が行なわれて、そ
の加工条件で加工される第2のウエハの合わせ精度は製
造規格内になることになる。
第3図は第2図の合わせずれ量の算出原理図である。
第3図において、ウエハのステッパ201での加工結果の
合わせずれ量の算出方法は、例えば設計上では同心矩形
パターンのn層とn−1層の原点0からの各矩形端の点
の位置ベクトルを算出し、それぞれのX方向とY方向の
単純なn層と下地(n−1)層の合わせずれ量をX2の長
さの中点とX1の長さの中点の差ΔXとY2の長さの中点と
Y1の長さの中点の差ΔYとして算出する。これは単なる
X,Y方向のみのずれ量であるが、本発明によればこの合
わせずれ誤差の要因について第4図のような分析を行な
う。
第3図において、ウエハのステッパ201での加工結果の
合わせずれ量の算出方法は、例えば設計上では同心矩形
パターンのn層とn−1層の原点0からの各矩形端の点
の位置ベクトルを算出し、それぞれのX方向とY方向の
単純なn層と下地(n−1)層の合わせずれ量をX2の長
さの中点とX1の長さの中点の差ΔXとY2の長さの中点と
Y1の長さの中点の差ΔYとして算出する。これは単なる
X,Y方向のみのずれ量であるが、本発明によればこの合
わせずれ誤差の要因について第4図のような分析を行な
う。
第4図(a),(b),(c),(d)は第1図の合
わせ誤差要因の分析原理図である。第4図(a),
(b),(c),(d)において、第4図(a)のウエ
ハのオフセットというX,Y方向の各チップのもつ同一成
分のずれ量と、第4図(b)のピッチずれというX方向
またはY方向への規則性のあるずれと、第4図(c)の
ウエハの回転によるチップのずれと、第4図(d)のス
テッパのレンズによる縮小率の差というような誤差成分
に分析できる。これらは第3図で算出した合わせずれ量
を用いて各成分のずれ量を定式化し、最小2乗法で各ず
れ成分を算出することにより簡単に求められる。
わせ誤差要因の分析原理図である。第4図(a),
(b),(c),(d)において、第4図(a)のウエ
ハのオフセットというX,Y方向の各チップのもつ同一成
分のずれ量と、第4図(b)のピッチずれというX方向
またはY方向への規則性のあるずれと、第4図(c)の
ウエハの回転によるチップのずれと、第4図(d)のス
テッパのレンズによる縮小率の差というような誤差成分
に分析できる。これらは第3図で算出した合わせずれ量
を用いて各成分のずれ量を定式化し、最小2乗法で各ず
れ成分を算出することにより簡単に求められる。
上記のように第1図の実施例によれば、合わせ精度誤
差の要因分析により製造プロセスに起因しないでレチク
ル(マスク)の種類や寸法規格等に関係しない装置起因
の合わせ誤差要因も分析できる。なおこの要因は従来で
も単純な計算や間接的な測定等により検出することはで
き、その都度の検査において装置の稼動可能範囲の値で
あれば作業をその後もそのまま行っていたが、しかし、
この場合も装置の一時的な状態把握のみで次にどう推移
するかの判定はできなかった。本発明によれば、この装
置起因の合わせ誤差要因も分析でき、さらに計算機101
によりその装置の各合わせ誤差要因の来歴の管理をも可
能にする。
差の要因分析により製造プロセスに起因しないでレチク
ル(マスク)の種類や寸法規格等に関係しない装置起因
の合わせ誤差要因も分析できる。なおこの要因は従来で
も単純な計算や間接的な測定等により検出することはで
き、その都度の検査において装置の稼動可能範囲の値で
あれば作業をその後もそのまま行っていたが、しかし、
この場合も装置の一時的な状態把握のみで次にどう推移
するかの判定はできなかった。本発明によれば、この装
置起因の合わせ誤差要因も分析でき、さらに計算機101
によりその装置の各合わせ誤差要因の来歴の管理をも可
能にする。
第5図(a),(b),(c),(d),(e),
(f)は第1図の装置起因の合わせ誤差要因の分析値と
累積和の変化例のグラフである。第5図(a)〜(f)
において、第5図(a),(b),(c)はそれぞれ縮
小率(倍)-1,ピッチずれ(μm),回転(deg′)の合
わせ誤差要因の分析値の日付けによる変化を示し、第5
図(d),(e),(f)はそれぞれの合わせ誤差要因
の累積和の日付による変化を示す。第5図(a)〜
(f)に示すように通常の測定値による合わせ誤差要因
の分析値ではその値の変化方向は不明であるが、その測
定値を用いて合わせ誤差要因の累積和法等の統計処理に
よる解析をも行えるので、合わせ誤差要因の大小の変化
方向等を把握することができ、これより人手による装置
の調整も次の第6図のように可能である。
(f)は第1図の装置起因の合わせ誤差要因の分析値と
累積和の変化例のグラフである。第5図(a)〜(f)
において、第5図(a),(b),(c)はそれぞれ縮
小率(倍)-1,ピッチずれ(μm),回転(deg′)の合
わせ誤差要因の分析値の日付けによる変化を示し、第5
図(d),(e),(f)はそれぞれの合わせ誤差要因
の累積和の日付による変化を示す。第5図(a)〜
(f)に示すように通常の測定値による合わせ誤差要因
の分析値ではその値の変化方向は不明であるが、その測
定値を用いて合わせ誤差要因の累積和法等の統計処理に
よる解析をも行えるので、合わせ誤差要因の大小の変化
方向等を把握することができ、これより人手による装置
の調整も次の第6図のように可能である。
第6図は第1図のステッパの合わせ精度モニタ方法の
第2の実施例のフロー図である。第6図において、合わ
せ誤差要因分析後に、計算機101は合わせ誤差要因のデ
ータを蓄積し(テスップ6a)、このデータより合わせ誤
差要因の来歴の解析を行ない(ステップ6b)、この解析
から誤差要因の変化の傾向を把握して(ステップ6c)、
装置起因の誤差要因の変化の傾向が規格を越えるか否か
の判定を行なう(ステップ6d)。ここで誤差要因の変化
の傾向で規格を越えるものがなければ製品の製造を続け
るが、その傾向で規格を越える項目があっても従来は全
くどの項目か判定できなかったが、本発明により一目で
どの項目がおかしいのかを判定して装置の調整を行なう
ことができ(ステップ6e)、調整の合否判定後に(ステ
ップ6f)、製品製造を行なえる。
第2の実施例のフロー図である。第6図において、合わ
せ誤差要因分析後に、計算機101は合わせ誤差要因のデ
ータを蓄積し(テスップ6a)、このデータより合わせ誤
差要因の来歴の解析を行ない(ステップ6b)、この解析
から誤差要因の変化の傾向を把握して(ステップ6c)、
装置起因の誤差要因の変化の傾向が規格を越えるか否か
の判定を行なう(ステップ6d)。ここで誤差要因の変化
の傾向で規格を越えるものがなければ製品の製造を続け
るが、その傾向で規格を越える項目があっても従来は全
くどの項目か判定できなかったが、本発明により一目で
どの項目がおかしいのかを判定して装置の調整を行なう
ことができ(ステップ6e)、調整の合否判定後に(ステ
ップ6f)、製品製造を行なえる。
第7図は本発明によるステッパの合わせ精度モニタ方
法およびその装置の他の実施例を示す構成図である。第
7図において、多数台のステッパについての合わせ精度
モニタ方法およびその装置の実施例を示し、第1図と同
一符号は相当部分を表わす。上記構成で、n台のステッ
パ201−1〜201−nの加工結果の検査を合わせ検査装置
202で行ない、その検査データを計算機101で管理する。
計算機101の機能は第1図の実施例について第2図ない
し第6図に示したものとほぼ同様であるが、n台の装置
を一度に管理することによって同一機種間の差や同一機
能の異機種間の差が管理できることなり、設備改良等の
別個の指示内容を算出することもできる。
法およびその装置の他の実施例を示す構成図である。第
7図において、多数台のステッパについての合わせ精度
モニタ方法およびその装置の実施例を示し、第1図と同
一符号は相当部分を表わす。上記構成で、n台のステッ
パ201−1〜201−nの加工結果の検査を合わせ検査装置
202で行ない、その検査データを計算機101で管理する。
計算機101の機能は第1図の実施例について第2図ない
し第6図に示したものとほぼ同様であるが、n台の装置
を一度に管理することによって同一機種間の差や同一機
能の異機種間の差が管理できることなり、設備改良等の
別個の指示内容を算出することもできる。
上記実施例において、ステッパの加工設定条件の補正
値などの出力により、半導体製造方法を支援することが
できる。またステッパの加工設定条件の補正値などをス
テッパに送信して設定することができる。さらに合わせ
精度誤差要因の分析手段を合わせ検査装置に組み込ん
で、そのステッパの加工設定条件の補正値などをステッ
パに出力する構成にすることもできる。
値などの出力により、半導体製造方法を支援することが
できる。またステッパの加工設定条件の補正値などをス
テッパに送信して設定することができる。さらに合わせ
精度誤差要因の分析手段を合わせ検査装置に組み込ん
で、そのステッパの加工設定条件の補正値などをステッ
パに出力する構成にすることもできる。
本発明によれば、半導体製造設備におけるステッパの
加工条件と加工状態検査結果を把握することができるの
で、ステッパでレチクル換えの都度に行っていた試行回
数を半減することができ、ステッパの稼動率を15%程度
向上できるとともに、スループットが向上できて製品の
完成までの期間を短縮できる効果がある。
加工条件と加工状態検査結果を把握することができるの
で、ステッパでレチクル換えの都度に行っていた試行回
数を半減することができ、ステッパの稼動率を15%程度
向上できるとともに、スループットが向上できて製品の
完成までの期間を短縮できる効果がある。
第1図は本発明によるステッパの合わせ精度モニタ方法
およびその装置の一実施例を示す構成図、第2図は第1
図のステッパの合わせ精度モニタ方法の第1の実施例の
フロー図、第3図は第1図の合わせずれ量の算出原理
図、第4図(a)〜(d)は第1図の合わせ誤差要因の
分析原理図、第5図(a)〜(f)は第1図の合わせ誤
差要因の分析値を累積和のグラフ、第6図は第1図のス
テッパの合わせ精度モニタ方法の第2の実施例のフロー
図、第7図は本発明によるステッパの合わせ精度モニタ
方法およびその装置の他の実施例を示す構成図である。 101……計算機、201,201−f〜201−n……ステッパ、2
02……合わせ検査装置、204……検査データ転送ユニッ
ト、205……ステッパ加工条件データ転送ユニット、206
……検査データ・加工条件データ転送信号線、207……
データ転送線。
およびその装置の一実施例を示す構成図、第2図は第1
図のステッパの合わせ精度モニタ方法の第1の実施例の
フロー図、第3図は第1図の合わせずれ量の算出原理
図、第4図(a)〜(d)は第1図の合わせ誤差要因の
分析原理図、第5図(a)〜(f)は第1図の合わせ誤
差要因の分析値を累積和のグラフ、第6図は第1図のス
テッパの合わせ精度モニタ方法の第2の実施例のフロー
図、第7図は本発明によるステッパの合わせ精度モニタ
方法およびその装置の他の実施例を示す構成図である。 101……計算機、201,201−f〜201−n……ステッパ、2
02……合わせ検査装置、204……検査データ転送ユニッ
ト、205……ステッパ加工条件データ転送ユニット、206
……検査データ・加工条件データ転送信号線、207……
データ転送線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡部 勉 東京都小平市上水本町5丁目20番1号 株式会社日立製作所武蔵工場内 (56)参考文献 特開 平3−185807(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/027
Claims (7)
- 【請求項1】半導体製造設備の縮小投影露光装置である
ステッパの加工設定条件と、ステッパで加工した半導体
集積回路パターンの合わせ精度を検査する合わせ検査装
置言の検査結果とを受託する計算機により、上記検査結
果の合わせ精度誤差要因を分析して、ステッパの加工設
定条件の補正値を出力するとともに、上記合わせ精度誤
差要因を分析した結果のステッパに起因する合わせ精度
誤差要因を蓄積して、ステッパで加工した半導体集積回
路の加工時のステッパ状態の合わせ精度誤差要因の推移
を出力することを特徴とするステッパの会わせ精度モニ
タ方法。 - 【請求項2】ステッパを複数台とし、個別ステッパの合
わせ精度誤差要因の推移を個別ステッパ間で比較して、
個別ステッパ固有の加工特性を出力することを特徴とす
る請求項1記載のステッパの会わせ精度モニタ方法。 - 【請求項3】半導体集積回路の製造に際し、少なくとも
加工設定条件の補正値の出力によって、半導体集積回路
の製造を支援することを特徴とする請求項1,2の何れか
に記載のステッパの会わせ精度モニタ方法。 - 【請求項4】半導体集積回路の製造に際し、ステッパの
加工設定条件で下層の加工を行い、次の上層の加工工程
での露光の際に上記下層との合わせ精度誤差要因を分析
して、ステッパの加工設定条件の補正値を出力すること
によって、上記上層のステッパの加工条件の設定を支援
するとともに、上記合わせ精度誤差要因を分析した結果
のステッパに起因する合わせ精度誤差要因を蓄積して、
ステッパで加工した半導体集積回路の加工時のステッパ
状態の合わせ精度誤差要因の推移を出力することを特徴
とするステッパの会わせ精度モニタ方法。 - 【請求項5】半導体製造設備の縮小投影露光装置である
ステッパの加工設定条件を送信する送信手段と、ステッ
パで加工した半導体集積回路パターンの合わせ精度を検
査する合わせ検査装置の検査結果を送信する送信手段
と、上記2つの送信手段からの送信データを受信する受
信手段を有する計算機とから成り、上記計算機では受信
データとしての上記検査結果の合わせ精度誤差要因を分
析し、その分析結果に基づいてステッパの加工設定条件
の補正値を算出し出力する構成であることを特徴とする
ステッパ合わせ精度モニタ装置。 - 【請求項6】ステッパの加工設定条件の補正値を計算機
よりステッパに送信する送信手段と、ステッパが該送信
データを受信する受信手段と、該受信データをステッパ
に設定する手段とを有することを特徴とする請求項5記
載のステッパの合わせ精度モニタ装置。 - 【請求項7】計算機の合わせ精度誤差要因を分析する機
能を合わせ検査装置に組み込み、合わせ精度誤差要因に
基づくステッパの加工設定条件の補正値をステッパに出
力する機能を有することを特徴とする請求項5記載のス
テッパの合わせ精度モニタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1331372A JP2793666B2 (ja) | 1989-12-22 | 1989-12-22 | ステッパの合わせ精度モニタ方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1331372A JP2793666B2 (ja) | 1989-12-22 | 1989-12-22 | ステッパの合わせ精度モニタ方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03194914A JPH03194914A (ja) | 1991-08-26 |
| JP2793666B2 true JP2793666B2 (ja) | 1998-09-03 |
Family
ID=18242949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1331372A Expired - Lifetime JP2793666B2 (ja) | 1989-12-22 | 1989-12-22 | ステッパの合わせ精度モニタ方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2793666B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010049589A1 (en) * | 1993-01-21 | 2001-12-06 | Nikon Corporation | Alignment method and apparatus therefor |
| JP3548324B2 (ja) * | 1996-02-27 | 2004-07-28 | キヤノン株式会社 | 位置合わせ装置及びそれを用いた位置合わせ方法 |
| JPH11102851A (ja) | 1997-09-26 | 1999-04-13 | Mitsubishi Electric Corp | アライメント補正方法及び半導体装置の製造方法 |
| JP2003209041A (ja) * | 2002-01-15 | 2003-07-25 | Seiko Epson Corp | パターンの位置合わせ精度測定方法、パターンの形成方法、電気光学装置の製造方法、半導体装置の製造方法 |
| JP4178189B2 (ja) * | 2003-01-10 | 2008-11-12 | 富士通マイクロエレクトロニクス株式会社 | 半導体製品の製造方法 |
| JP4612412B2 (ja) * | 2004-08-06 | 2011-01-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666244B2 (ja) * | 1989-12-15 | 1994-08-24 | キヤノン株式会社 | 半導体製造方法 |
-
1989
- 1989-12-22 JP JP1331372A patent/JP2793666B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03194914A (ja) | 1991-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9052709B2 (en) | Method and system for providing process tool correctables | |
| KR100860135B1 (ko) | 피드포워드 오버레이 정보가 통합된 포토 리소그래피 오버레이 정합을 제어하기 위한 방법 및 장치 | |
| KR100431329B1 (ko) | 반도체 웨이퍼 오버레이 보정방법 | |
| KR100708009B1 (ko) | 통계적 공정 제어를 이용하여 제어기의 성능을 모니터하는 방법 및 장치 | |
| US6815232B2 (en) | Method and apparatus for overlay control using multiple targets | |
| US9329033B2 (en) | Method for estimating and correcting misregistration target inaccuracy | |
| JP2005510083A (ja) | 統合計測データをフィードフォワードデータとして利用するための方法および装置 | |
| US6675053B2 (en) | Layout for measurement of overlay error | |
| WO1990009558A1 (en) | Method and apparatus for measuring registration between layers of a semiconductor wafer | |
| JP2867982B2 (ja) | 半導体装置の製造装置 | |
| US6954883B1 (en) | Method and apparatus for performing fault detection using data from a database | |
| US20120084041A1 (en) | Method and system for providing tool induced shift using a sub-sampling scheme | |
| JP2793666B2 (ja) | ステッパの合わせ精度モニタ方法およびその装置 | |
| JP2859855B2 (ja) | 半導体素子の微細パターンアライメント方法 | |
| US7982155B2 (en) | System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices | |
| US6979522B2 (en) | Method for exposing at least one or at least two semiconductor wafers | |
| Leang et al. | A novel in-line automated metrology for photolithography | |
| US20050071033A1 (en) | Smart overlay control | |
| US7127359B2 (en) | Real-time mathematical model for wafer spin defect detection and for misalignment analyses | |
| TW531823B (en) | Multi-variable monitoring method for semiconductor processing | |
| CN113314430B (zh) | Cmp工艺中的监测方法以及监测系统 | |
| JP3863039B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| WO2002103776A2 (en) | Method for relating photolithography overlay target damage and chemical mechanical planarization (cmp) fault detection to cmp tool identification | |
| JP2001319858A (ja) | アライメントマーク位置計測方法、露光装置、半導体デバイス製造方法、半導体製造工場および露光装置の保守方法 | |
| JP2630484B2 (ja) | 自動位置ずれ管理装置 |