JP2798142B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP2798142B2 JP2798142B2 JP2156911A JP15691190A JP2798142B2 JP 2798142 B2 JP2798142 B2 JP 2798142B2 JP 2156911 A JP2156911 A JP 2156911A JP 15691190 A JP15691190 A JP 15691190A JP 2798142 B2 JP2798142 B2 JP 2798142B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- switching
- output
- filter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Control Of High-Frequency Heating Circuits (AREA)
- General Induction Heating (AREA)
- Electrotherapy Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、位相同期ループを用いた周波数シンセサ
イザに関するものである。
イザに関するものである。
第９図は例えば特開昭61−134127号公報に示された周
波数シンセサイザを示すブロック図である。図におい
て、10は制御電圧に応じた周波数の出力信号を出力端子
20に与える電圧制御発振器（以下、VCOという。）、12
は出力信号を文周する分周比可変の可変分周器、14は可
変分周器12の出力信号と基準信号発生器16が出力する基
準信号との位相比較を行う位相検出器（PD）、18は位相
検出器14が出力する位相差信号を制御電圧としてVCO10
に与えるとともにループの特性を定めるループフィルタ
である。
波数シンセサイザを示すブロック図である。図におい
て、10は制御電圧に応じた周波数の出力信号を出力端子
20に与える電圧制御発振器（以下、VCOという。）、12
は出力信号を文周する分周比可変の可変分周器、14は可
変分周器12の出力信号と基準信号発生器16が出力する基
準信号との位相比較を行う位相検出器（PD）、18は位相
検出器14が出力する位相差信号を制御電圧としてVCO10
に与えるとともにループの特性を定めるループフィルタ
である。
第10図および第11図はそれぞれループフィルタ18の構
成例を示す回路図であり、各図において、R1，R2，
R11，R12，R11S，R12S，R2Sは抵抗、Ｃはコンデンサで
ある。なお、R1等およびＣは抵抗値または容量値をも示
している。
成例を示す回路図であり、各図において、R1，R2，
R11，R12，R11S，R12S，R2Sは抵抗、Ｃはコンデンサで
ある。なお、R1等およびＣは抵抗値または容量値をも示
している。
次に動作について説明する。位相検出器14は、可変分
周器12の出力信号と基準信号発生器16が出力する基準信
号との位相を比較し、位相差に比例した平均電圧を示す
位相差信号を出力する。この位相差信号は、ループフィ
ルタ18を通った後、VCO10の制御電圧となる。VCO10は、
この制御電圧に応じた周波数の出力信号を発生する。そ
して、出力信号は、出力端子20に供給されるとともに可
変分周器12で分周される。ここで、可変分周器12に設定
された分周比がＮであったとすると、フェーズロックさ
れている間（定常状態）では、出力周波数（出力信号の
周波数）は、基準周波数（基準信号の周波数）のＮ倍と
なっている。
周器12の出力信号と基準信号発生器16が出力する基準信
号との位相を比較し、位相差に比例した平均電圧を示す
位相差信号を出力する。この位相差信号は、ループフィ
ルタ18を通った後、VCO10の制御電圧となる。VCO10は、
この制御電圧に応じた周波数の出力信号を発生する。そ
して、出力信号は、出力端子20に供給されるとともに可
変分周器12で分周される。ここで、可変分周器12に設定
された分周比がＮであったとすると、フェーズロックさ
れている間（定常状態）では、出力周波数（出力信号の
周波数）は、基準周波数（基準信号の周波数）のＮ倍と
なっている。
ところで、ループフィルタ18としてよく用いられるフ
ィルタとして、第10図に示すラグリード型フィルタがあ
る。ラグリード型フィルタを採用した場合には、自然角
周波数ωn、およびダンピング係数ζは以下のようにな
る。
ィルタとして、第10図に示すラグリード型フィルタがあ
る。ラグリード型フィルタを採用した場合には、自然角
周波数ωn、およびダンピング係数ζは以下のようにな
る。
ωn＝（K/τ1＋▲τ1/2 2▼） ・・・（１） ζ＝ωn/2（1/K＋τ2） ・・・（２） なお、τ1＝R1Ｃ、τ2＝R2Ｃである。また、Ｋはルー
プのループ利得であり、 Ｋ＝Ｋν×Ｋφ/N ・・・（３） である。ここで、ＫνはVCO10の感度（変換利得）、Ｋ
φは位相検出器14の感度（変換利得）Ｎは可変分周器12
における分周比である。そして、周波数シンセサイザ
は、可変分周器12の分周比が切換えられることにより種
々の出力周波数を発生するものであるが、自然角周波数
およびダンピング係数は、例えば周波数切換時における
切換後の出力周波数が安定するまでの時間（周波数切換
時間）と出力信号に含まれる雑音とを、出力周波数の全
範囲にわたって、それぞれ所定の値以下になるように設
定される。
プのループ利得であり、 Ｋ＝Ｋν×Ｋφ/N ・・・（３） である。ここで、ＫνはVCO10の感度（変換利得）、Ｋ
φは位相検出器14の感度（変換利得）Ｎは可変分周器12
における分周比である。そして、周波数シンセサイザ
は、可変分周器12の分周比が切換えられることにより種
々の出力周波数を発生するものであるが、自然角周波数
およびダンピング係数は、例えば周波数切換時における
切換後の出力周波数が安定するまでの時間（周波数切換
時間）と出力信号に含まれる雑音とを、出力周波数の全
範囲にわたって、それぞれ所定の値以下になるように設
定される。
また、ループフィルタ18は、定常状態では位相差信号
に含まれる雑音等を除去する作用を果たすように、その
作用をも考慮してR1，R2およびＣ、の値が決定される。
に含まれる雑音等を除去する作用を果たすように、その
作用をも考慮してR1，R2およびＣ、の値が決定される。
第11図は上記公開公報に示されるループフィルタ18の
一例である。第11図において、181〜183はそれぞれ抵抗
R11，R12，R2と抵抗R11S、R12S、R2Sとを切換えるスイ
ッチ、184〜186はそれぞれスイッチ181〜183を切換える
制御信号が入力される制御端子である。また、各抵抗は
その抵抗値がR11S＜R11、R12S＜ R12、R2S＜R2となっている。
一例である。第11図において、181〜183はそれぞれ抵抗
R11，R12，R2と抵抗R11S、R12S、R2Sとを切換えるスイ
ッチ、184〜186はそれぞれスイッチ181〜183を切換える
制御信号が入力される制御端子である。また、各抵抗は
その抵抗値がR11S＜R11、R12S＜ R12、R2S＜R2となっている。
そして、定常状態では、各スイッチ181〜183は開放状
態とされ、ループフィルタ18は、抵抗R11，R12、R2およ
び容量Ｃで構成される。また、周波数切換時には、制御
信号によりスイッチ181〜183は短絡状態とされる。抵抗
R11S，R12S，R2Sはその抵抗値が抵抗R11，R12、R2のそ
れよりも小さいことから、ループフィルタ18は、抵抗R
11S，R12S，R2Sおよび容量Ｃで構成される。この場合に
は、ループフィルタ18の２つの時定数τ1＝（R11S＋R
12S）Ｃおよびτ2＝R2SＣは小さくなる。
態とされ、ループフィルタ18は、抵抗R11，R12、R2およ
び容量Ｃで構成される。また、周波数切換時には、制御
信号によりスイッチ181〜183は短絡状態とされる。抵抗
R11S，R12S，R2Sはその抵抗値が抵抗R11，R12、R2のそ
れよりも小さいことから、ループフィルタ18は、抵抗R
11S，R12S，R2Sおよび容量Ｃで構成される。この場合に
は、ループフィルタ18の２つの時定数τ1＝（R11S＋R
12S）Ｃおよびτ2＝R2SＣは小さくなる。
この結果、（１）式から明らかなように自然角周波数
ωnが大きくなる。従って、ループ帯域が広がって周波
数切換時間は短くなる。
ωnが大きくなる。従って、ループ帯域が広がって周波
数切換時間は短くなる。
従来の周波数シンセサイザは以上のように構成されて
いるので、ループ利得Ｋは一定のままであり、ループフ
ィルタ18における定数変更だけでは周波数切換時間を大
きく改善することはできず、また、定数変更だけでダン
ピング係数を適切な値にすることは困難であり、その結
果、ループが不安定になりやすいなどの課題があった。
いるので、ループ利得Ｋは一定のままであり、ループフ
ィルタ18における定数変更だけでは周波数切換時間を大
きく改善することはできず、また、定数変更だけでダン
ピング係数を適切な値にすることは困難であり、その結
果、ループが不安定になりやすいなどの課題があった。
この発明は上記のような課題を解消するためになされ
たもので、周波数切換時間をより短縮できるとともに、
周波数切換過程においても適切なダンピング係数を有す
る安定な周波数シンセサイザを得ることを目的とする。
たもので、周波数切換時間をより短縮できるとともに、
周波数切換過程においても適切なダンピング係数を有す
る安定な周波数シンセサイザを得ることを目的とする。
請求項（１）記載の発明に係る周波数シンセサイザ
は、ループフィルタに複数のフィルタを設け、各フィル
タの時定数を周波数切換過程において可変分周器および
基準分周器に設定されるそれぞれの分周比で定まる出力
周波数の収束時間を短時間で安定させ、かつ、各フィル
タを、入力側を位相検出器におよび出力側を電圧制御発
振器に選択的に切換接続する切換手段をループフィルタ
に設け、さらに、制御回路は周波数切換過程の各段階の
開始時に、その段階に対応した分周比を可変分周器およ
び基準分周器に設定するとともに、設定された分周比に
対応した一つのフィルタの両端を位相検出器および電圧
制御発振器に切換接続させる切換信号を切換手段に出力
するものである。
は、ループフィルタに複数のフィルタを設け、各フィル
タの時定数を周波数切換過程において可変分周器および
基準分周器に設定されるそれぞれの分周比で定まる出力
周波数の収束時間を短時間で安定させ、かつ、各フィル
タを、入力側を位相検出器におよび出力側を電圧制御発
振器に選択的に切換接続する切換手段をループフィルタ
に設け、さらに、制御回路は周波数切換過程の各段階の
開始時に、その段階に対応した分周比を可変分周器およ
び基準分周器に設定するとともに、設定された分周比に
対応した一つのフィルタの両端を位相検出器および電圧
制御発振器に切換接続させる切換信号を切換手段に出力
するものである。
請求項（２）記載の発明に係る周波数シンセサイザ
は、上記構成に加えて、切換手段によってチャージポン
プおよび電圧制御発振器から切離されたフィルタの構成
要素であるコンデンサの電圧が位相検出器および電圧制
御発振器に接続されているフィルタの出力電圧に等しい
電圧になるように充電または放電を行う充放電手段をル
ープフィルタに設けたものである。
は、上記構成に加えて、切換手段によってチャージポン
プおよび電圧制御発振器から切離されたフィルタの構成
要素であるコンデンサの電圧が位相検出器および電圧制
御発振器に接続されているフィルタの出力電圧に等しい
電圧になるように充電または放電を行う充放電手段をル
ープフィルタに設けたものである。
請求項（１）記載の発明における制御回路は、周波数
切換要求が発生すると、まず、ループフィルタの中の１
つのフィルタに位相差信号が通過するようにその１つの
フィルタを接続させる切換信号を切換手段に与えるとと
もに、そのフィルタに対応した分周比を可変分周器およ
び基準分周器に与える。そして、順次、位相差信号が通
過するフィルタを切換える切換信号を切換手段に与える
とともに、接続されたフィルタに対応した分周比を可変
分周器および基準分周器に与える。最後に、定常状態で
使用されるフィルタを接続する切換信号を切換手段に与
えるとともに、周波数切換要求に応じた出力周波数とな
るような分周比を可変分周器および基準分周器に与え
る。
切換要求が発生すると、まず、ループフィルタの中の１
つのフィルタに位相差信号が通過するようにその１つの
フィルタを接続させる切換信号を切換手段に与えるとと
もに、そのフィルタに対応した分周比を可変分周器およ
び基準分周器に与える。そして、順次、位相差信号が通
過するフィルタを切換える切換信号を切換手段に与える
とともに、接続されたフィルタに対応した分周比を可変
分周器および基準分周器に与える。最後に、定常状態で
使用されるフィルタを接続する切換信号を切換手段に与
えるとともに、周波数切換要求に応じた出力周波数とな
るような分周比を可変分周器および基準分周器に与え
る。
また、請求項（２）記載の発明における充放電手段
は、ループフィルタを構成する複数のフィルタのうち、
切離されたフィルタの中のコンデンサの電圧が接続され
ているフィルタの出力電圧に等しい電圧になるように充
電または放電を行う。その結果、フィルタの切換えがあ
ったときに、新たに接続されたフィルタの中のコンデン
サが、出力周波数が安定したときのコンデンサ電圧によ
り近い電圧に既に充電されていることになるのでコンデ
ンサ電圧の過渡変動を抑えることができ、その結果、そ
のフィルタに対応した出力周波数は、より速やかに安定
する。
は、ループフィルタを構成する複数のフィルタのうち、
切離されたフィルタの中のコンデンサの電圧が接続され
ているフィルタの出力電圧に等しい電圧になるように充
電または放電を行う。その結果、フィルタの切換えがあ
ったときに、新たに接続されたフィルタの中のコンデン
サが、出力周波数が安定したときのコンデンサ電圧によ
り近い電圧に既に充電されていることになるのでコンデ
ンサ電圧の過渡変動を抑えることができ、その結果、そ
のフィルタに対応した出力周波数は、より速やかに安定
する。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による周波数シンセサイ
ザを示すブロック図であり、図において、従来技術と同
一の符号については同一または相当部分を示すので説明
を省略する。
ザを示すブロック図であり、図において、従来技術と同
一の符号については同一または相当部分を示すので説明
を省略する。
15は位相検出器14から出力された位相差信号をアナロ
グ量に変換するチャージポンプ、22は基準信号の周波数
を分周する可変分周器（以下、基準分周器という。）、
30は複数のフィルタ31,32,33を内部に有するループフィ
ルタ、40は可変分周器12および基準分周器22に分周比を
与えるとともに、後述するループフィルタ30内の各スイ
ッチに切換信号を与える制御回路である。
グ量に変換するチャージポンプ、22は基準信号の周波数
を分周する可変分周器（以下、基準分周器という。）、
30は複数のフィルタ31,32,33を内部に有するループフィ
ルタ、40は可変分周器12および基準分周器22に分周比を
与えるとともに、後述するループフィルタ30内の各スイ
ッチに切換信号を与える制御回路である。
なお、チャージポンプ15からのアナログ量は、位相検
出器14からの位相差信号と論理的には同じ意味を持つの
で、以下、チャージポンプ15の出力を位相差信号とい
う。
出器14からの位相差信号と論理的には同じ意味を持つの
で、以下、チャージポンプ15の出力を位相差信号とい
う。
また、第２図はループフィルタ30の一構成例を示す回
路図である。第２図において、31,32,33はそれぞれフィ
ルタ、34は高い入力インピーダンスを有するボルテージ
フォロワ（充放電手段）、311,312はそれぞれフィルタ3
1を入力端子36および出力端子37から切り離すスイッチ
（切換手段）、313はボルテージフォロワ34とフィルタ3
1との間に設けられスイッチ311,312の開閉状態とは逆の
開閉状態となるスイッチ（充電手段）、314,315はそれ
ぞれラグリード型フィルタを形成する抵抗、316は同じ
くコンデンサ、351,353は定常状態にあるときに用いら
れるローパスフィルタを構成する抵抗、352,354は同じ
くコンデンサ、312,322はそれぞれフィルタ32を入力端
子36および出力端子37から切り離すスイッチ（切換手
段）、323はボルテージフォロワ34とフィルタ32との間
に設けられスイッチ321,322の開閉状態とは逆の開閉状
態となるスイッチ（充放電手段）、324,325はそれぞれ
ラグリード型フィルタを形成する抵抗、326は同じくコ
ンデンサ、331,332はそれぞれフィルタ33を入力端子36
および出力端子37から切り離すスイッチ（切換手段）、
333はボルテージフォロワ34とフィルタ33との間に設け
られスイッチ331,332の開閉状態とは逆の開閉状態とな
るスイッチ（充放電手段）、334,335はそれぞれラグリ
ード型フィルタを形成する抵抗、336は同じくコンデン
サである。
路図である。第２図において、31,32,33はそれぞれフィ
ルタ、34は高い入力インピーダンスを有するボルテージ
フォロワ（充放電手段）、311,312はそれぞれフィルタ3
1を入力端子36および出力端子37から切り離すスイッチ
（切換手段）、313はボルテージフォロワ34とフィルタ3
1との間に設けられスイッチ311,312の開閉状態とは逆の
開閉状態となるスイッチ（充電手段）、314,315はそれ
ぞれラグリード型フィルタを形成する抵抗、316は同じ
くコンデンサ、351,353は定常状態にあるときに用いら
れるローパスフィルタを構成する抵抗、352,354は同じ
くコンデンサ、312,322はそれぞれフィルタ32を入力端
子36および出力端子37から切り離すスイッチ（切換手
段）、323はボルテージフォロワ34とフィルタ32との間
に設けられスイッチ321,322の開閉状態とは逆の開閉状
態となるスイッチ（充放電手段）、324,325はそれぞれ
ラグリード型フィルタを形成する抵抗、326は同じくコ
ンデンサ、331,332はそれぞれフィルタ33を入力端子36
および出力端子37から切り離すスイッチ（切換手段）、
333はボルテージフォロワ34とフィルタ33との間に設け
られスイッチ331,332の開閉状態とは逆の開閉状態とな
るスイッチ（充放電手段）、334,335はそれぞれラグリ
ード型フィルタを形成する抵抗、336は同じくコンデン
サである。
なお、以下、スイッチ311,312をまとめてスイッチSW
1、スイッチ321,322をまとめてスイッチSW2、スイッチ3
31,332をまとめてスイッチSW3といい、スイッチ313をス
イッチSW1、スイッチ323をスイッチSW2、スイッチ333を
スイッチSW3という。
1、スイッチ321,322をまとめてスイッチSW2、スイッチ3
31,332をまとめてスイッチSW3といい、スイッチ313をス
イッチSW1、スイッチ323をスイッチSW2、スイッチ333を
スイッチSW3という。
また、抵抗314の抵抗値をR314、コンデンサ316の容量
をC316のように記す。そして、各フィルタ31,32,33によ
るループ帯域は、フィルタ31＜フィルタ33＜フィルタ32
となっている。
をC316のように記す。そして、各フィルタ31,32,33によ
るループ帯域は、フィルタ31＜フィルタ33＜フィルタ32
となっている。
次に動作について説明する。
まず、周波数切換時間について再度考察する。周波数
シンセサイザにΔｆの周波数変化を生じさせるような可
変分周器12に対する分周比の変更設定があったときに、
出力周波数がｆ±Δｆ内に安定するまでの周波数切換時
間は、ループが周波数合わせに要する周波数同期時間tS
および基準分周器22で分周された後の基準信号と可変分
周器12の出力との位相を一致させるのに要する位相同期
時間tPの和として表される（「フリーケンシ シンセサ
イザ セオリ アンド デザイン（Frequency Synthesi
zers Theory and Design）」第５章、ジョン ウィリー
アンド サンズ，インク（John Wiley and Sons,In
c）1987年，による。）。つまり、 T tS＋tP ・・・（４） ここで、 tS＝４（Δf/N）2／Bn 3 ・・・（５） tP＝（2/KcosεSS）1n（2/γ１） ・・・（６） ただし、Bnは雑音帯域であり、 Bn＝ωn/2（ζ＋（1/4ζ）） ・・・（７） εSS＝Δω/K γ1:安定位相誤差 Δω：自然角周波数の周波数変化量 上記（４）〜（７）式によれば、ループ利得Ｋおよび
自然角周波数ωnを適切に定めればtSおよびtPは短くな
る。ループ利得Ｋについては、VCO10の感度Ｋνおよび
位相検出器14の感度Ｋφは定まった値であることから分
周比Ｎを適切な値にすることにより、適切な値に設定し
うる。ただし、分周比Ｎは周波数切換後の出力周波数に
対応した値であるから、やはり定まった値である。しか
し、可変分周器12に設定される分周比をＮにする前に段
階的に値を変更し、それらの値に応じた自然角周波数ω
nの適切な値が設定されれば（つまり、τ1，τ2が適切
な値に設定されれば）、段階的に設定された分周比に応
じたtSおよびtPは短縮され、結果として、目標となる出
力周波数になるまでの周波数切換時間は短くなることが
予想される。
シンセサイザにΔｆの周波数変化を生じさせるような可
変分周器12に対する分周比の変更設定があったときに、
出力周波数がｆ±Δｆ内に安定するまでの周波数切換時
間は、ループが周波数合わせに要する周波数同期時間tS
および基準分周器22で分周された後の基準信号と可変分
周器12の出力との位相を一致させるのに要する位相同期
時間tPの和として表される（「フリーケンシ シンセサ
イザ セオリ アンド デザイン（Frequency Synthesi
zers Theory and Design）」第５章、ジョン ウィリー
アンド サンズ，インク（John Wiley and Sons,In
c）1987年，による。）。つまり、 T tS＋tP ・・・（４） ここで、 tS＝４（Δf/N）2／Bn 3 ・・・（５） tP＝（2/KcosεSS）1n（2/γ１） ・・・（６） ただし、Bnは雑音帯域であり、 Bn＝ωn/2（ζ＋（1/4ζ）） ・・・（７） εSS＝Δω/K γ1:安定位相誤差 Δω：自然角周波数の周波数変化量 上記（４）〜（７）式によれば、ループ利得Ｋおよび
自然角周波数ωnを適切に定めればtSおよびtPは短くな
る。ループ利得Ｋについては、VCO10の感度Ｋνおよび
位相検出器14の感度Ｋφは定まった値であることから分
周比Ｎを適切な値にすることにより、適切な値に設定し
うる。ただし、分周比Ｎは周波数切換後の出力周波数に
対応した値であるから、やはり定まった値である。しか
し、可変分周器12に設定される分周比をＮにする前に段
階的に値を変更し、それらの値に応じた自然角周波数ω
nの適切な値が設定されれば（つまり、τ1，τ2が適切
な値に設定されれば）、段階的に設定された分周比に応
じたtSおよびtPは短縮され、結果として、目標となる出
力周波数になるまでの周波数切換時間は短くなることが
予想される。
本発明は、上記のような考え方を装置として実現した
ものである。
ものである。
つまり、第３図に示すように、定常状態では可変分周
器12にはN0、基準分周器22にはM0が設定され、また、ル
ープフィルタ30のフィルタ31が使用されている。この定
常状態から周波数を切換える場合に、周波数切換過程の
第１段階では、可変分周器12に設定される分周比はN1、
基準分周器22に設定される分周比はM1とされる。
器12にはN0、基準分周器22にはM0が設定され、また、ル
ープフィルタ30のフィルタ31が使用されている。この定
常状態から周波数を切換える場合に、周波数切換過程の
第１段階では、可変分周器12に設定される分周比はN1、
基準分周器22に設定される分周比はM1とされる。
また、第２段階ではそれぞれにN2、M2が設定され、第
３段階ではそれぞれにN3、M0が設定される。ここで、N1
＜N2＜N3、M1＜M2＜M0である。そして、フィルタ32にお
いて、抵抗324,325の抵抗値およびコンデンサ326の容量
値は、分周比N1，M1で定まる出力周波数が安定するまで
の収束時間t1がより短い時間となるようなダンピング係
数ζおよび自然角周波数ωnに対応した値に設定されて
いる。
３段階ではそれぞれにN3、M0が設定される。ここで、N1
＜N2＜N3、M1＜M2＜M0である。そして、フィルタ32にお
いて、抵抗324,325の抵抗値およびコンデンサ326の容量
値は、分周比N1，M1で定まる出力周波数が安定するまで
の収束時間t1がより短い時間となるようなダンピング係
数ζおよび自然角周波数ωnに対応した値に設定されて
いる。
さらに、フィルタ33において、抵抗334,335の抵抗値
およびコンデンサ336の容量値は、分周比N2、M2で定ま
る出力周波数が安定するまでの収束時間t2がより短い時
間となるようなダンピング係数ζおよび自然角周波数ω
nに対応した値に設定されている。
およびコンデンサ336の容量値は、分周比N2、M2で定ま
る出力周波数が安定するまでの収束時間t2がより短い時
間となるようなダンピング係数ζおよび自然角周波数ω
nに対応した値に設定されている。
さらに、フィルタ31において、抵抗314,315の抵抗値
およびコンデンサ316の容量値は、分周比N3、M0で定ま
る出力周波数が安定するまでの収束時間t3がより短い時
間となるようなダンピング係数ζおよび自然角周波数ω
nに対応した値に設定されている。
およびコンデンサ316の容量値は、分周比N3、M0で定ま
る出力周波数が安定するまでの収束時間t3がより短い時
間となるようなダンピング係数ζおよび自然角周波数ω
nに対応した値に設定されている。
さらに、フィルタ31には、定常状態における位相差信
号のスプリアス成分等を除去するためのローパスフィル
タ（抵抗351,353およびコンデンサ352,354により構成さ
れる。）も設けられている。
号のスプリアス成分等を除去するためのローパスフィル
タ（抵抗351,353およびコンデンサ352,354により構成さ
れる。）も設けられている。
次に、周波数切換時の動作について説明する。
VCO10、可変分周器12、位相検出器14、および基準信
号発生器16の動作は、従来の周波数シンセサイザにおけ
るものの動作と同じである。ただし、上述のように、可
変分周器12に対しては、１つの周波数切換過程におい
て、分周比は複数回設定される。
号発生器16の動作は、従来の周波数シンセサイザにおけ
るものの動作と同じである。ただし、上述のように、可
変分周器12に対しては、１つの周波数切換過程におい
て、分周比は複数回設定される。
最初に、可変分周器12には分周比N0が、基準分周器22
には分周比M0が設定されていて、周波数シンセサイザは
出力周波数f0の定常状態にあるとする。この状態では、
ループフィルタ30において、制御回路40の指示により、
スイッチSW1はオン状態、スイッチSW2およびスイッチSW
3はオフ状態となっている（第２図に示されている状態
である。）。従って、位相差信号はフィルタ31を通過し
ている。フィルタ32,33においては、コンデンサ326,336
は、ボルテージフォロワ34によりフィルタ31の出力電圧
に、つまり定常状態ではVCO10に与えられる制御電圧に
等しい値に充電されている。
には分周比M0が設定されていて、周波数シンセサイザは
出力周波数f0の定常状態にあるとする。この状態では、
ループフィルタ30において、制御回路40の指示により、
スイッチSW1はオン状態、スイッチSW2およびスイッチSW
3はオフ状態となっている（第２図に示されている状態
である。）。従って、位相差信号はフィルタ31を通過し
ている。フィルタ32,33においては、コンデンサ326,336
は、ボルテージフォロワ34によりフィルタ31の出力電圧
に、つまり定常状態ではVCO10に与えられる制御電圧に
等しい値に充電されている。
ここで、周波数切換の要求が発生すると、制御回路40
は、可変分周器12に与える分周比をN1に、基準分周器22
に与える分周比をM1に設定する。同時に、スイッチSW2
をオン状態に、また、スイッチSW1をオフ状態に切換え
る。スイッチSW3はオフ状態のままである（第３図参
照）。なお、スイッチSW2はオフ状態に、また、スイッ
チSW1はオン状態となる。この状態では、位相差信号は
フィルタ32を通過する。フィルタ32において、上述した
ように、抵抗値および容量値は、τ1＝C326×R324およ
びτ2＝C326×R325が分周比N2，M2に対して適切な値に
なるように設定されている。よって、短い収束時間t1で
出力周波数はf1に収束する。この間、フィルタ31,33に
おけるコンデンサは、ボルテージフォロワ34により充電
または放電されVCO10の制御電圧の変化に追従してい
る。
は、可変分周器12に与える分周比をN1に、基準分周器22
に与える分周比をM1に設定する。同時に、スイッチSW2
をオン状態に、また、スイッチSW1をオフ状態に切換え
る。スイッチSW3はオフ状態のままである（第３図参
照）。なお、スイッチSW2はオフ状態に、また、スイッ
チSW1はオン状態となる。この状態では、位相差信号は
フィルタ32を通過する。フィルタ32において、上述した
ように、抵抗値および容量値は、τ1＝C326×R324およ
びτ2＝C326×R325が分周比N2，M2に対して適切な値に
なるように設定されている。よって、短い収束時間t1で
出力周波数はf1に収束する。この間、フィルタ31,33に
おけるコンデンサは、ボルテージフォロワ34により充電
または放電されVCO10の制御電圧の変化に追従してい
る。
次に、t1経過後に、制御回路40は、分周比をN2、M2に
設定する。なお、制御回路40が分周比を切換えるタイミ
ング、つまりt1、経過時は、フィルタ32における各定数
から算出することができ、あらかじめ制御回路40に設定
されているものである。同時に、制御回路40は、スイッ
チSW3をオン状態に、また、スイッチSW2をオフ状態に切
換える。スイッチSW1はオフ状態のままである。なお、
スイッチSW3はオフ状態に、また、スイッチSW2はオン状
態となる（第３図参照）。この状態では、位相差信号は
フィルタ33を通過する。フィルタ33において、上述した
ように、抵抗値および容量値は、τ1＝C336×R334およ
びτ2＝C336×R335が分周比N2，M2に対して適切な値に
なるように設定されている。しかも、分周比がN2、M2に
切換えられた時点において、コンデンサ336は、出力周
波数がf2で安定した時の電圧により近い電圧に既に充電
されている。よって、短い収束時間t2で出力周波数はf2
に収束する。この間、フィルタ31,32おけるコンデンサ3
16,326は、ボルテージフォロワ34によりVCO10の制御電
圧の変化に追従している。
設定する。なお、制御回路40が分周比を切換えるタイミ
ング、つまりt1、経過時は、フィルタ32における各定数
から算出することができ、あらかじめ制御回路40に設定
されているものである。同時に、制御回路40は、スイッ
チSW3をオン状態に、また、スイッチSW2をオフ状態に切
換える。スイッチSW1はオフ状態のままである。なお、
スイッチSW3はオフ状態に、また、スイッチSW2はオン状
態となる（第３図参照）。この状態では、位相差信号は
フィルタ33を通過する。フィルタ33において、上述した
ように、抵抗値および容量値は、τ1＝C336×R334およ
びτ2＝C336×R335が分周比N2，M2に対して適切な値に
なるように設定されている。しかも、分周比がN2、M2に
切換えられた時点において、コンデンサ336は、出力周
波数がf2で安定した時の電圧により近い電圧に既に充電
されている。よって、短い収束時間t2で出力周波数はf2
に収束する。この間、フィルタ31,32おけるコンデンサ3
16,326は、ボルテージフォロワ34によりVCO10の制御電
圧の変化に追従している。
続いて、t2経過後に、制御回路40は、分周比N3、M0に
設定する。同時に、制御回路40は、スイッチSW1をオン
状態に、また、スイッチSW3をオフ状態に切換える。ス
イッチSW2はオフ状態のままである。なお、スイッチSW3
はオン状態に、また、スイッチSW1はオフ状態となる
（第３図参照）。つまり、第２図に示されている状態に
もどる。この状態では、位相差信号は、フィルタ31を通
過する。
設定する。同時に、制御回路40は、スイッチSW1をオン
状態に、また、スイッチSW3をオフ状態に切換える。ス
イッチSW2はオフ状態のままである。なお、スイッチSW3
はオン状態に、また、スイッチSW1はオフ状態となる
（第３図参照）。つまり、第２図に示されている状態に
もどる。この状態では、位相差信号は、フィルタ31を通
過する。
フィルタ31において、上述したように、抵抗値および
容量値は、τ1＝C316×R314およびτ2＝C316×R315が分
周比N3、M0に対して適切な値になるように設定されてい
る。ただし、フィルタ31は定常状態で使用されるもので
あるから、位相差信号の雑音成分を除去しうるようにそ
の点も考慮の上、抵抗値および容量値は設定されてい
る。
容量値は、τ1＝C316×R314およびτ2＝C316×R315が分
周比N3、M0に対して適切な値になるように設定されてい
る。ただし、フィルタ31は定常状態で使用されるもので
あるから、位相差信号の雑音成分を除去しうるようにそ
の点も考慮の上、抵抗値および容量値は設定されてい
る。
また、分周比がN3、M0に切換えられた時点において、
コンデンサ316は、出力周波数がf3で安定している時の
電圧により近い電圧に既に充電されている。よって、短
い収束時間t3で出力周波数はf3に収束する。出力周波数
がf3に収束した後の定常状態において、フィルタ31に含
まれているローパスフィルタは、位相差信号のスプリア
ス成分をも除去して、適切な定常状態を実現する。
コンデンサ316は、出力周波数がf3で安定している時の
電圧により近い電圧に既に充電されている。よって、短
い収束時間t3で出力周波数はf3に収束する。出力周波数
がf3に収束した後の定常状態において、フィルタ31に含
まれているローパスフィルタは、位相差信号のスプリア
ス成分をも除去して、適切な定常状態を実現する。
結局、出力周波数がf0となっている状態から出力周波
数がf3となっている状態とするまでの周波数切換時間
は、t1＋t2＋t3となるが、この値は、一挙に分周比をN3
に切換えた場合に比べて改善することができる。
数がf3となっている状態とするまでの周波数切換時間
は、t1＋t2＋t3となるが、この値は、一挙に分周比をN3
に切換えた場合に比べて改善することができる。
第４図はこの発明の第２の実施例による周波数シンセ
サイザのループフィルタを示す回路図である。第４図に
示したものは、第２図に示したものから、コンデンサ31
6,326,336をあらかじめ充電しておくための各スイッチS
W1,SW2,SW3およびボルテージフォロワ34を除いたもので
ある。従って、周波数切換過程においてあらかじめ次段
階のためにコンデンサ316,326,336を充電しておき、収
束時間t1，t2，t3をより短縮するという効果には欠ける
が、各フィルタ31,32,33においてτ1、τ2を適切な値に
設定しておくことにより収束時間t1，t2、t3を短縮する
効果は発揮する。
サイザのループフィルタを示す回路図である。第４図に
示したものは、第２図に示したものから、コンデンサ31
6,326,336をあらかじめ充電しておくための各スイッチS
W1,SW2,SW3およびボルテージフォロワ34を除いたもので
ある。従って、周波数切換過程においてあらかじめ次段
階のためにコンデンサ316,326,336を充電しておき、収
束時間t1，t2，t3をより短縮するという効果には欠ける
が、各フィルタ31,32,33においてτ1、τ2を適切な値に
設定しておくことにより収束時間t1，t2、t3を短縮する
効果は発揮する。
したがって、ループフィルタ30に設けられた切換手段
311,312、切換手段321,322、および切換手段331,332
は、位相検出器14から電圧制御発振器10の経路に対して
並列に接続され、第３図に示したタイミングに応じて切
り換えられる。このため、本来動作すべきループフィル
タ30の時定数のみを変更することができる。
311,312、切換手段321,322、および切換手段331,332
は、位相検出器14から電圧制御発振器10の経路に対して
並列に接続され、第３図に示したタイミングに応じて切
り換えられる。このため、本来動作すべきループフィル
タ30の時定数のみを変更することができる。
なお、制御回路40により各スイッチSW1,SW2,SW3が切
換えられるタイミングは、第３図に示したタイミングと
同じであるから、動作説明は省略する。
換えられるタイミングは、第３図に示したタイミングと
同じであるから、動作説明は省略する。
また、より構成を簡略化するために、ループフィルタ
を第５図に示す構成としてもよい。つまり、定常状態で
はスイッチ381（以下、スイッチSWと記す。）をオフ状
態としておき、スイッチ382（以下、スイッチSWと記
す。）をオン状態としておく。周波数切換要求が発生す
る前において、制御回路40が可変分周器12および基準分
取器22に設定した分周比は、出力周波数f0に応じたN0、
M0である（第６図参照）。
を第５図に示す構成としてもよい。つまり、定常状態で
はスイッチ381（以下、スイッチSWと記す。）をオフ状
態としておき、スイッチ382（以下、スイッチSWと記
す。）をオン状態としておく。周波数切換要求が発生す
る前において、制御回路40が可変分周器12および基準分
取器22に設定した分周比は、出力周波数f0に応じたN0、
M0である（第６図参照）。
そして、周波数切換要求が発生したときに、制御回路
40は、まず、分周比N4、M4を設定するとともに、スイッ
チSWをオン状態とし、スイッチSWをオフ状態とする。な
お、第５図に示したものでは、反転器388が設けられて
いるので、制御回路40から出力されるスイッチ切換えの
ための信号は１つでよい。また、所定時間経過後に、制
御回路40は、分周比をN3、M0とし、同時にスイッチSWを
オフ状態とし、また、スイッチSWをオン状態とする（第
６図参照）。
40は、まず、分周比N4、M4を設定するとともに、スイッ
チSWをオン状態とし、スイッチSWをオフ状態とする。な
お、第５図に示したものでは、反転器388が設けられて
いるので、制御回路40から出力されるスイッチ切換えの
ための信号は１つでよい。また、所定時間経過後に、制
御回路40は、分周比をN3、M0とし、同時にスイッチSWを
オフ状態とし、また、スイッチSWをオン状態とする（第
６図参照）。
従って、第１の実施例の場合と同様に、分周比N4、M4
に応じて、τ1＝C386×（R385//R383）およびτ2＝C386
×R385が適切な値になるように、および分周比N3、M0に
応じて、τ1＝C386×R383およびτ2＝C386×（R385//R
386）が適切な値となるように、抵抗383,384,385,386の
抵抗値およびコンデンサ387の容量値を設定しておけ
ば、第１の実施例によるものの効果よりは低下するもの
の、周波数切換時間は従来のもののそれよりも短縮され
る。
に応じて、τ1＝C386×（R385//R383）およびτ2＝C386
×R385が適切な値になるように、および分周比N3、M0に
応じて、τ1＝C386×R383およびτ2＝C386×（R385//R
386）が適切な値となるように、抵抗383,384,385,386の
抵抗値およびコンデンサ387の容量値を設定しておけ
ば、第１の実施例によるものの効果よりは低下するもの
の、周波数切換時間は従来のもののそれよりも短縮され
る。
そして、第７図はループフィルタを構成するフィルタ
51,52,53を、能動素子である演算増幅器517,527,537を
用いて構成した例を示すブロック図である。第７図に示
したものにおいて、定常状態におけるτ1はτ1＝C516×
R514、τ2はτ2＝C516×R515で定まり、第１段階におい
てはτ1＝C526×R524およびτ2＝C526×R525であり、第
２段階においてはτ1＝C536×R534およびτ2＝C536×R
535である。そして、適切なτ1およびτ2を定める場合
の理論式が異なるのみで、動作については第２図および
第３図に示す第１の実施例の場合の動作と同じであり、
同様の効果を奏する。第７図において、抵抗551,553、
コンデンサ552,554および演算増幅器555はローパスフィ
ルタを構成している。
51,52,53を、能動素子である演算増幅器517,527,537を
用いて構成した例を示すブロック図である。第７図に示
したものにおいて、定常状態におけるτ1はτ1＝C516×
R514、τ2はτ2＝C516×R515で定まり、第１段階におい
てはτ1＝C526×R524およびτ2＝C526×R525であり、第
２段階においてはτ1＝C536×R534およびτ2＝C536×R
535である。そして、適切なτ1およびτ2を定める場合
の理論式が異なるのみで、動作については第２図および
第３図に示す第１の実施例の場合の動作と同じであり、
同様の効果を奏する。第７図において、抵抗551,553、
コンデンサ552,554および演算増幅器555はローパスフィ
ルタを構成している。
なお、第７図に示した構成からボルテージフォロワ34
および各スイッチSW1,SW2,SW3を除いた構成としてもよ
く、その場合には、受動素子で各フィルタ32,33,34を構
成した第２の実施例によるループフィルタ（第４図に示
したもの）を用いた周波数シンセサイザと同様の効果を
奏する。また、上記各実施例では、t1およびt2をあらか
じめ定められた値としたが、第８図に示すように、位相
同期検出回路24を設けるようにしてもよい。この場合に
は、周波数切換の各週程において同期が確立したとき
に、位相同期検出回路24は制御回路42にその旨を伝え
る。すると、制御回路42は、直ちにスイッチSW1,SW2,SW
3を切換える信号を出力して次の過程に切換える。この
ようにすれば、各過程に要する時間をより短縮すること
ができる。
および各スイッチSW1,SW2,SW3を除いた構成としてもよ
く、その場合には、受動素子で各フィルタ32,33,34を構
成した第２の実施例によるループフィルタ（第４図に示
したもの）を用いた周波数シンセサイザと同様の効果を
奏する。また、上記各実施例では、t1およびt2をあらか
じめ定められた値としたが、第８図に示すように、位相
同期検出回路24を設けるようにしてもよい。この場合に
は、周波数切換の各週程において同期が確立したとき
に、位相同期検出回路24は制御回路42にその旨を伝え
る。すると、制御回路42は、直ちにスイッチSW1,SW2,SW
3を切換える信号を出力して次の過程に切換える。この
ようにすれば、各過程に要する時間をより短縮すること
ができる。
また、上記各実施例では、定常状態での基準分周器22
の分周比はM0で一定としたが、必ずしも一定である必要
はない。
の分周比はM0で一定としたが、必ずしも一定である必要
はない。
以上のように、請求項（１）記載の発明によれば、ル
ープフィルタに複数のフィルタを設け、周波数切換過程
において可変分周器および基準分周器に設定されるそれ
ぞれの分周比で定まる出力周波数の収束時間を短くする
値とし、かつ、各フィルタを、入力側を位相検出器にお
よび出力側を電圧制御発振器に選択的に切換接続する切
換手段をループフィルタに設け、さらに、制御回路は周
波数切換過程の各段階の開始時に、その段階に対応した
分周比を設定するとともに、設定された分周比に対応し
た一つのフィルタの両端を位相検出器および電圧制御発
振器に切換接続させる切換信号を切換手段に出力する構
成としたので、周波数切換要求が発生してから切換後の
出力周波数が安定するまでの周波数切換時間を短縮で
き、高速動作可能なものが得られる効果がある。
ープフィルタに複数のフィルタを設け、周波数切換過程
において可変分周器および基準分周器に設定されるそれ
ぞれの分周比で定まる出力周波数の収束時間を短くする
値とし、かつ、各フィルタを、入力側を位相検出器にお
よび出力側を電圧制御発振器に選択的に切換接続する切
換手段をループフィルタに設け、さらに、制御回路は周
波数切換過程の各段階の開始時に、その段階に対応した
分周比を設定するとともに、設定された分周比に対応し
た一つのフィルタの両端を位相検出器および電圧制御発
振器に切換接続させる切換信号を切換手段に出力する構
成としたので、周波数切換要求が発生してから切換後の
出力周波数が安定するまでの周波数切換時間を短縮で
き、高速動作可能なものが得られる効果がある。
また、請求項（２）記載の発明によれば、周波数シン
セサイザを、さらに、周波数切換過程の各段階において
各フィルタのコンデンサを制御電圧に追従させる構成と
したので、周波数切換時間をより短縮できるものが得ら
れる効果がある。
セサイザを、さらに、周波数切換過程の各段階において
各フィルタのコンデンサを制御電圧に追従させる構成と
したので、周波数切換時間をより短縮できるものが得ら
れる効果がある。
第１図はこの発明の一実施例による周波数シンセサイザ
を示すブロック図、第２図はこの発明の第１の実施例に
よるループフィルタを示す回路図、第３図はループフィ
ルタおよび制御回路の動作を説明するためのタイミング
図、第４図はこの発明の第２の実施例によるループフィ
ルタを示す回路図、第５図はこの発明の第３の実施例に
よるループフィルタを示す回路図、第６図はループフィ
ルタおよび制御回路の動作を説明するためのタイミング
図、第７図はこの発明の第４の実施例によるループフィ
ルタを示す回路図、第８図はこの発明の他の実施例によ
る周波数シンセサイザを示すブロック図、第９図は従来
の周波数シンセサイザを示すブロック図、第10図および
第11図はそれぞれ従来のループフィルタを示す回路図で
ある。 10は電圧制御発振器（VCO）、12は可変分周器、14は位
相検出器（PD）、15はチャージポンプ（CP）、16は基準
信号発生器、22は基準分周器、24は位相同期検出回路、
30はループフィルタ、40,42は制御回路、31,32,33はフ
ィルタ、51,52,53はフィルタ、34はボルテージフォロワ
（充放電手段）、311,312,321,322,331,332はスイッチ
（切換手段）、313,323,333はスイッチ（充放電手
段）。 なお、図中、同一符号は同一、又は相当部分を示す。
を示すブロック図、第２図はこの発明の第１の実施例に
よるループフィルタを示す回路図、第３図はループフィ
ルタおよび制御回路の動作を説明するためのタイミング
図、第４図はこの発明の第２の実施例によるループフィ
ルタを示す回路図、第５図はこの発明の第３の実施例に
よるループフィルタを示す回路図、第６図はループフィ
ルタおよび制御回路の動作を説明するためのタイミング
図、第７図はこの発明の第４の実施例によるループフィ
ルタを示す回路図、第８図はこの発明の他の実施例によ
る周波数シンセサイザを示すブロック図、第９図は従来
の周波数シンセサイザを示すブロック図、第10図および
第11図はそれぞれ従来のループフィルタを示す回路図で
ある。 10は電圧制御発振器（VCO）、12は可変分周器、14は位
相検出器（PD）、15はチャージポンプ（CP）、16は基準
信号発生器、22は基準分周器、24は位相同期検出回路、
30はループフィルタ、40,42は制御回路、31,32,33はフ
ィルタ、51,52,53はフィルタ、34はボルテージフォロワ
（充放電手段）、311,312,321,322,331,332はスイッチ
（切換手段）、313,323,333はスイッチ（充放電手
段）。 なお、図中、同一符号は同一、又は相当部分を示す。
フロントページの続き (56)参考文献 特開 昭64−34017（ＪＰ，Ａ) 特開 昭55−135427（ＪＰ，Ａ) 特開 平１−305724（ＪＰ，Ａ) 実開 昭58−43043（ＪＰ，Ｕ) 特公 昭52−3768（ＪＰ，Ｂ２) 特公 昭62−48403（ＪＰ，Ｂ２)
Claims (2)
- 【請求項１】制御電圧に応じた周波数の出力信号を出力
する電圧制御発振器と、前記出力信号を分周する可変分
周器と、基準信号発生器が出力する基準信号を分周する
基準分周器と、前記可変分周器が出力した信号と前記基
準分周器が出力した信号との位相差を検出し、この位相
差に応じた位相差信号を出力する位相検出器と、前記位
相差信号に応じて前記制御電圧を出力するとともに、ル
ープの特性を定めるループフィルタとを備えた周波数シ
ンセサイザにおいて、 前記ループフィルタは、周波数切換過程を構成する複数
の段階のそれぞれに対応し、前記可変分周器および前記
基準分周器にそれぞれの段階で設定される各分周比で定
まる出力周波数の収束時間を短くするダンピング係数お
よび自然角周波数に対応した抵抗値および容量値に設定
した抵抗とコンデンサとをそれぞれ有する複数のフィル
タで構成され、かつ、これら複数のフィルタのうちの一
つのフィルタの両端を前記位相検出器および前記電圧制
御発振器間に選択的に切換接続する切換手段を含み、 さらに、前記複数の段階の切換えと同期して、前記各分
周比を前記可変分周器および前記基準分周器に設定する
制御回路は、設定した分周比に対応した一つの前記フィ
ルタの両端を前記位相検出器および前記電圧制御発振器
間に切換接続させる切換信号を前記切換手段に出力する
ことを特徴とする周波数シンセサイザ。 - 【請求項２】制御電圧に応じた周波数の出力信号を出力
する電圧制御発振器と、前記出力信号を分周する可変分
周器と、基準信号発生器が出力する基準信号を分周する
基準分周器と、前記可変分周器が出力した信号と前記基
準分周器が出力した信号との位相差を検出し、この位相
差に応じた位相差信号を出力する位相検出器と、前記位
相差信号に応じて前記制御電圧を出力するとともに、ル
ープの特性を定めるループフィルタとを備えた周波数シ
ンセサイザにおいて、 前記ループフィルタは、周波数切換過程を構成する複数
の段階のそれぞれに対応し、前記可変分周器および前記
基準分周器にそれぞれの段階で設定される各分周比で定
まる出力周波数の収束時間を短くするダンピング係数お
よび自然角周波数に対応した抵抗値および容量値に設定
した抵抗とコンデンサとをそれぞれ有する複数のフィル
タで構成され、かつ、これら複数のフィルタのうちの一
つのフィルタの両端を前記位相検出器および前記電圧制
御発振器間に選択的に切換接続する切換手段と、前記フ
ィルタのうち前記切換手段によって接続されていないフ
ィルタの前記コンデンサの電圧が前記切換手段によって
接続されたフィルタの出力電圧に等しい電圧になるよう
に充放電する充放電手段とを含み、 さらに、前記複数の段階の切換えと同期して、前記各分
周比を前記可変分周器および前記基準分周器に設定する
制御回路は、設定した分周比に対応した一つの前記フィ
ルタの両端を前記位相検出器および前記電圧制御発振器
間に切換接続させる切換信号を前記切換手段に出力する
ことを特徴とする周波数シンセサイザ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156911A JP2798142B2 (ja) | 1990-06-15 | 1990-06-15 | 周波数シンセサイザ |
| US07/682,255 US5107220A (en) | 1990-06-15 | 1991-04-09 | Frequency synthesizer |
| NO911389A NO177948C (no) | 1990-06-15 | 1991-04-10 | Frekvenssyntetisator |
| EP91105843A EP0461358B1 (en) | 1990-06-15 | 1991-04-12 | Frequency synthesizer |
| DE69129680T DE69129680T2 (de) | 1990-06-15 | 1991-04-12 | Frequenzsynthetisierer |
| DK91105843T DK0461358T3 (da) | 1990-06-15 | 1991-04-12 | En frekvenssynthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156911A JP2798142B2 (ja) | 1990-06-15 | 1990-06-15 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0447812A JPH0447812A (ja) | 1992-02-18 |
| JP2798142B2 true JP2798142B2 (ja) | 1998-09-17 |
Family
ID=15638080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2156911A Expired - Fee Related JP2798142B2 (ja) | 1990-06-15 | 1990-06-15 | 周波数シンセサイザ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5107220A (ja) |
| EP (1) | EP0461358B1 (ja) |
| JP (1) | JP2798142B2 (ja) |
| DE (1) | DE69129680T2 (ja) |
| DK (1) | DK0461358T3 (ja) |
| NO (1) | NO177948C (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175729A (en) * | 1991-06-05 | 1992-12-29 | Motorola, Inc. | Radio with fast lock phase-locked loop |
| US5459855A (en) * | 1992-08-10 | 1995-10-17 | Hewlett-Packard Company | Frequency ratio detector for determining fixed frequency ratios in a computer system |
| JP3001735B2 (ja) * | 1992-11-10 | 2000-01-24 | 三菱電機株式会社 | 位相同期ループ周波数シンセサイザ |
| IT1271932B (it) * | 1993-02-09 | 1997-06-10 | Italtel Spa | Sintetizzatore di frequenza pll specialmente per sistemi frequency- hopping con modulazione diretta di frequenza |
| US5493700A (en) * | 1993-10-29 | 1996-02-20 | Motorola | Automatic frequency control apparatus |
| JP2875472B2 (ja) * | 1994-01-19 | 1999-03-31 | 日本無線株式会社 | Ｐｌｌシンセサイザ及びその制御方法 |
| US5534823A (en) * | 1994-02-28 | 1996-07-09 | Nec Corporation | Phase locked loop (PLL) circuit having variable loop filter for shortened locking time |
| JP2616582B2 (ja) * | 1994-05-09 | 1997-06-04 | 日本電気株式会社 | Ｐｌｌ周波数シンセサイザ |
| FR2726724B1 (fr) * | 1994-11-07 | 1997-01-10 | Motorola Inc | Dispositif et procede pour le fonctionnement d'un synthetiseur en frequence de boucle a blocage de phase sensible a l'espacement de canal de frequence radio |
| DE19611219A1 (de) * | 1996-03-21 | 1997-09-25 | Fraunhofer Ges Forschung | Phasenregelschleife mit umschaltbarer Schleifenbandbreite |
| JP2880971B2 (ja) * | 1996-11-15 | 1999-04-12 | 埼玉日本電気株式会社 | 周波数安定化回路 |
| DE19748885C2 (de) * | 1997-11-05 | 2001-11-29 | Ericsson Telefon Ab L M | Phasenregelschleife mit Verbesserungen des Phasen-Jitters, MTIEs, der Folgegeschwindigkeit und der Einrastgeschwindigkeit |
| EP1030453A1 (en) * | 1999-01-20 | 2000-08-23 | Sony International (Europe) GmbH | A method for reducing transition time in a PLL frequency synthesizer having a programmable frequency divider |
| JP3851064B2 (ja) * | 1999-06-30 | 2006-11-29 | インフィネオン テクノロジース アクチエンゲゼルシャフト | Ｐｌｌシンセサイザ |
| US6369634B1 (en) * | 2000-01-15 | 2002-04-09 | Cirrus Logic, Inc. | Delay systems and methods using a variable delay sinc filter |
| DE10061235A1 (de) * | 2000-12-08 | 2002-06-27 | Infineon Technologies Ag | Filter |
| GB2370167B (en) * | 2000-12-18 | 2005-01-05 | Texas Instruments Ltd | Improvements in or relating to phase locked loops |
| US6873214B2 (en) | 2002-05-03 | 2005-03-29 | Texas Instruments Incorporated | Use of configurable capacitors to tune a self biased phase locked loop |
| KR100513386B1 (ko) * | 2003-05-20 | 2005-09-07 | 삼성전자주식회사 | 필터링 장치 및 이를 갖는 위상 동기 루프 장치 |
| US8217692B2 (en) * | 2010-03-03 | 2012-07-10 | King Fahd University Of Petroleum And Minerals | Frequency synthesizer |
| WO2018192654A1 (en) * | 2017-04-20 | 2018-10-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Signal generation device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523768A (en) * | 1975-06-24 | 1977-01-12 | Aida Eng Ltd | Control system in automation line |
| NO790496L (no) * | 1978-02-27 | 1979-08-28 | Schlumberger Technology Corp | Fremgangsmaate og apparat for demodulering av signaler i et system for logging under boring |
| JPS6035854B2 (ja) * | 1979-04-09 | 1985-08-16 | 東洋通信機株式会社 | 多チャンネルト−ン発振器 |
| JPS5843043U (ja) * | 1981-09-18 | 1983-03-23 | 株式会社東芝 | 周波数シンセサイザ− |
| US4516083A (en) * | 1982-05-14 | 1985-05-07 | Motorola, Inc. | Fast lock PLL having out of lock detector control of loop filter and divider |
| US4745371A (en) * | 1985-08-02 | 1988-05-17 | Libera Developments Limited | Phase-locked digital synthesizer |
| DE3664738D1 (en) * | 1985-08-28 | 1989-09-07 | Tornos Sa Fabrique De Machine | Drive device for an automatic turning machine |
| US4893087A (en) * | 1988-01-07 | 1990-01-09 | Motorola, Inc. | Low voltage and low power frequency synthesizer |
| JPH01305724A (ja) * | 1988-06-03 | 1989-12-11 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
| US4901033A (en) * | 1989-05-01 | 1990-02-13 | Motorola, Inc. | Frequency synthesizer with dynamically programmable frequency range of selected loop bandwith |
| US4928075A (en) * | 1989-06-26 | 1990-05-22 | Digital Equipment Corporation | Multiple bandwidth filter system for phase locked loop |
-
1990
- 1990-06-15 JP JP2156911A patent/JP2798142B2/ja not_active Expired - Fee Related
-
1991
- 1991-04-09 US US07/682,255 patent/US5107220A/en not_active Expired - Lifetime
- 1991-04-10 NO NO911389A patent/NO177948C/no not_active IP Right Cessation
- 1991-04-12 EP EP91105843A patent/EP0461358B1/en not_active Expired - Lifetime
- 1991-04-12 DE DE69129680T patent/DE69129680T2/de not_active Expired - Fee Related
- 1991-04-12 DK DK91105843T patent/DK0461358T3/da active
Also Published As
| Publication number | Publication date |
|---|---|
| DE69129680D1 (de) | 1998-08-06 |
| JPH0447812A (ja) | 1992-02-18 |
| NO177948B (no) | 1995-09-11 |
| EP0461358A1 (en) | 1991-12-18 |
| NO177948C (no) | 1995-12-20 |
| DE69129680T2 (de) | 1998-10-22 |
| NO911389L (no) | 1991-12-16 |
| NO911389D0 (no) | 1991-04-10 |
| US5107220A (en) | 1992-04-21 |
| DK0461358T3 (da) | 1999-04-12 |
| EP0461358B1 (en) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2798142B2 (ja) | 周波数シンセサイザ | |
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| JP3286604B2 (ja) | フェーズロックループを有する集積回路 | |
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| US7019569B2 (en) | Method of implementing multi-transfer curve phase lock loop | |
| JPH0548454A (ja) | 周波数シンセサイザ | |
| JPS58130631A (ja) | フエイズロツクドル−プ | |
| CN116566387B (zh) | 锁相环电路和时钟发生器 | |
| US6417739B1 (en) | Loop filter | |
| JP3356244B2 (ja) | テレビジョン信号受信装置 | |
| JPH1098376A (ja) | 位相同期ループ | |
| JPH05259902A (ja) | Ｐｌｌ回路 | |
| JPH02305024A (ja) | 位相同期回路 | |
| JPH02113726A (ja) | Ｐｌｌ回路 | |
| JP2004080624A (ja) | 周波数シンセサイザ | |
| JPH08251022A (ja) | シンセサイザ | |
| JP2987974B2 (ja) | 位相同期回路 | |
| JP3270418B2 (ja) | Ｐｌｌ回路 | |
| JP2721927B2 (ja) | Ｐｌｌ回路 | |
| JP2001156627A (ja) | 位相検出装置、及び位相検出方法 | |
| JPH0865152A (ja) | 位相同期ループ回路 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JPH0786934A (ja) | 周波数シンセサイザ | |
| JPH11195982A (ja) | Ｐｌｌ回路 | |
| JPH0338113A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |