Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2800720B2 - Starting circuit - Google Patents
[go: Go Back, main page]

JP2800720B2 - Starting circuit - Google Patents

Starting circuit

Info

Publication number
JP2800720B2
JP2800720B2 JP7145684A JP14568495A JP2800720B2 JP 2800720 B2 JP2800720 B2 JP 2800720B2 JP 7145684 A JP7145684 A JP 7145684A JP 14568495 A JP14568495 A JP 14568495A JP 2800720 B2 JP2800720 B2 JP 2800720B2
Authority
JP
Japan
Prior art keywords
current
circuit
operating point
mirror
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7145684A
Other languages
Japanese (ja)
Other versions
JPH08314561A (en
Inventor
克治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7145684A priority Critical patent/JP2800720B2/en
Publication of JPH08314561A publication Critical patent/JPH08314561A/en
Application granted granted Critical
Publication of JP2800720B2 publication Critical patent/JP2800720B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、起動回路に関し、特に
低電圧から動作可能で高精度に設定することができ、且
つ被起動回路への影響の少ない起動回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a starting circuit, and more particularly to a starting circuit which can be operated from a low voltage, can be set with high accuracy, and has little influence on a circuit to be started.

【0002】[0002]

【従来の技術】低電圧から動作する従来の起動回路(st
art-up circuit)として、図17に示すように、ダイオ
ード接続された第1のトランジスタと該トランジスタと
ベースを共通接続した第2のトランジスタからなる単純
カレントミラー回路を構成する一方のトランジスタ(出
力側のトランジスタ)Q70のエミッタに抵抗R70を挿入
したワイドラー・カレントミラー(Widlar current mir
ror)回路を用いた回路がある(例えば文献:「IEEE Jo
urnal of Solid-State Circuits、VOL.28、NO.6、pp.66
7-670, June 1993年」、又は「IEEE Journal of Solid-
State Circuits、VOL.26、pp.1817-1824、December、19
91年」参照)。
2. Description of the Related Art A conventional starting circuit (st
As an art-up circuit, as shown in FIG. 17, one transistor (output side) constituting a simple current mirror circuit composed of a diode-connected first transistor and a second transistor having a base connected in common with the transistor Widlar current mirror in which a resistor R70 is inserted into the emitter of Q70
ror) circuit (for example, literature: “IEEE Jo
urnal of Solid-State Circuits, VOL.28, NO.6, pp.66
7-670, June 1993, or IEEE Journal of Solid-
State Circuits, VOL.26, pp.1817-1824, December, 19
91 ”).

【0003】図17において、トランジスタQ80は抵抗
R81を介して電源VCCから電流(「基準電流」ともい
う)I1が供給され、トランジスタQ70の引き込み電流
(sinkcurrent)I2(「ミラー電流」ともいう)は、エ
ミッタ抵抗R70により電流I1の増加とともに単調に増
加する非線形カレントミラー回路である。
[0003] In FIG. 17, the transistor Q80 is (also referred to as "reference current") I 1 is the current supplied from the power supply VCC through a resistor R81, also referred to as a current draw of the transistor Q70 (sinkcurrent) I 2 ( "mirror current" ) is a non-linear current mirror circuit increases monotonically with increasing current I 1 by the emitter resistor R70.

【0004】[0004]

【発明が解決しようとする課題】図17の非線形カレン
トミラー回路においては、もともと電流I2は電流I1
比べると微小電流に設定することができるが、電源電圧
が増加すれば、上述したように電流I2の電流値も被起
動回路の回路電流に対して無視できなくなり、このため
被起動回路への起動回路の影響があらわれる。
In the non-linear current mirror circuit of Figure 17 The object of the invention is to solve the above-originally current I 2 can be set to very small current as compared to the current I 1, if increased power supply voltage, as described above the current value of the current I 2 also can not be ignored with respect to circuit current of the starting circuit, appears the influence of the starting circuit to this for the starting circuit.

【0005】特に、ワイドラー・カレントミラー回路で
は、電流I2は電流I1に対して正の温度特性を持ち、P
TAT(proportional to absolute temperature)回路
と呼ばれている。したがって、このワイドラー・カレン
トミラー回路を起動回路として用いた場合の被起動回路
への影響としては、温度特性が変えられてしまうという
ことが起こる。
In particular, in the Widlar current mirror circuit, the current I 2 has a positive temperature characteristic with respect to the current I 1 ,
It is called a TAT (proportional to absolute temperature) circuit. Therefore, when the Widlar current mirror circuit is used as a starting circuit, the effect on the activated circuit is that the temperature characteristic is changed.

【0006】このように、従来の起動回路では、低電圧
動作が可能であるが、被起動回路への影響を無視でき得
るほど小さくすることは難しいという問題があった。
As described above, the conventional starting circuit can operate at a low voltage, but has a problem that it is difficult to reduce the influence on the circuit to be started so that it can be ignored.

【0007】従って、本発明は、半導体集積回路上に、
低電圧から動作し、被起動回路への影響を無視でき得る
ほど小さくすることができる起動回路を提供することを
目的とする。
Accordingly, the present invention provides a semiconductor integrated circuit comprising:
It is an object of the present invention to provide a start-up circuit which operates from a low voltage and can be made so small that the influence on a circuit to be started can be ignored.

【0008】[0008]

【課題を解決するための手段】前記目的を達成するため
本発明は、電源から抵抗を介して電流が供給されるカレ
ントミラー回路を有し、該カレントミラー回路のミラー
電流により、少なくとも電源電圧零、回路電流零の第1
の動作点を含む複数の動作点を持つ被起動回路の動作点
について前記第1の動作点を取り得なくする起動回路に
おいて、前記カレントミラー回路のミラー電流が、前記
電源電圧の増加とともに零に近づくように構成されたこ
とを特徴とする起動回路を提供する。
In order to achieve the above object, the present invention has a current mirror circuit to which a current is supplied from a power supply via a resistor. , The first with zero circuit current
In the starting circuit for making the first operating point impossible to obtain for the operating points of the activated circuit having a plurality of operating points including the operating point, the mirror current of the current mirror circuit approaches zero as the power supply voltage increases. A startup circuit characterized by the above configuration is provided.

【0009】また、本発明は、電源から抵抗を介して電
流が供給されるカレントミラー回路を有し、該カレント
ミラー回路のミラー電流により、少なくとも電源電圧
零、回路電流零の第1の動作点を含む複数の動作点を持
つ被起動回路の動作点について前記第1の動作点を取り
得なくする起動回路において、前記カレントミラー回路
のミラー電流が、前記電源電圧の増加にかかわらずほぼ
一定の微小電流となることを特徴とする起動回路を提
供する。
Further, the present invention has a current mirror circuit to which a current is supplied from a power supply via a resistor, and a first operating point of at least a power supply voltage of zero and a circuit current of zero by a mirror current of the current mirror circuit. in starting circuit which does not take the first operating point for the operating point of the starting circuit having a plurality of operating points including a mirror current of the current mirror circuit is substantially constant electrode regardless the increase of the supply voltage Provided is a startup circuit characterized by a small current.

【0010】本発明は、好ましくは、前記カレントミラ
ー回路のミラー電流が、前記被起動回路の最大の回路電
流を越えた動作点に設定することを特徴とする。
The present invention is preferably characterized in that a mirror current of the current mirror circuit is set to an operating point exceeding a maximum circuit current of the activated circuit.

【0011】さらに、本発明は、少なくとも電源電圧
零、回路電流零の第1の動作点を含む複数の動作点を持
つ被起動回路の動作点について前記第1の動作点を取り
得なくする起動回路において、入力端が電源側と抵抗を
介して接続されたカレントミラー回路を有し、前記カレ
ントミラー回路が、前記入力端と入力側トランジスタの
第1の信号端子との間に抵抗を備え、出力端から出力さ
れるミラー電流が前記被起動回路について回路電流のピ
ーク点を越えた動作点に対しても前記被起動回路を該動
作点に設定自在としたことを特徴とする起動回路を提供
する。
Further, the present invention provides a starting circuit for making it impossible to obtain the first operating point with respect to an operating point of a started circuit having a plurality of operating points including at least a first operating point of zero power supply voltage and zero circuit current. , An input terminal has a current mirror circuit connected to a power supply side via a resistor, the current mirror circuit includes a resistor between the input terminal and a first signal terminal of the input-side transistor, An actuation circuit is provided, wherein the actuated circuit can be set to the operating point even when the mirror current output from the end exceeds the peak point of the circuit current for the actuated circuit. .

【0012】本発明は、好ましくは、前記カレントミラ
ー回路の出力段トランジスタの第2の信号端子が抵抗を
介して第2の電源に接続されることを特徴とする。
The present invention is preferably characterized in that a second signal terminal of the output stage transistor of the current mirror circuit is connected to a second power supply via a resistor.

【0013】また、本発明は、好ましくは、前記カレン
トミラー回路の前記ミラー電流が、前記被起動回路を前
記動作点に設定した後に前記電源電圧の増加にかかわら
ずほぼ一定の微小電流となることを特徴とする。
In the present invention, preferably, the mirror current of the current mirror circuit becomes a substantially constant extremely small current irrespective of an increase in the power supply voltage after setting the activated circuit to the operating point. It is characterized by the following.

【0014】さらに、本発明は、好ましくは、前記カレ
ントミラー回路の前記ミラー電流が、前記電源電圧の増
加とともに零に近づくように構成されたことを特徴とす
る。
Furthermore, the present invention is preferably characterized in that the mirror current of the current mirror circuit approaches zero as the power supply voltage increases.

【0015】そして、本発明は、好ましくは、前記カレ
ントミラー回路がバイポーラトランジスタで構成された
ことを特徴とする。
The present invention is preferably characterized in that the current mirror circuit is constituted by a bipolar transistor.

【0016】また、本発明は、好ましくは、前記カレン
トミラー回路がMOSトランジスタで構成されたことを
特徴とする。
Further, the present invention is preferably characterized in that the current mirror circuit is constituted by a MOS transistor.

【0017】[0017]

【作用】以下に本発明の原理・作用を説明する。電源電
圧零、回路電流零の動作点(例えば電源未投入時等には
回路は安定動作点にある)を含む複数の動作点を持つ被
起動回路は、例えば単に電源を投入しただけでは自律的
に所望の動作点(安定な動作点)に推移せず、所定の起
動回路によりいわばブートストラップされて該動作点に
到達する。本発明は、かかる起動回路を所定の回路構成
を有するカレントミラー回路(「永田カレントミラー回
路」ともいう)で構成することにより、被起動回路への
影響を最小に抑えると共に、被起動回路のピーク点を越
えた動作点にて安定に動作させるように構成することが
できるという本発明者の知見に基づき完成されたもので
あり、例えば略1V近傍の低電圧から動作すると共に被
起動回路への影響を無視できるほどに小さくすることが
できる。
The principle and operation of the present invention will be described below. A started circuit having a plurality of operating points including an operating point of zero power supply voltage and zero circuit current (for example, the circuit is at a stable operating point when power is not turned on) is autonomous, for example, simply by turning on the power. Does not shift to the desired operating point (stable operating point), and is bootstrapped by a predetermined starting circuit so as to reach the operating point. According to the present invention, by configuring such a starting circuit as a current mirror circuit having a predetermined circuit configuration (also referred to as “Nagata current mirror circuit”), the influence on the activated circuit is minimized, and the peak of the activated circuit is minimized. It has been completed based on the inventor's knowledge that it can be configured to operate stably at an operating point beyond the point. The effect can be made negligible.

【0018】[0018]

【実施例】図面を参照して、本発明の実施例を以下に説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0019】[0019]

【実施例1】図1は本発明の一実施例の構成を説明する
ためのブロック図である。また、図2は本実施例に係る
カレントミラー回路(図1のカレントミラー回路103)
の構成を示す図である。
Embodiment 1 FIG. 1 is a block diagram for explaining a configuration of an embodiment of the present invention. FIG. 2 shows a current mirror circuit according to the present embodiment (current mirror circuit 103 in FIG. 1).
FIG. 3 is a diagram showing the configuration of FIG.

【0020】ここで、素子の整合性は良いものとし、ベ
ース幅変調を無視すると、トランジスタのベース・エミ
ッタ間電圧VBEとコレクタ電流の関係には指数則が成り
立ち、図2のトランジスタQ1のコレクタ電流は次式
(1)にて与えられる。
Here, assuming that the matching of the elements is good and ignoring the base width modulation, an exponential law is established in the relation between the base-emitter voltage V BE of the transistor and the collector current, and the collector of the transistor Q1 in FIG. The current is given by the following equation (1).

【0021】[0021]

【数1】 (Equation 1)

【0022】ここで、VTは熱電圧であり、VT=kT/
qと表される。ただし、kはボルツマン定数、Tは絶対
温度、qは単位電子電荷である。また、ISはトランジ
スタの飽和電流である。
Here, V T is a thermal voltage, and V T = kT /
It is represented as q. Here, k is Boltzmann's constant, T is absolute temperature, and q is unit electron charge. IS is the saturation current of the transistor.

【0023】同様に、トランジスタQ2のコレクタ電流
は次式(2)にて与えられる。
Similarly, the collector current of transistor Q2 is given by the following equation (2).

【0024】[0024]

【数2】 (Equation 2)

【0025】そして、図2を参照して、トランジスタQ
1のベース・エミッタ間電圧VBE1はトランジスタQ2
のベース・エミッタ間電圧VBE2に抵抗R2の電位降下
R2×I1を加えたものに等しく、従ってベース・エミ
ッタ間電圧差ΔVBEとして次式(3)が成り立つ。
Referring to FIG. 2, transistor Q
The base-emitter voltage V BE1 of the transistor 1 is the transistor Q2
Is equal to the sum of the base-emitter voltage V BE2 and the potential drop R2 × I 1 of the resistor R2. Therefore, the following equation (3) holds as the base-emitter voltage difference ΔV BE .

【0026】[0026]

【数3】 (Equation 3)

【0027】ここでは、簡単のために、トランジスタの
電流増幅率αFは1としてある。
Here, for the sake of simplicity, the current amplification factor α F of the transistor is set to 1.

【0028】したがって、トランジスタQ1とQ2のコ
レクタ電流I1、I2の関係として、上式(3)より次式
(4)が導出される。
Therefore, the following equation (4) is derived from the above equation (3) as the relationship between the collector currents I 1 and I 2 of the transistors Q1 and Q2.

【0029】[0029]

【数4】 (Equation 4)

【0030】図2のカレントミラー回路におけるミラー
電流I2の微分温度係数TCFは次式(5)で求められ
る。
The differential temperature coefficient TC F of the mirror current I 2 in the current mirror circuit in FIG. 2 is obtained by the following equation (5).

【0031】[0031]

【数5】 (Equation 5)

【0032】上式(5)において、dR2/dT=0の
場合には、明らかにミラー電流I2の微分温度係数TCF
(I2)>0となり、ミラー電流I2は絶対温度に比例す
る。
In the above equation (5), when dR 2 / dT = 0, the differential temperature coefficient TC F of the mirror current I 2 is apparently obtained.
(I 2 )> 0, and the mirror current I 2 is proportional to the absolute temperature.

【0033】図3に、図2のトランジスタQ1とQ2の
コレクタ電流I1、I2の関係を示す。図3において、横
軸はI1、縦軸はI2を示している。抵抗R2の温度係数
は零としてある。図3を参照して、室温(25℃)時、
ミラー電流I2はコレクタ電流I1がVT/R2の際にピ
ーク点としてI1の1/e(=1/2.71828)の
値(=VT/(e×R2))をとる。
FIG. 3 shows the relationship between the collector currents I 1 and I 2 of the transistors Q1 and Q2 in FIG. In FIG. 3, the horizontal axis represents I 1 and the vertical axis represents I 2 . The temperature coefficient of the resistor R2 is set to zero. Referring to FIG. 3, at room temperature (25 ° C.)
When the collector current I 1 is V T / R 2, the mirror current I 2 has a value of 1 / e (= 1 / 2.71828) (= V T / (e × R 2)) of I 1 as a peak point.

【0034】カレントミラー回路103の入力端に入力
される基準電流(すなわち図2のトランジスタQ1のコ
レクタ電流)I1は、図1から電源電圧VCCとして次式
(6)にて与えられる。
The reference current I 1 input to the input terminal of the current mirror circuit 103 (ie, the collector current of the transistor Q1 in FIG. 2) is given by the following equation (6) as the power supply voltage VCC from FIG.

【0035】[0035]

【数6】 (Equation 6)

【0036】トランジスタQ1のベース・エミッタ間電
圧VBE1は、コレクタ電流I1の値に対して対数圧縮さ
れ、ほぼ0.7V程度の一定値に近い。すなわち、電源
電圧の増加とともに、ミラー電流I2はほぼ比例する。
The base-emitter voltage V BE1 of the transistor Q1 is logarithmically compressed with respect to the value of the collector current I 1, close to a constant value in the order of 0.7 V. That is, the mirror current I 2 is almost proportional to the power supply voltage.

【0037】図4に、図1及び図2において、R1=2
80Ω、R2=100Ω、抵抗R2の温度特性TC
F(R)=−300ppm/℃、コレクタ電圧VCE2
0.5Vのミラー電流I2の温度特性の実測値を示し、
図5に抵抗R1の抵抗値を変えた場合のミラー電流特性
の実測値を示す。図4及び図5において横軸は電源電圧
VCC、縦軸はミラー電流I2を示している。
FIG. 4 shows that in FIG. 1 and FIG.
80Ω, R2 = 100Ω, temperature characteristic TC of resistance R2
F (R) = − 300 ppm / ° C., collector voltage V CE2 =
It shows the actual measurement value of the temperature characteristic of the mirror current I 2 of 0.5 V,
FIG. 5 shows measured values of the mirror current characteristics when the resistance value of the resistor R1 is changed. The horizontal axis in FIG. 4 and FIG. 5 is a power supply voltage VCC, and the vertical axis shows a mirror current I 2.

【0038】ミラー電流I2のピーク値はトランジスタ
Q2のコレクタに接続された抵抗R2における電圧降下
が丁度熱電圧VTに等しくなるように決定され、ピーク
電流値は温度に比例して変化し、ピーク点での電源電圧
値は温度に反比例して変化している。
The peak value of the mirror current I 2 is determined so that the voltage drop at the resistor R 2 connected to the collector of the transistor Q 2 is just equal to the thermal voltage V T , and the peak current value changes in proportion to the temperature; The power supply voltage value at the peak point changes in inverse proportion to the temperature.

【0039】そして、図5を参照して、バイアス抵抗R
1を変えることにより、ミラー電流I2のピーク電流値
は一定のままでピーク点での電源電圧値VCCをほぼバイ
アス抵抗R1の抵抗値に比例して変えることができる。
すなわち、抵抗R2によりピーク電流値を設定すること
ができ、バイアス抵抗R1によりピーク点での電源電圧
値を設定することができる。また、ピーク点での電源電
圧値のおよそ5倍程度の電圧値ではミラー電流値はピー
ク電流値の1/10になり、被起動回路への影響はほぼ
無視できる。
Referring to FIG. 5, bias resistor R
By varying the 1, peak current value of the mirror current I 2 can be varied substantially in proportion to the resistance value of the bias resistors R1 to the supply voltage value VCC at the peak point remains constant.
That is, the peak current value can be set by the resistor R2, and the power supply voltage value at the peak point can be set by the bias resistor R1. At a voltage value that is about five times the power supply voltage value at the peak point, the mirror current value is 1/10 of the peak current value, and the effect on the activated circuit can be almost ignored.

【0040】さらに、被起動回路の回路電流がピーク特
性を持つ場合等の3箇所以上の動作点を持つ場合(電源
電圧VCC=0、ICC=0の動作点及びその他の動作点を
含む場合)であっても、図4及び図5に示すようなピー
ク特性を持つ起動回路(図2参照)を用いることによ
り、動作点を被起動回路のピーク点を越えた安定点で動
作させることができる。
Further, when there are three or more operating points such as when the circuit current of the activated circuit has a peak characteristic (when the power supply voltage VCC = 0, ICC = 0 and other operating points are included). However, by using the starting circuit having the peak characteristics shown in FIGS. 4 and 5 (see FIG. 2), the operating point can be operated at a stable point exceeding the peak point of the activated circuit. .

【0041】具体例として、図6に示す基準電圧回路を
用いて説明する。図6に示す回路は、トランジスタQ
5、Q6からなる単純カレントミラー回路により、自己
バイアス化して、回路を簡単化した基準電圧回路であ
り、一般にバンドギャップ基準電圧回路(bandgap refe
rence circuit)と呼ばれているものである。なお、バ
ンドギャップ基準電圧回路の出力基準電圧Vrefはトラ
ンジスタQ3のベース・エミッタ間電圧VBE3に(R3
/R4)×ΔVBEを加えた電圧で与えられる。
A specific example will be described using the reference voltage circuit shown in FIG. The circuit shown in FIG.
This is a reference voltage circuit that is self-biased by a simple current mirror circuit composed of Q5 and Q6 to simplify the circuit, and is generally a bandgap reference voltage circuit (bandgap reference voltage circuit).
rence circuit). The output reference voltage Vref of the bandgap reference voltage circuit is equal to the base-emitter voltage VBE3 of the transistor Q3 (R3
/ R4) × ΔV BE , which is given as a voltage.

【0042】図6を参照して、トランジスタQ5、Q6
からなる単純カレントミラー回路の電流比は1:1にな
るが、トランジスタQ3とトランジスタQ4の間でベー
ス・エミッタ間電圧の差ΔVBEを発生させる回路((R
3/R4)×ΔVBEを生成するため「ΔVBEマルチプラ
イヤ回路」という)においては、上述したように、トラ
ンジスタQ3とトランジスタQ4のエミッタ面積比を1
/e(=1/2.71828)にする必要がある(すな
わち、図3に示したようにミラー電流I2のピーク点に
おいてミラー電流I2は電流I1の1/eとなり、コレク
タ電流I3とI4の電流比を1:1にするにはトランジス
タQ4のトランジスタQ3に対するエミッタ面積比を上
記eとする)。
Referring to FIG. 6, transistors Q5, Q6
The current ratio of the simple current mirror circuit consisting of 1: to 1, the circuit for generating the difference [Delta] V BE between the base and emitter voltages between the transistors Q3 and Q4 ((R
3 / R4) × ΔV BE (referred to as “ΔV BE multiplier circuit”), as described above, the emitter area ratio between the transistor Q3 and the transistor Q4 is set to 1
It is necessary to /e(=1/2.71828) (i.e., the mirror current I 2 at the peak point of the mirror current I 2 as shown in FIG. 3 is 1 / e next to the current I 1, the collector current I To make the current ratio between 3 and I 4 1: 1, the emitter area ratio of transistor Q4 to transistor Q3 is e).

【0043】一方、トランジスタQ4のエミッタ面積比
をトランジスタQ3のエミッタ面積に対して整数倍とす
る場合に、エミッタ面積比K=3としても値が幾分大き
すぎる。
On the other hand, when the emitter area ratio of the transistor Q4 is an integral multiple of the emitter area of the transistor Q3, the value is somewhat too large even if the emitter area ratio K = 3.

【0044】同様に、トランジスタQ4のエミッタ面積
比をK=4とすればかなり大きな値となり、図7に示す
ように、エミッタ面積比Kが4の時、トランジスタQ
3、Q4のコレクタ電流I3、I4(図6参照)につい
て、I3=I4が成り立つのは、ピーク点(電流I3がVT
/R4)を越えた点bになる(同様にエミッタ面積比K
が3の時は動作点はaとなる。)。
Similarly, if the emitter area ratio of the transistor Q4 is K = 4, the value becomes considerably large. When the emitter area ratio K is 4, as shown in FIG.
For the collector currents I 3 and I 4 of Q3 and Q4 (see FIG. 6), I 3 = I 4 holds at the peak point (when the current I 3 is V T
/ R4) (point of emitter area ratio K
Is 3, the operating point is a. ).

【0045】しかし、この動作点(図7のI3=I4と実
線との交点b)に到達するためには、ピーク点をこえな
ければならないが、本実施例においては、その際に起動
回路101の引き込み電流I2により、I3がピーク点を越
えられさえすれば、I3=I4の動作点に到達できる。
However, in order to reach this operating point (the intersection b between I 3 = I 4 and the solid line in FIG. 7), the peak point must be exceeded. the current draw I 2 of the circuit 101, as long as I 3 is beyond the peak point can reach the operating point of the I 3 = I 4.

【0046】そして、I3=I4となる動作点での起動回
路101の引き込み電流I2がほぼ無視できるほどの微小電
流であるとすると、トランジスタQ3、Q4、Q5、Q
6からなる電流ループは、負帰還ループを構成し、動作
が安定化する。
Assuming that the draw current I 2 of the starting circuit 101 at the operating point where I 3 = I 4 is a very small current that can be ignored, the transistors Q 3, Q 4, Q 5, Q
The current loop composed of 6 constitutes a negative feedback loop, and the operation is stabilized.

【0047】[0047]

【実施例2】図8は本発明の第2の実施例に係るカレン
トミラー回路の構成を示す図である。
Embodiment 2 FIG. 8 is a diagram showing a configuration of a current mirror circuit according to a second embodiment of the present invention.

【0048】図8を参照して、本実施例は、図2に示し
た前記第1の実施例に係るカレントミラー回路にエミッ
タ抵抗R3を挿入してなるものである。
Referring to FIG. 8, in the present embodiment, an emitter resistor R3 is inserted in the current mirror circuit according to the first embodiment shown in FIG.

【0049】本実施例においては、挿入されたエミッタ
抵抗R3により前記第1の実施例よりもピーク特性がな
まる。すなわち、エミッタ抵抗R3により平坦化特性を
もたせることができる。
In the present embodiment, the inserted emitter resistor R3 has a lower peak characteristic than in the first embodiment. That is, flattening characteristics can be provided by the emitter resistor R3.

【0050】一般に、エミッタ抵抗を挿入すると回路解
析が困難になるが、図9に、R2=100Ω、R3=1
5KΩとした場合のトランジスタQ1とQ2のコレクタ
電流の温度特性の計算値を示す。
In general, circuit analysis becomes difficult when an emitter resistor is inserted, but FIG. 9 shows that R2 = 100Ω and R3 = 1.
The calculated value of the temperature characteristics of the collector currents of the transistors Q1 and Q2 when 5 KΩ is set is shown.

【0051】このカレントミラー回路を用いた起動回路
の引き込み電流も前記第1の実施例と同様に、絶対温度
に比例するが、I1とI2の比を1:数%に設定すること
ができ、従って被起動回路102(図1参照)への影響は
ほとんど無視できる程度にできる。そして、起動回路10
1の引き込み電流I2は電源電圧に関係なくほぼ一定値に
設定することができる。
The draw-in current of the starting circuit using this current mirror circuit is also proportional to the absolute temperature, as in the first embodiment, but the ratio of I 1 to I 2 can be set to 1: several%. Therefore, the influence on the activated circuit 102 (see FIG. 1) can be almost negligible. And the starting circuit 10
Current I 2 retraction of 1 may be set to a substantially constant value regardless of the supply voltage.

【0052】図10に、R2=100Ω、R3=15K
Ω、TCF(R)=−300ppm/℃、コレクタ電圧
CE2=0.5Vとした場合のミラー電流I2の温度特性
の実測値を、図11に、R2=100Ω、TCF(R2)
=−300ppm/℃、VCE 2=0.5Vに固定し、エ
ミッタ抵抗R3を0Ω、100Ω、220Ω、470
Ω、1KΩ、2.2KΩ、15KΩと変えた場合のカレ
ントミラー回路の入出力電流特性の実測値を示す。
FIG. 10 shows that R2 = 100Ω and R3 = 15K
Ω, TC F (R) = - 300ppm / ℃, the measured value of the temperature characteristics of the mirror current I 2 in the case where the collector voltage V CE2 = 0.5V, in FIG. 11, R2 = 100Ω, TC F (R2)
= -300 ppm / ° C., V CE 2 = 0.5 V, and the emitter resistance R3 is set to 0Ω, 100Ω, 220Ω, 470
The measured values of the input / output current characteristics of the current mirror circuit when Ω, 1 KΩ, 2.2 KΩ, and 15 KΩ are changed are shown.

【0053】図12に、R2=100Ω、R3=1K
Ω、TCF(R)=−300ppm/℃、VCE2=0.5
Vに固定し、バイアス抵抗R1を280Ω、560Ω、
1KΩ、2KΩと変えた場合のカレントミラー電流特性
の実測値を示す。
FIG. 12 shows that R2 = 100Ω and R3 = 1K
Ω, TC F (R) = − 300 ppm / ° C., V CE2 = 0.5
V, the bias resistance R1 is set to 280Ω, 560Ω,
The measured values of the current mirror current characteristics when 1 KΩ and 2 KΩ are changed are shown.

【0054】図11を参照して、エミッタ抵抗R3を大
きくすることにより、起動回路の引き込み電流I2を微
小電流に設定することができ、しかもほぼ一定値に設定
することができる。
[0054] With reference to FIG. 11, by increasing the emitter resistor R3, the current draw I 2 of the starter circuit can be set to a minute current, yet can be set substantially constant value.

【0055】[0055]

【実施例3】なお、上記各実施例で説明した起動回路
は、バイポーラ素子に限定されるものでなくMOSデバ
イスで構成することもできる。前記第1の実施例をMO
Sトランジスタで構成した場合を以下に説明する。
Third Embodiment The starting circuit described in each of the above embodiments is not limited to a bipolar element, but may be constituted by a MOS device. MO in the first embodiment
The case where the circuit is constituted by S transistors will be described below.

【0056】素子の整合性は好いものとし、チャネル長
変調と基板効果を無視し、MOSトランジスタのドレイ
ン電流とゲート−ソース間電圧の関係は2乗則に従うも
のとすると、MOSトランジスタのドレイン電流は、次
式(7)で与えられる。
Assuming that the matching of the elements is favorable, the channel length modulation and the body effect are ignored, and the relationship between the drain current of the MOS transistor and the voltage between the gate and the source follows the square law, the drain current of the MOS transistor becomes , Given by the following equation (7).

【0057】[0057]

【数7】 (Equation 7)

【0058】ここで、βはトランスコンダクタンス・パ
ラメータであり、β=μ(COX/2)(W/L)と表さ
れる。ただし、μはキャリアの実効モビリティ、COX
単位面積当たりのゲート酸化膜容量、W、Lはそれぞれ
ゲート幅、ゲート長を表わし、VGSはゲート・ソース間
電圧、VTHはゲートしきい値電圧をそれぞれ示す。
Here, β is a transconductance parameter, and is expressed as β = μ (C OX / 2) (W / L). Where μ is the effective mobility of the carrier, C OX is the gate oxide film capacity per unit area, W and L are the gate width and gate length, V GS is the gate-source voltage, and V TH is the gate threshold. The voltages are shown respectively.

【0059】図13に、前記第1の実施例で説明した回
路をMOSトランジスタで構成したカレントミラー回路
を示す。MOSトランジスタM1、M2のドレイン電流
はI1、I2は次式(8)、(9)で与えられる。
FIG. 13 shows a current mirror circuit in which the circuit described in the first embodiment is constituted by MOS transistors. The drain currents of the MOS transistors M1 and M2 are given by I 1 and I 2 by the following equations (8) and (9).

【0060】[0060]

【数8】 (Equation 8)

【0061】[0061]

【数9】 (Equation 9)

【0062】また、MOSトランジスタM1のソース・
ドレイン間電圧VGS1はMOSトランジスタM2のソー
ス・ドレイン間電圧VGS2に抵抗R2の端子間電圧R2
×I1を加えたものに等しく(図13参照)、ソース・
ドレイン間電圧の差ΔVGSは次式(10)で与えられ
る。
The source of the MOS transistor M1
The drain-to-drain voltage V GS1 is equal to the source-to-drain voltage V GS2 of the MOS transistor M2 and the voltage R2 between the terminals of the resistor R2.
× I 1 (see FIG. 13).
The difference ΔV GS between the drain voltages is given by the following equation (10).

【0063】[0063]

【数10】 (Equation 10)

【0064】上式(8)と上式(10)からミラー電流
2として次式(11)が導出される。
From the above equations (8) and (10), the following equation (11) is derived as the mirror current I 2 .

【0065】[0065]

【数11】 [Equation 11]

【0066】上式(11)の両辺を電流I1で微分し
て、dI2/dI1=0を与える電流I1は、次式(1
2)で与えられる。
[0066] by differentiating both sides of the equation (11) with a current I 1, the current I 1 to give dI 2 / dI 1 = 0, the following equation (1
Given in 2).

【0067】[0067]

【数12】 (Equation 12)

【0068】上式(12)の電流I1のうち最初の値
(1/R2 2β)ではミラー電流I2=0となり、回路が起
動せず不適当である。
[0068] The first value (1 / R 2 2 β) the mirror current I 2 = 0 becomes out of the current I 1 in the above equation (12), the circuit is inappropriate not start.

【0069】したがって、I1=1/(4R2 2β)の場
合にミラー電流I2は次式(13)で与えられるピーク
値をとる。
[0069] Therefore, a peak value of the mirror current I 2 is given by the following equation (13) in the case of I 1 = 1 / (4R 2 2 β).

【0070】[0070]

【数13】 (Equation 13)

【0071】図14に、図13に示した本実施例に係る
MOS型カレントミラー回路の電流特性を示す。図14
を参照して、期待されるピーキング特性が現れている。
FIG. 14 shows the current characteristics of the MOS type current mirror circuit according to the present embodiment shown in FIG. FIG.
, The expected peaking characteristics appear.

【0072】ただし、MOSの場合には、ピーク値を与
える電流I1(=1/(4R2 2β))の4倍以上の電流
ではミラー電流I2は零となる。
However, in the case of a MOS, the mirror current I 2 becomes zero at a current four times or more of the current I 1 (= 1 / (4R 2 2 β)) giving the peak value.

【0073】したがって、図13に示したMOS型カレ
ントミラー回路は、図2に示したバイポーラ・カレント
ミラー回路と同一特性を持つ起動回路として利用でき
る。
Therefore, the MOS type current mirror circuit shown in FIG. 13 can be used as a starter circuit having the same characteristics as the bipolar current mirror circuit shown in FIG.

【0074】MOSデバイスにおいては、モビリティμ
が温度特性を持つから、トランスコンダクタンス・パラ
メータβの温度依存性は次式(14)で表される。
In a MOS device, the mobility μ
Has a temperature characteristic, the temperature dependence of the transconductance parameter β is expressed by the following equation (14).

【0075】[0075]

【数14】 [Equation 14]

【0076】ただし、β0は常温(T=T0=300K)
でのβの値である。
Where β 0 is room temperature (T = T 0 = 300 K)
Is the value of β at

【0077】したがって、上式(13)で示されるピー
ク電流は、上式(14)のβを用いて、抵抗R2の微分
温度係数TCF(R2)が零(=0)の時に、温度(絶対
温度T)の3/2乗に比例することがわかる。
Therefore, the peak current represented by the above equation (13) is calculated by using β in the above equation (14), when the differential temperature coefficient TC F (R 2 ) of the resistor R2 is zero (= 0). It can be seen that it is proportional to 3/2 power of (absolute temperature T).

【0078】図15に1/βの特性を示す。図15を参
照して、上式(9)に示されるMOSカレントミラー回
路は常温を中心温度とした通常の動作領域においては、
およそ温度に比例しているとみなすことができる。すな
わち、PTATとみなすことができる。
FIG. 15 shows the 1 / β characteristic. Referring to FIG. 15, the MOS current mirror circuit shown in the above equation (9) has a normal operating region centered at room temperature.
It can be considered approximately proportional to temperature. That is, it can be regarded as PTAT.

【0079】なお、MOSカレントミラー回路のミラー
電流の微分温度係数(TCF)はバイポーラカレントミ
ラー回路のミラー電流の微分温度係数(TCF)のおよ
そ1.5倍となる。すなわち、MOSでは1/(R
2β)がバイポーラでの熱電圧VTに相当することがわか
る。
The differential temperature coefficient (TC F ) of the mirror current of the MOS current mirror circuit is approximately 1.5 times the differential temperature coefficient (TC F ) of the mirror current of the bipolar current mirror circuit. That is, 1 / (R
2 beta) is understood to correspond to the thermal voltage V T of a bipolar.

【0080】[0080]

【実施例4】前記第2の実施例で説明した回路をMOS
トランジスタで構成した回路を図16に示す。図16を
参照して、MOSトランジスタM2にソース抵抗R3を
挿入したMOSカレントミラー回路では、バイポーラ素
子の場合と同様に、ミラー電流のピーク値をなまらせ、
平坦化されると同時に、微小電流に設定することができ
る。すなわち、起動回路としては被起動回路への影響を
無視できるほど小さくすることができる。
[Embodiment 4] The circuit described in the second embodiment is replaced with a MOS transistor.
FIG. 16 shows a circuit including transistors. Referring to FIG. 16, in the MOS current mirror circuit in which source resistance R3 is inserted into MOS transistor M2, the peak value of the mirror current is blunted similarly to the case of the bipolar element,
At the same time as flattening, it can be set to a small current. That is, the effect on the activated circuit can be made so small as to be negligible.

【0081】以上、本発明を上記各実施例に即して説明
したが、本発明は上記態様にのみ限定されるものでない
ことは勿論である。例えば本発明におけるカレントミラ
ー回路はnpn型バイポーラトランジスタに限定され
ず、ミラー電流を出力(sourcecurrent)するpnp型
トランジスタで構成してもよく、またMOS構成におい
てはn−チャネルMOSトランジスタにのみ限定され
ず、p−チャネルMOSトランジスタで構成した場合に
も同様にして適用される。
Although the present invention has been described with reference to the above embodiments, it is needless to say that the present invention is not limited to only the above embodiments. For example, the current mirror circuit in the present invention is not limited to an npn-type bipolar transistor, but may be constituted by a pnp-type transistor which outputs a mirror current (source current). In a MOS structure, it is not limited to an n-channel MOS transistor. , P-channel MOS transistors.

【0082】[0082]

【発明の効果】以上説明したように、本発明の起動回路
によれば、低電圧から動作し、しかも被起動回路への影
響を無視できるほどに小さくすることができる。また、
本発明によれば、起動回路の引き込み電流を微小電流に
設定することができ、しかもピークを平坦化させてほぼ
一定値に設定することができるため、被起動回路への影
響を抑止低減し、被起動回路を安定動作させることがで
きる。
As described above, according to the starting circuit of the present invention, it is possible to operate from a low voltage and to minimize the influence on the circuit to be started. Also,
According to the present invention, the draw-in current of the start-up circuit can be set to a very small current, and the peak can be flattened and set to a substantially constant value. The actuated circuit can be operated stably.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係る起動回路の構成を示すブ
ロック図である。
FIG. 1 is a block diagram showing a configuration of a starting circuit according to an embodiment of the present invention.

【図2】本発明の第1の実施例に係るカレントミラー回
路の構成を示す図である。
FIG. 2 is a diagram illustrating a configuration of a current mirror circuit according to a first example of the present invention.

【図3】本発明の第1の実施例に係るカレントミラー回
路の特性(基準電流I1とミラー電流I2の関係)を示す
図である。
Figure 3 is a graph showing a characteristic of the current mirror circuit (the relationship of the reference current I 1 and the mirror current I 2) according to a first embodiment of the present invention.

【図4】本発明の第1の実施例に係る起動回路の温度特
性の実測値を示す図である。
FIG. 4 is a diagram showing actually measured values of temperature characteristics of the starting circuit according to the first example of the present invention.

【図5】本発明の第1の実施例に係る起動回路バイアス
抵抗に対する特性の実測値を示す図である。
FIG. 5 is a diagram showing actually measured values of characteristics with respect to a starting circuit bias resistance according to the first example of the present invention.

【図6】本発明の第1の実施例に係るカレントミラー回
路を用いて構成された基準電圧回路を示す図である。
FIG. 6 is a diagram showing a reference voltage circuit configured using a current mirror circuit according to the first example of the present invention.

【図7】図6の基準電圧回路の特性を説明するための図
である。
FIG. 7 is a diagram for explaining characteristics of the reference voltage circuit of FIG. 6;

【図8】本発明の第2の実施例に係るカレントミラー回
路の構成を示す図である。
FIG. 8 is a diagram illustrating a configuration of a current mirror circuit according to a second example of the present invention.

【図9】本発明の第2の実施例に係るカレントミラー回
路の特性(入力電流I1とミラー電流I2の関係)をを示
す図である。
FIG. 9 is a diagram illustrating characteristics (a relationship between an input current I 1 and a mirror current I 2 ) of a current mirror circuit according to a second example of the present invention.

【図10】本発明の第2の実施例に係るカレントミラー
回路の温度特性の実測値を示す図である。
FIG. 10 is a diagram illustrating measured values of temperature characteristics of a current mirror circuit according to a second example of the present invention.

【図11】本発明の第2の実施例に係るカレントミラー
回路のエミッタ抵抗による平坦化特性の実測値を示す図
である。
FIG. 11 is a diagram showing measured values of flattening characteristics by an emitter resistance of a current mirror circuit according to a second example of the present invention.

【図12】本発明の第2の実施例に係る起動回路のバイ
アス抵抗による特性の実測値を示す図である。
FIG. 12 is a diagram showing actually measured values of characteristics of a starter circuit according to a second embodiment of the present invention, which are based on bias resistance.

【図13】本発明の第3の実施例に係るカレントミラー
回路の構成を示す図である。
FIG. 13 is a diagram illustrating a configuration of a current mirror circuit according to a third example of the present invention.

【図14】本発明の第3の実施例に係るカカレントミラ
ー回路の特性を示す図図である。
FIG. 14 is a diagram illustrating characteristics of a current mirror circuit according to a third example of the present invention.

【図15】本発明の第3の実施例に係る起動回路の温度
特性を説明するために示した特性図である。
FIG. 15 is a characteristic diagram shown to explain the temperature characteristic of the starting circuit according to the third example of the present invention.

【図16】本発明の第4の実施例に係るカレントミラー
回路の構成を示す図である。
FIG. 16 is a diagram illustrating a configuration of a current mirror circuit according to a fourth embodiment of the present invention.

【図17】従来回路の構成を示す図である。FIG. 17 is a diagram showing a configuration of a conventional circuit.

【符号の説明】[Explanation of symbols]

101 起動回路 102 被起動回路 103 カレントミラー回路 101 Start circuit 102 Activated circuit 103 Current mirror circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−7149(JP,A) 特開 昭48−54460(JP,A) 特開 昭64−35616(JP,A) 特開 昭62−293326(JP,A) 特開 平6−59761(JP,A) 特開 平5−297969(JP,A) 実開 平6−15113(JP,U) 実開 昭55−22835(JP,U) 実開 昭61−107017(JP,U) (58)調査した分野(Int.Cl.6,DB名) G05F 3/24,3/26,3/30 H03F 3/343 G05F 1/56──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-54-7149 (JP, A) JP-A-48-54460 (JP, A) JP-A-64-35616 (JP, A) JP-A-62 293326 (JP, A) JP-A-6-59761 (JP, A) JP-A-5-297969 (JP, A) JP-A-6-15113 (JP, U) JP-A 55-22835 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) G05F 3/24, 3/26, 3/30 H03F 3/343 G05F 1/56

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電源から抵抗を介して電流が供給されるカ
レントミラー回路を有し、該カレントミラー回路のミラ
ー電流により、少なくとも電源電圧零、回路電流零の第
1の動作点を含む複数の動作点を持つ被起動回路の動作
点について前記第1の動作点を取り得なくする起動回路
において、 前記カレントミラー回路のミラー電流が、前記電源電圧
の増加とともに零に近づくように構成されたことを特徴
とする起動回路。
A current mirror circuit to which a current is supplied from a power supply via a resistor, a plurality of mirrors including a first operating point having at least a power supply voltage of zero and a circuit current of zero by a mirror current of the current mirror circuit; In a starting circuit for making it impossible to obtain the first operating point with respect to an operating point of an activated circuit having an operating point, a mirror current of the current mirror circuit is configured to approach zero as the power supply voltage increases. A starting circuit characterized by:
【請求項2】電源から抵抗を介して電流が供給されるカ
レントミラー回路を有し、該カレントミラー回路のミラ
ー電流により、少なくとも電源電圧零、回路電流零の第
1の動作点を含む複数の動作点を持つ被起動回路の動作
点について前記第1の動作点を取り得なくする起動回路
において、 前記カレントミラー回路のミラー電流が、前記電源電圧
の増加にかかわらずほぼ一定の微小電流となることを
特徴とする起動回路。
A current mirror circuit to which a current is supplied from a power supply via a resistor, a plurality of mirrors including a first operating point of at least a power supply voltage of zero and a circuit current of zero by a mirror current of the current mirror circuit; in starting circuit which does not take the first operating point for the operating point of the starting circuit having an operating point, the mirror current of the current mirror circuit is substantially constant microfine current regardless the increase of the supply voltage A starting circuit, characterized in that:
【請求項3】前記カレントミラー回路のミラー電流が、
前記被起動回路の最大の回路電流を越えた動作点に設定
することを特徴とする請求項1記載の起動回路。
3. The mirror current of the current mirror circuit is:
2. The starting circuit according to claim 1, wherein the operating point is set to an operating point exceeding a maximum circuit current of the activated circuit.
【請求項4】少なくとも電源電圧零、回路電流零の第1
の動作点を含む複数の動作点を持つ被起動回路の動作点
について前記第1の動作点を取り得なくする起動回路に
おいて、 入力端が電源側と抵抗を介して接続されたカレントミラ
ー回路を有し、 前記カレントミラー回路が、前記入力端と入力側トラン
ジスタの第1の信号端子との間に抵抗を備え、出力端か
ら出力されるミラー電流が前記被起動回路について回路
電流のピーク点を越えた動作点に対しても前記被起動回
路を該動作点に設定自在としたことを特徴とする起動回
路。
4. A first circuit having at least zero power supply voltage and zero circuit current.
An operating point of an actuated circuit having a plurality of operating points including the operating point described in (1), wherein the first operating point cannot be obtained, and a current mirror circuit having an input terminal connected to a power supply via a resistor is provided. The current mirror circuit includes a resistor between the input terminal and the first signal terminal of the input-side transistor, and a mirror current output from an output terminal exceeds a peak point of a circuit current for the activated circuit. A starting circuit which can be set to the operating point with respect to the operating point.
【請求項5】前記カレントミラー回路の出力段トランジ
スタの第2の信号端子が抵抗を介して第2の電源に接続
されることを特徴とする請求項4記載の起動回路。
5. The starting circuit according to claim 4, wherein a second signal terminal of an output stage transistor of said current mirror circuit is connected to a second power supply via a resistor.
【請求項6】前記カレントミラー回路の前記ミラー電流
が、前記被起動回路を前記動作点に設定した後に前記電
源電圧の増加にかかわらずほぼ一定の微小電流となる
ことを特徴とする請求項4記載の起動回路。
6. The current mirror circuit according to claim 1, wherein said mirror current becomes a substantially constant extremely small current regardless of an increase in said power supply voltage after said activated circuit is set to said operating point. 4. The starting circuit according to 4.
【請求項7】前記カレントミラー回路の前記ミラー電流
が、前記電源電圧の増加とともに零に近づくように構成
されたことを特徴とする請求項4記載の起動回路。
7. The starting circuit according to claim 4, wherein said mirror current of said current mirror circuit approaches zero as the power supply voltage increases.
【請求項8】前記カレントミラー回路がバイポーラトラ
ンジスタで構成されたことを特徴とする請求項1乃至7
のいずれか一に記載の起動回路。
8. The current mirror circuit according to claim 1, wherein said current mirror circuit comprises a bipolar transistor.
The starting circuit according to any one of the above.
【請求項9】前記カレントミラー回路がMOSトランジ
スタで構成されたことを特徴とする請求項1乃至7のい
ずれか一に記載の起動回路。
9. The start-up circuit according to claim 1, wherein said current mirror circuit comprises a MOS transistor.
JP7145684A 1995-05-19 1995-05-19 Starting circuit Expired - Lifetime JP2800720B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7145684A JP2800720B2 (en) 1995-05-19 1995-05-19 Starting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7145684A JP2800720B2 (en) 1995-05-19 1995-05-19 Starting circuit

Publications (2)

Publication Number Publication Date
JPH08314561A JPH08314561A (en) 1996-11-29
JP2800720B2 true JP2800720B2 (en) 1998-09-21

Family

ID=15390703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7145684A Expired - Lifetime JP2800720B2 (en) 1995-05-19 1995-05-19 Starting circuit

Country Status (1)

Country Link
JP (1) JP2800720B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270768A (en) 2001-03-08 2002-09-20 Nec Corp Cmos reference voltage circuit
WO2010023421A1 (en) * 2008-08-28 2010-03-04 Adaptalog Limited Temperature sensitive circuit
JP6758029B2 (en) * 2015-07-09 2020-09-23 ローム株式会社 Semiconductor device
JP6902977B2 (en) * 2017-09-22 2021-07-14 新日本無線株式会社 How to detect a failure in the startup circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4854460A (en) * 1971-11-11 1973-07-31
JPS5922968B2 (en) * 1977-06-17 1984-05-30 松下電器産業株式会社 constant current circuit
JPS5855455Y2 (en) * 1978-07-27 1983-12-19 三菱電機株式会社 constant current circuit
JPS61107017U (en) * 1984-12-20 1986-07-07
JPH083769B2 (en) * 1986-06-11 1996-01-17 松下電器産業株式会社 Constant current source circuit
JP2663449B2 (en) * 1987-07-31 1997-10-15 日本電気株式会社 Constant current circuit
JP2597302Y2 (en) * 1992-07-31 1999-07-05 ミツミ電機株式会社 Comparison circuit

Also Published As

Publication number Publication date
JPH08314561A (en) 1996-11-29

Similar Documents

Publication Publication Date Title
JP2682470B2 (en) Reference current circuit
JP3039611B2 (en) Current mirror circuit
US6087820A (en) Current source
JP3638530B2 (en) Reference current circuit and reference voltage circuit
US6384586B1 (en) Regulated low-voltage generation circuit
US7170336B2 (en) Low voltage bandgap reference (BGR) circuit
JPH0342709A (en) Reference voltage generation circuit
EP0601540A1 (en) Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit
US20060164158A1 (en) Reference voltage circuit
JP2001510609A (en) Reference voltage source with temperature compensated output reference voltage
US4319180A (en) Reference voltage-generating circuit
JPH05206755A (en) Reference voltage generating circuit
JP2874634B2 (en) Reference voltage circuit
JP2734964B2 (en) Reference current circuit and reference voltage circuit
JP2800720B2 (en) Starting circuit
JP4031043B2 (en) Reference voltage source with temperature compensation
US20020067202A1 (en) Circuit for generating a reference voltage on a semiconductor chip
US20120153997A1 (en) Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage
JPH0225561B2 (en)
US6885224B2 (en) Apparatus for comparing an input voltage with a threshold voltage
JPH0887339A (en) Cmos circuit for supplying band-gap reference voltage
CN111293876A (en) Linear circuit of charge pump
US6346849B1 (en) Method and circuit for producing thermally stable voltage and current references with a single band-gap stage
US6377114B1 (en) Resistor independent current generator with moderately positive temperature coefficient and method
JP3414320B2 (en) Reference voltage circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980609