JP2802713B2 - Package structure for mounting IC chip and manufacturing method thereof - Google Patents
Package structure for mounting IC chip and manufacturing method thereofInfo
- Publication number
- JP2802713B2 JP2802713B2 JP4879993A JP4879993A JP2802713B2 JP 2802713 B2 JP2802713 B2 JP 2802713B2 JP 4879993 A JP4879993 A JP 4879993A JP 4879993 A JP4879993 A JP 4879993A JP 2802713 B2 JP2802713 B2 JP 2802713B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- frame
- metal block
- chip
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、高周波−広帯域ICチ
ップを実装するための高周波−広帯域ICチップ実装用
パッケージに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package for mounting a high frequency-wide band IC chip for mounting a high frequency / wide band IC chip.
【0002】[0002]
【従来の技術】従来、高周波ICチップは金属またはセ
ラミック製のバスタブ構造をなすパッケージに接着剤等
により固定され、各端子間はワイヤ,リボン又はIPF
キャリヤ等により電気的に接続されている。さらに、I
Cチップが実装された上記パッケージは、信号入出力用
同軸コネクタを具備したケースに実装されている。図5
は従来のICチップ実装用のパッケージを示すもので、
25はパッケージ、26はパッケージキャップ、27は
ICチップ、28は電源線路、29は信号線路、30は
グランド、31は高周波遮断容量である。ICチップ2
7をパッケージ25に実装した場合、ICチップ27の
長期信頼性を確保するために内部に不活性ガスを封入
し、漏出防止のために、パッケージキャップ26を接着
剤等により封止している。また、パッケージ25の入出
力信号線路29及び電源線路28は図5に示すようにコ
プレーナ線路構造、ストリップ線路構造をなし、パッケ
ージ25の外部からICチップ27の実装部までの挿入
損失や反射損失を抑えるためにICチップ27との入出
力インピーダンスと整合させるように設計されている。2. Description of the Related Art Conventionally, a high-frequency IC chip is fixed to a package having a bathtub structure made of metal or ceramic by an adhesive or the like, and a wire, a ribbon or an IPF is provided between terminals.
They are electrically connected by a carrier or the like. Furthermore, I
The package on which the C chip is mounted is mounted on a case having a signal input / output coaxial connector. FIG.
Indicates a conventional package for mounting IC chips.
25 is a package, 26 is a package cap, 27 is an IC chip, 28 is a power supply line, 29 is a signal line, 30 is a ground, and 31 is a high-frequency cutoff capacity. IC chip 2
When the package 7 is mounted on the package 25, an inert gas is sealed therein to secure long-term reliability of the IC chip 27, and the package cap 26 is sealed with an adhesive or the like to prevent leakage. The input / output signal line 29 and the power supply line 28 of the package 25 have a coplanar line structure and a strip line structure as shown in FIG. 5, and the insertion loss and the reflection loss from the outside of the package 25 to the mounting portion of the IC chip 27 are reduced. It is designed to match the input / output impedance with the IC chip 27 in order to suppress it.
【0003】[0003]
【発明が解決しようとする課題】しかし、この構造で
は、グランデットコプレーナ線路−同軸構造線路−グラ
ンデットコプレーナ線路−ワイヤICチップと線路構造
の不連続による高周波特性の劣化が問題となる。また、
ICチップ実装パッケージ内部はICチップに対して大
きく、そのキャビティサイズに伴う共振周波数により、
高周波,広帯域ICチップの特性を十分生かすことがで
きない等の問題があった。また、信号線,電源線がチッ
プ実装キャビティ内部においてコプレーナ線路構造とな
っていることによる隣接線路間の電磁界結合が高周波I
Cチップ実装時において高周波特性の劣化の原因となっ
ていた。However, in this structure, there is a problem in that high-frequency characteristics are deteriorated due to discontinuity of the line structure between the grounded coplanar line, the coaxial structure line, the grounded coplanar line, and the wire IC chip. Also,
The inside of the IC chip mounting package is larger than the IC chip, and the resonance frequency associated with the cavity size
There have been problems such as the inability to make full use of the characteristics of high frequency and broadband IC chips. Further, since the signal line and the power supply line have a coplanar line structure inside the chip mounting cavity, the electromagnetic field coupling between adjacent lines is high frequency I
This causes deterioration of high-frequency characteristics when the C chip is mounted.
【0004】本発明の目的は、高周波特性の劣化を最小
限に抑えることが可能なパッケージ構造とその製造方法
を提供することにある。An object of the present invention is to provide a package structure capable of minimizing deterioration of high frequency characteristics and a method of manufacturing the same.
【0005】[0005]
【課題を解決するための手段】この目的を達成するため
に、本発明のICチップ実装用パッケージは、中央に中
空部を有し側面に高周波信号入出力用端子として同軸コ
ネクタ及び電源用端子として電源用ビーズを1つ以上具
備したパッケージ側壁をなす四囲一体枠型構造フレーム
と、このフレームの内壁に内接するように中空部内に下
方から挿入されパッケージ底部をなす下部金属ブロック
及びフレームの内壁に内接するように中空部の上方から
挿入されパッケージ上部蓋をなすと同時に下方から挿入
された下部金属ブロックの上端面が合う下端面を有する
上部金属ブロックの3ブロックから構成される。パッケ
ージ底部をなす下部金属ブロック及びパッケージ上部を
なす上部金属ブロックは、両者とも相接する上端面と下
端面の同位置に信号線,電源線基板及びICチップ実装
用に溝が掘られた構造をなしており、パッケージ底部の
下部金属ブロックのみパッケージフレームと接続される
以前の状態で、溝内に配線基板及びICチップが接着剤
等により接着されており、パッケージ上部をなす上部金
属ブロック、四囲一体枠型構造フレーム及びパッケージ
底部をなす下部金属ブロックが一体となることにより、
信号線路,電源線路が同軸コネクタ、電源用ビーズ位置
からチップ実装直近まで同軸構造であるパッケージが構
成される。このような構成によっているから、信号線,
電源線間の電磁界結合の低減化が可能となり、パッケー
ジの高周波特性を向上できる。従来の技術とはICチッ
プ実装部キャビティサイズ及び信号線,電源線構造が異
なる。In order to achieve this object, an IC chip mounting package according to the present invention has a hollow portion in the center and has a side surface as a coaxial connector and a power supply terminal as high frequency signal input / output terminals. A four-sided integral frame-type structural frame forming a package side wall having at least one power supply bead; It is composed of three blocks of an upper metal block which is inserted from above the hollow portion so as to be in contact with each other, forms an upper cover of the package, and has a lower end surface where the upper end surface of the lower metal block inserted from below is fitted. The lower metal block that forms the bottom of the package and the upper metal block that forms the upper part of the package have a structure in which grooves are dug at the same position on the upper and lower surfaces that are in contact with each other for mounting signal lines, power supply lines, and IC chips. Before the only lower metal block at the bottom of the package is connected to the package frame, the wiring board and IC chip are adhered in the groove with an adhesive or the like. By integrating the frame-type structure frame and the lower metal block that forms the package bottom,
A package in which the signal line and the power supply line have a coaxial structure from the position of the coaxial connector and the power supply bead to the position immediately near the chip mounting is configured. Because of such a configuration, signal lines,
Electromagnetic field coupling between power supply lines can be reduced, and the high-frequency characteristics of the package can be improved. It differs from the prior art in the cavity size and the signal line and power supply line structure of the IC chip mounting portion.
【0006】[0006]
【実施例】以下、本発明の実施例を説明する。図1は本
発明のICチップ実装用パッケージの第1の実施例を示
すものである。同図において、1はパッケージ側壁をな
す四囲一体枠型構造フレーム、2は下部金属ブロックで
あり、四囲一体枠型構造フレーム1の内壁にその外周が
内接するように下方からフレーム1の中空部1aに挿入
され、パッケージの底部をなす鍔状突起部2a及び信号
線,電源線,チップ実装用の十字形溝2b,2cを有す
る。また、3は上部金属ブロックであり、四囲一体枠型
構造フレーム1の内壁にその外周が内接するように上方
からフレーム1の中空部1aに挿入され、パッケージの
蓋部をなす鍔状突起部3aを有する構造体であると同時
に下部金属ブロック2と一体になることにより信号線
路,電源線路部を同軸構造とする十字形溝3b,3cを
有する金属ブロックである。、4は入出力信号線用同軸
コネクタ、5は電源用ビーズ、6は四囲一体枠型構造フ
レーム1と金属ブロック2及び3を固定する固定用ねじ
である。Embodiments of the present invention will be described below. FIG. 1 shows a first embodiment of a package for mounting an IC chip according to the present invention. In FIG. 1, reference numeral 1 denotes a four-frame integral frame type structure frame which forms a package side wall, and 2 denotes a lower metal block, and a hollow portion 1 a of the frame 1 from below so that the outer periphery is inscribed in an inner wall of the four-frame integral frame type structure frame 1. And a cross-shaped groove 2b, 2c for mounting a signal line, a power supply line, and a chip. Reference numeral 3 denotes an upper metal block, which is inserted from above into the hollow portion 1a of the frame 1 so that the outer periphery of the frame 1 is inscribed in the inner wall of the frame 1 and has a flange-like projection 3a forming a lid of the package. And a metal block having cruciform grooves 3b and 3c formed integrally with the lower metal block 2 so that the signal line and the power supply line have a coaxial structure. Reference numeral 4 denotes a coaxial connector for input / output signal lines, reference numeral 5 denotes a power supply bead, and reference numeral 6 denotes a fixing screw for fixing the frame 1 and the metal blocks 2 and 3.
【0007】図2は第1の実施例で示した金属ブロック
2の十字形溝2b,2cの中心にICチップ7を、一方
の溝2b内に入出力信号線路8を、他方の溝2c内に電
源線路9,高周波遮断容量10及びアースポスト11を
それぞれ実装し、入出力線路8とICチップ7の端子
間,電源線路9と高周波遮断容量10の端子間、高周波
遮断容量10とICチップ7の端子間,アースポスト1
1とICチップ7の端子間をリボンで電気的に接続した
状態を示すものである。FIG. 2 shows the IC chip 7 in the center of the cross-shaped grooves 2b and 2c of the metal block 2 shown in the first embodiment, the input / output signal line 8 in one groove 2b, and the inside of the other groove 2c. A power supply line 9, a high-frequency cutoff capacitor 10, and an earth post 11 are mounted on the input / output line 8 and the terminals of the IC chip 7, the power supply line 9 and the terminals of the high-frequency cutoff capacitor 10, the high-frequency cutoff capacitor 10 and the IC chip 7, respectively. Between terminals, earth post 1
1 shows a state in which the terminals 1 and the IC chip 7 are electrically connected by a ribbon.
【0008】本発明の高周波ICチップ実装用パッケー
ジの組立は、第1に四囲一体枠型構造フレーム1と下部
金属ブロック2のそれぞれに対して別々に部品の取付
け、実装を行う。すなわち、四囲一体枠型構造フレーム
1においては、入出力信号線用同軸コネクタ4及び電源
用ビーズ5を予め取り付けておく。また、下部金属ブロ
ック2に対しては、ICチップ7を下部金属ブロック2
の十字形溝2b,2cの中心に銀ペースト等の接着剤等
により接着固定するとともに、入出力信号線路8,電源
線路9,高周波遮断容量10,アースポスト11の部品
を下部金属ブロック2の各溝2b,2cに図示のように
固定し、さらに、所要の電気的接続を行う。さらに、下
部金属ブロック2をフレーム1の中空部1aに下方から
挿入し、フレーム1の下面と下部金属ブロック2の下端
に四方に設けた鍔状突起部2aの上端面を気密接触させ
て固定用ねじ6により固定する。その後、入出力信号線
路8と同軸コネクタ4及び電源線路9と電源用ビーズ5
を銀ペースト等の手段で電気的に接続し、上部金属ブロ
ック3をフレーム1の中空部1aに上方から挿入し、フ
レーム1の上面と下部金属ブロック2の上端に四方に設
けた鍔状突起部3aの下面と気密接触させ、固定用ねじ
6により固定することにより、入出力線路8,電源線路
9が同軸構造となると同時に高周波,広帯域IC用パッ
ケージが完成する。First, in assembling a package for mounting a high-frequency IC chip according to the present invention, parts are separately mounted and mounted on each of the four-frame integral frame structure frame 1 and the lower metal block 2. That is, the coaxial connector 4 for input / output signal lines and the beads 5 for power supply are previously attached to the four-in-one integrated frame structure frame 1. For the lower metal block 2, the IC chip 7 is attached to the lower metal block 2.
Are fixed to the center of the cross-shaped grooves 2b and 2c with an adhesive such as silver paste or the like, and the components of the input / output signal line 8, the power supply line 9, the high-frequency cutoff capacitor 10, and the ground post 11 are It is fixed to the grooves 2b and 2c as shown in the figure, and further, required electrical connection is made. Further, the lower metal block 2 is inserted into the hollow portion 1a of the frame 1 from below, and the lower surface of the frame 1 and the upper end surface of the flange-shaped protrusion 2a provided on the four sides at the lower end of the lower metal block 2 are airtightly contacted for fixing. Fix with screws 6. Thereafter, the input / output signal line 8 and the coaxial connector 4 and the power supply line 9 and the power supply beads 5
Are electrically connected to each other by means of silver paste or the like, the upper metal block 3 is inserted into the hollow portion 1a of the frame 1 from above, and flange-shaped protrusions provided on the upper surface of the frame 1 and the upper end of the lower metal block 2 are provided on all sides. By bringing the lower surface 3a into airtight contact with the lower surface 3a and fixing it with the fixing screw 6, the input / output line 8 and the power supply line 9 have a coaxial structure, and at the same time, a high-frequency and wideband IC package is completed.
【0009】図6に、図5の従来パッケージと図1の本
発明パッケージとの特性比較としてチップ末実装時の入
出力アイソレーション特性のシミュレーション結果を示
している。図6において、横軸を周波数、縦軸をSパラ
メータとし、S11特性およびS21特性を示している。一
般にアイソレーション特性S21は−30(dB)程度以
下が必要とされているが、従来のパッケージでは20
(GHz)付近でパッケージ内空洞共振により特性劣化
が生じているのに対して、本発明によるパッケージでは
特性劣化が少なく、本発明によるパッケージの有効性が
確認される。FIG. 6 shows a simulation result of input / output isolation characteristics at the time of chip-end mounting as a characteristic comparison between the conventional package of FIG. 5 and the package of the present invention of FIG. 6, the horizontal axis is the frequency, the vertical axis represents the S parameter shows the S 11 characteristics and S 21 characteristics. Generally Although isolation characteristic S 21 is needed than about -30 (dB), the conventional package 20
In contrast, the package according to the present invention has a small characteristic degradation while the cavity degradation in the package occurs near (GHz), confirming the effectiveness of the package according to the present invention.
【0010】図3は本発明のICチップ実装用パッケー
ジの第2の実施例を示すもので、第1の実施例1が1チ
ップ用の場合に対してのパッケージ構造であるのに対し
て多チップを実装する場合のパッケージ構造を示したも
のである。同図において、12は図1のICチップ実装
用パッケージの四囲一体枠型構造フレーム1に対応した
四囲一体枠型構造フレームで、電源用ビーズ16が複数
存在する。また、13は図1の下部金属ブロック2に対
応したパッケージの底部をなす鍔状突起部を有する下部
金属ブロックで、電源線実装用溝13cが複数存在して
複数の十字形溝を形成し、信号線実装用溝13bと複数
の電源線用溝13cが交差する位置に複数のICチップ
がそれぞれ実装されることになる。14は図1の上部金
属ブロック3に対応したパッケージの蓋部をなす上部金
属ブロックで、下部金属ブロック13の溝に対応するよ
うに複数の十字形溝が複数掘り込まれている。FIG. 3 shows a second embodiment of a package for mounting an IC chip according to the present invention. In contrast to the first embodiment which has a package structure for a one-chip package, FIG. It shows a package structure when a chip is mounted. In the figure, reference numeral 12 denotes a four-frame integrated frame structure frame corresponding to the four-frame integrated frame structure frame 1 of the IC chip mounting package shown in FIG. Reference numeral 13 denotes a lower metal block having a flange-shaped protrusion serving as a bottom of the package corresponding to the lower metal block 2 in FIG. 1, and a plurality of power supply line mounting grooves 13c to form a plurality of cross-shaped grooves. A plurality of IC chips are mounted at positions where the signal line mounting grooves 13b and the power supply line grooves 13c intersect. Reference numeral 14 denotes an upper metal block serving as a lid of a package corresponding to the upper metal block 3 in FIG. 1, and a plurality of cross-shaped grooves are dug to correspond to the grooves of the lower metal block 13.
【0011】図4は図3で示した下部金属ブロック13
の溝に入出力信号線路18,電源線路19,チップ間接
続信号線路20,ICチップ21,高周波遮断容量2
2,アースポスト23,段間容量24を実装し、入出力
信号線路18とICチップ21の端子間,電源線路19
と高周波遮断容量22の端子間,高周波遮断容量22と
ICチップ21の端子間,アースポスト23とICチッ
プ21の端子間をリボンで電気的に接続し、さらにチッ
プ間接続信号線路20に段間容量24を実装した状態を
示す図である。FIG. 4 shows the lower metal block 13 shown in FIG.
Input / output signal line 18, power supply line 19, chip-to-chip connection signal line 20, IC chip 21, high-frequency cut-off capacitor 2
2, an earth post 23 and an interstage capacitor 24 are mounted, and between the input / output signal line 18 and the terminal of the IC chip 21;
And the terminal of the high-frequency cut-off capacitor 22, the terminal of the high-frequency cut-off capacitor 22 and the terminal of the IC chip 21, and the ground post 23 and the terminal of the IC chip 21 are electrically connected by a ribbon. FIG. 3 is a diagram showing a state where a capacitor is mounted.
【0012】この場合の組立は、実施例1で示したと同
様に第1に四囲一体枠型構造フレーム12と下部金属ブ
ロック13のそれぞれに対して別々に部品の取付け、実
装を行う。すなわち、四囲一体枠型構造フレーム12に
対しては、入出力信号線路用同軸コネクタ15及び電源
用ビーズ16を予め取り付けておく。また、下部金属ブ
ロック13に対しては、複数のICチップ21を信号線
路用溝13bと電源線路用溝13cが交差する位置にそ
れぞれ接着剤等により接着固定するとともに、入出力信
号線路18,電源線路19,チップ間接続信号線路2
0,高周波遮断容量22,アースポスト23の各部品を
下部金属ブロック13所定のの溝13b,13c内に固
定し、所望の電気的接続を行う。さらに、下部金属ブロ
ック13を四囲一体枠型構造フレーム12の中空部12
aに下方から挿入し、下部金属ブロック13の下端の四
方に広がった鍔状突起部13aで両者を固定ねじ17を
用いて気密接続する。その後、入出力信号線路18と同
軸コネクタ15及び電源線路19と電源用ビーズ16を
銀ペースト等の手段により電気的に接続し、上部金属ブ
ロック14をフレーム12の中空部12aに上方から挿
入し、その下端面が下部金属ブロック13の上端面と面
が合接するようにした状態でその鍔状突起部14aの上
面とフレーム1の上面とを固定ねじ17を用いて気密接
続することにより、入出力信号線路18,電源線路1
9,チップ間接続信号線路20が同軸構造となると同時
に高周波IC用パッケージが実現される。In this case, as in the case of the first embodiment, first, parts are separately mounted and mounted on each of the four-frame integrated frame structure frame 12 and the lower metal block 13 as in the first embodiment. That is, the coaxial connector 15 for the input / output signal line and the beads 16 for the power supply are previously attached to the frame 12 having the four-part frame. In addition, a plurality of IC chips 21 are fixed to the lower metal block 13 at positions where the signal line grooves 13b and the power supply line grooves 13c intersect with an adhesive or the like. Line 19, inter-chip connection signal line 2
0, the high-frequency cutoff capacitor 22, and the ground post 23 are fixed in the predetermined grooves 13b, 13c of the lower metal block 13, and a desired electrical connection is made. Further, the lower metal block 13 is connected to the hollow portion 12
The lower metal block 13 is airtightly connected to the lower metal block 13 using a fixing screw 17 at the lower end of the lower metal block 13. Thereafter, the input / output signal line 18 and the coaxial connector 15 and the power supply line 19 and the power supply beads 16 are electrically connected by means of silver paste or the like, and the upper metal block 14 is inserted into the hollow portion 12a of the frame 12 from above. The upper surface of the flange-shaped projection 14a and the upper surface of the frame 1 are air-tightly connected with the upper surface of the frame 1 using fixing screws 17 in a state where the lower surface of the lower metal block 13 is in contact with the upper surface of the lower metal block 13. Signal line 18, power supply line 1
9. The high-frequency IC package is realized at the same time that the inter-chip connection signal line 20 has the coaxial structure.
【0013】以上のように、本発明の高周波IC実装用
パッケージは、従来バスタブ形状であった構造を四囲一
体枠型構造フレームとパッケージ底部をなす金属ブロッ
ク及びパッケージ蓋部をなす金属ブロックに分割したこ
とにより、パッケージフレームがない状態で、高周波I
Cチップ,入出力信号線路,電源線路,高周波遮断容
量,アースポスト等の実装ができるため、組立作業が容
易となる。また、同軸コネクタを取り付けた四囲一体枠
型構造フレームそのものを気密構造としたため、高周波
ICチップを直接実装することができるため、従来の気
密パッケージの必要がなくなることにより、パッケージ
の小型化が図られる。さらに、ICチップ実装部と気密
パッケージ部を一体としたことにより、入出力信号線
路,電源線路が短くなり、伝送損失の低減が図られると
同時に、線路構造が同軸コネクタからICチップ部直近
まで同軸構造であることから、従来のバスタブ構造パッ
ケージに見られた線路構造の不連続部の除去により特性
劣化の防止が図られる。As described above, the package for mounting a high-frequency IC according to the present invention is obtained by dividing the structure of the conventional bathtub into a frame surrounding the four-frame frame, a metal block forming the bottom of the package, and a metal block forming the lid of the package. As a result, the high frequency I
Since the C chip, the input / output signal line, the power supply line, the high-frequency cutoff capacitor, the ground post, and the like can be mounted, the assembling work becomes easy. In addition, since the frame surrounding the frame with the coaxial connector mounted thereon has an airtight structure, the high-frequency IC chip can be directly mounted, so that the need for the conventional airtight package is eliminated and the size of the package can be reduced. . Further, by integrating the IC chip mounting portion and the hermetic package portion, the input / output signal line and the power supply line are shortened to reduce transmission loss, and the line structure is coaxial from the coaxial connector to the immediate vicinity of the IC chip portion. Due to the structure, the characteristic degradation can be prevented by removing the discontinuous portion of the line structure seen in the conventional bathtub structure package.
【0014】[0014]
【発明の効果】以上説明したように、本発明による高周
波IC実装用パッケージは四囲一体枠型構造フレームと
このフレームに内接するように下から挿入されパッケー
ジ底部をなす金属ブロックとフレームに内接するように
上から挿入されパッケージ蓋部をなすとともに下部金属
ブロックと一体となることで線路構造を同軸構造とする
ことが実現される金属ブロックの3つの構造体からなる
とともに、3構造体はそれぞれ気密接続が可能となる構
造とした。このように、パッケージを3ブロック独立構
成としたことにより、それぞれの構造体は独立に構造す
ることが可能となり、チップ実装,入出力信号線路,電
源線路,高周波遮断容量,アースポストの実装が四囲一
体枠型構造フレームがない状態で可能となった。また、
四囲一体枠型構造フレームに入出力信号用同軸コネク
タ,電源線用ビーズを一体化すること、及びそれらコネ
クタからチップ部までを同軸構造としたことにより、線
路構造不連続に伴い生じる不要反射の除去、チップ実装
部がチップサイズと同程度であることによる空洞共振周
波数の高周波化等により高周波帯でのパッケージとして
有効となる。さらに、信号線路,電源線路がパッケージ
が外部接続コネクタ,電源用ビーズの位置からチップ部
直近まで同軸構造であることにより、入出力信号線路,
電源線路等隣接線路間が空間的に分離されることにより
電磁界結合の低減化が図られ、高周波,広帯域IC実装
用パッケージの高性能化が図られる。As described above, the package for mounting a high-frequency IC according to the present invention is inserted from below so as to be inscribed in a frame with a four-part frame, and is inscribed in the frame with a metal block forming the bottom of the package. And a metal cover, which is inserted from above into the package lid and is integrated with the lower metal block to realize a coaxial structure in the line structure. Each of the three structures is hermetically connected. The structure was made possible. As described above, the three-block independent structure of the package makes it possible to independently structure each structure, and the chip mounting, the input / output signal line, the power supply line, the high-frequency cut-off capacitance, and the mounting of the ground post are enclosed. This is possible without the integral frame type frame. Also,
Removal of unnecessary reflection caused by discontinuity of line structure by integrating coaxial connector for input / output signal and bead for power supply line into frame with integrated frame structure and coaxial structure from the connector to chip. Since the cavity mounting frequency is increased due to the fact that the chip mounting portion is substantially the same as the chip size, it is effective as a package in a high frequency band. Furthermore, since the signal line and the power supply line have a coaxial structure from the position of the external connector and the power supply bead to the vicinity of the chip portion, the input / output signal line,
By spatially separating adjacent lines such as a power supply line, electromagnetic field coupling can be reduced, and the performance of a high-frequency, wideband IC mounting package can be improved.
【図1】本発明の第1の実施例を示すパッケージ斜視図
である。FIG. 1 is a perspective view of a package showing a first embodiment of the present invention.
【図2】図1のパッケージにICチップ,入出力信号線
路,電源線路,高周波遮断容量,アースポストを実装
し、リボンにより電気的接続を行った状態を示す斜視図
である。FIG. 2 is a perspective view showing a state in which an IC chip, an input / output signal line, a power supply line, a high-frequency cutoff capacitor, and an earth post are mounted on the package of FIG. 1 and are electrically connected by a ribbon.
【図3】本発明の第2の実施例としてICチップが複数
存在する場合のパッケージ斜視図である。FIG. 3 is a perspective view of a package when a plurality of IC chips exist as a second embodiment of the present invention.
【図4】図3のパッケージにICチップ,入出力信号線
路,電源線路,チップ間接続信号線路,高周波遮断容
量,アースポスト,段間容量を実装し、リボンにより電
気的接続を行った状態を示す斜視図である。FIG. 4 shows a state in which an IC chip, an input / output signal line, a power supply line, an inter-chip connection signal line, a high-frequency cutoff capacitor, an earth post, and an interstage capacitor are mounted on the package of FIG. FIG.
【図5】従来のバスタブ形状パッケージの斜視図であ
る。FIG. 5 is a perspective view of a conventional bathtub-shaped package.
【図6】従来パッケージと本発明パッケージのシミュレ
ーションによるアイソレーション特性を示す図である。FIG. 6 is a diagram illustrating isolation characteristics of a conventional package and a package of the present invention by simulation.
1 四囲一体枠型構造フレーム 1a 中空部 2 鍔状突起部付き下部金属ブロック 2a 鍔状突起部 2b,2c 十字形溝 3 鍔状突起部付き上部金属ブロック 3a 鍔状突起部 3b,3c 十字形溝 4 同軸コネクタ 5 電源用ビーズ 6 固定用ねじ 7 ICチップ 8 信号線路 9 電源線路 10 高周波遮断容量 11 アースポスト 12 枠型フレーム 12a 中空部 13 鍔状突起部付き下部金属ブロック 13a 鍔状突起部 13b,13c 十字形溝 14 鍔状突起部付き上部金属ブロック 15 同軸コネクタ 16 電源用ビーズ 17 固定用ねじ 18 信号線路 19 電源線路 20 チップ間接続信号線路 21 ICチップ 22 高周波遮断容量 23 アースポスト 24 段間容量 25 パッケージ 26 パッケージキャップ 27 ICチップ 28 電源線路 29 信号線路 30 グランド 31 高周波遮断容量 DESCRIPTION OF SYMBOLS 1 Four-frame integral frame type frame 1a Hollow part 2 Lower metal block with flange-shaped protrusion 2a Flange-shaped protrusion 2b, 2c Cross-shaped groove 3 Upper metal block with flange-shaped protrusion 3a Flange-shaped protrusion 3b, 3c Cross-shaped groove Reference Signs List 4 coaxial connector 5 power supply bead 6 fixing screw 7 IC chip 8 signal line 9 power supply line 10 high-frequency cutoff capacity 11 earth post 12 frame type frame 12a hollow portion 13 lower metal block with flange-like protrusion 13a flange-like protrusion 13b, 13c Cross-shaped groove 14 Upper metal block with flange-shaped protrusion 15 Coaxial connector 16 Power supply bead 17 Fixing screw 18 Signal line 19 Power supply line 20 Chip-to-chip connection signal line 21 IC chip 22 High frequency cutoff capacity 23 Earth post 24 Interstage capacity 25 Package 26 Package Cap 27 IC Chip 28 Power Line 29 signal line 30 ground 31 RF breaking capacity
Claims (4)
なすように形成された四囲一体枠型構造フレームと、 該フレームの内壁に内接するように該フレームの前記中
空部内に下方から挿入されパッケージの底部をなす下部
金属ブロックと、該フレームの内壁に内接するように該
フレームの前記中空部内に上方から挿入されパッケージ
の上部蓋をなすと同時に下方から挿入された前記下部金
属ブロックの上端面と相接する下端面を有する上部金属
ブロックの3ブロック構成であり、 前記フレームは側面に高周波信号入出力用端子として少
なくとも一つの同軸コネクタ及び電源用端子として少な
くとも一つの電源用ビーズを具備し、 前記下部金属ブロック及び前記上部金属ブロックはとも
に前記相接する上端面または下端面と反対側に四方に広
がった鍔状突起構造を備えたICチップ実装用パッケー
ジ構造。1. A frame surrounding a central hollow portion to form a package side wall, and a frame which is inserted from below into the hollow portion of the frame so as to be inscribed in an inner wall of the frame. A lower metal block forming a bottom of the lower metal block, which is inserted from above into the hollow portion of the frame so as to be inscribed in an inner wall of the frame, forms an upper lid of the package, and is simultaneously inserted from below with an upper end surface of the lower metal block. A frame having at least one coaxial connector as a high-frequency signal input / output terminal and at least one power supply bead as a power supply terminal on a side surface; Both the lower metal block and the upper metal block are spread in four directions on the opposite side to the upper end surface or the lower end surface which are in contact with each other. Package structure for mounting an IC chip having a flanged projection structure.
ックは、パッケージ側壁をなす前記四囲一体枠型構造フ
レームと接続する以前の状態において、前記鍔状突起構
造の反対側に位置する前記上面端は信号線,電源線基板
及びICチップ実装用の溝が掘られた構造をなしてお
り、該溝内に配線基板が接着剤等により接着されている
ことを特徴とする請求項1に記載のICチップ実装用パ
ッケージ構造。2. The lower metal block forming the bottom of the package, before being connected to the frame surrounding the integral frame type structure forming the side wall of the package, the upper surface end located on the opposite side of the flange-like projection structure has a signal. 2. The IC chip according to claim 1, wherein a groove for wiring, a power supply line substrate and an IC chip is formed, and the wiring substrate is adhered in the groove by an adhesive or the like. Package structure for mounting.
ックは、パッケージ底部をなす前記下部金属ブロックの
前記上端面上の溝と同位置に溝が掘られた構造をなして
おり、パッケージ側壁をなす前記四囲一体枠型構造フレ
ーム及び前記下部金属ブロックと一体となった状態で、
信号線路,電源線路が同軸コネクタ、電源用ビーズ位置
からチップ実装直近まで同軸構造が構成されることを特
徴とする請求項1および2に記載のICチップ実装用パ
ッケージ構造。3. The package according to claim 1, wherein the upper metal block forming an upper part of the package has a structure in which a groove is dug at the same position as a groove on the upper end surface of the lower metal block forming a bottom of the package. In a state integrated with the four-in-one integrated frame type frame and the lower metal block,
3. The package structure for mounting an IC chip according to claim 1, wherein the signal line and the power supply line have a coaxial structure from a coaxial connector and a position of a power supply bead to a position immediately adjacent to the chip mounting.
なすように形成されかつ該側壁に信号用同軸コネクタ及
び電源用ビーズを具備した四囲一体枠型構造フレームの
該中空部内に、信号線路,電源線路及びICチップが上
端面に掘り込まれた溝に実装された下部金属ブロックを
下から挿入固定する工程と、 信号線路,電源線路及びICチップが実装された前記下
部金属ブロックの前記溝と対応する同位置に溝が掘り込
まれた下端面を有する上部金属ブロックを前記四囲一体
枠型構造フレームの前記中空部内に上から前記下部金属
ブロックの上端面と該下端面が相接するように挿入固定
する工程を含むICチップ実装用パッケージの製造方
法。4. A four-sided integrated frame structure frame formed around a central hollow portion to form a package side wall and having a signal coaxial connector and a power supply bead on the side wall, and a signal line, A step of inserting and fixing, from below, a lower metal block mounted in a groove in which the power supply line and the IC chip are dug in the upper end surface; and a step of inserting and fixing the lower metal block in which the signal line, the power supply line and the IC chip are mounted. A corresponding upper metal block having a lower end surface in which a groove is dug at the same position is placed in the hollow portion of the four-sided integral frame type structural frame so that the upper end surface and the lower end surface of the lower metal block come into contact with each other from above. A method of manufacturing an IC chip mounting package including a step of inserting and fixing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4879993A JP2802713B2 (en) | 1993-02-16 | 1993-02-16 | Package structure for mounting IC chip and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4879993A JP2802713B2 (en) | 1993-02-16 | 1993-02-16 | Package structure for mounting IC chip and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244293A JPH06244293A (en) | 1994-09-02 |
| JP2802713B2 true JP2802713B2 (en) | 1998-09-24 |
Family
ID=12813275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4879993A Expired - Lifetime JP2802713B2 (en) | 1993-02-16 | 1993-02-16 | Package structure for mounting IC chip and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802713B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459523A (en) * | 2019-07-23 | 2019-11-15 | 中国科学技术大学 | Integrated signal connection structure and quantum chip packaging box |
| CN113053847B (en) * | 2019-12-26 | 2023-06-20 | 珠海格力电器股份有限公司 | Chip packaging structure and manufacturing method thereof |
-
1993
- 1993-02-16 JP JP4879993A patent/JP2802713B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244293A (en) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4245499B2 (en) | Wafer level package and manufacturing method for micro device | |
| US5023703A (en) | Semiconductor device | |
| JP3269409B2 (en) | Non-reciprocal circuit device | |
| JP2802713B2 (en) | Package structure for mounting IC chip and manufacturing method thereof | |
| JPS63311801A (en) | Dielectric filter device | |
| JP3445811B2 (en) | High frequency circuit device and radio | |
| JP2603310B2 (en) | High frequency integrated circuit package | |
| JPH11204690A (en) | Surface mount type package and semiconductor device | |
| JPH01213018A (en) | Structure of surface acoustic wave device | |
| KR100270070B1 (en) | Non-reciprocal circuuit and manufacturing method thereof | |
| JP2533997B2 (en) | Case for semiconductor device | |
| EP0020787B1 (en) | High frequency semiconductor unit | |
| JP2836364B2 (en) | High frequency semiconductor device | |
| JP3301198B2 (en) | Dielectric filter | |
| JP2604102Y2 (en) | Airtight terminal | |
| KR100270069B1 (en) | Irreversible device and its manufacturing method | |
| JPH0851305A (en) | External terminal for irreversivle circuit element | |
| JPH0377682B2 (en) | ||
| JPH0457506A (en) | Surface acoustic wave device | |
| JPH0122770B2 (en) | ||
| JP4563980B2 (en) | Surface mount type package and semiconductor device | |
| JPH0134401Y2 (en) | ||
| KR19990001810A (en) | Irreversible device and its manufacturing method | |
| JP2023535903A (en) | Capacitive feedthrough for hybrid sealed modules for space applications | |
| JPH02107001A (en) | High frequency circuit equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 15 |