Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2805396B2 - Beam manufacturing method - Google Patents
[go: Go Back, main page]

JP2805396B2 - Beam manufacturing method - Google Patents

Beam manufacturing method

Info

Publication number
JP2805396B2
JP2805396B2 JP3033394A JP3339491A JP2805396B2 JP 2805396 B2 JP2805396 B2 JP 2805396B2 JP 3033394 A JP3033394 A JP 3033394A JP 3339491 A JP3339491 A JP 3339491A JP 2805396 B2 JP2805396 B2 JP 2805396B2
Authority
JP
Japan
Prior art keywords
etching
layer
cantilever
semiconductor substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3033394A
Other languages
Japanese (ja)
Other versions
JPH04247668A (en
Inventor
康弘 島田
隆行 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3033394A priority Critical patent/JP2805396B2/en
Publication of JPH04247668A publication Critical patent/JPH04247668A/en
Application granted granted Critical
Publication of JP2805396B2 publication Critical patent/JP2805396B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Pressure Sensors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板上の梁の製
造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a beam on a semiconductor substrate.

【0002】[0002]

【従来の技術】半導体基板上の梁の製造方法に関しては
シリコンの異方性エッチングを利用した片持ち梁の製造
方法が有名である(例えばKurt.E.Peters
en“Dynamic Micromechanics
on Silicon:Techniques an
d Devices” IEEE vol. ED−2
5, No10 pp1241−1250 Oct.
1978)。以下この方法による片持ち梁の製造方法を
示す。図4はその概略工程断面図である。まず、結晶方
位(100)面を主面とするシリコン基板1の表面にC
VD法により窒化シリコン膜3を形成し、片持ち梁パタ
ーンにエッチングする(図4(a)参照)。つぎに、窒
化シリコン膜3をマスクとして80〜90℃の水酸化カ
リウム水溶液によりシリコン基板1の異方的なウェット
エッチングを行う。エッチングは、まずSi(100)
面12から進行し、Si(111)面13が出たところ
でエッチングがほぼ停止する。梁の下部はSi(21
1)面14からサイドエッチングされる(図4(b)参
照)。梁の形成は梁の根元のSi(111)面が露出し
たところで終了する(図4(c)参照)。
2. Description of the Related Art As a method of manufacturing a beam on a semiconductor substrate, a method of manufacturing a cantilever using anisotropic etching of silicon is known (for example, Kurt. E. Peters).
en “Dynamic Micromechanics”
on Silicon: Techniques an
d Devices ”IEEE vol. ED-2
5, No10 pp1241-1250 Oct.
1978). Hereinafter, a method of manufacturing a cantilever by this method will be described. FIG. 4 is a schematic process sectional view. First, the surface of the silicon substrate 1 having the crystal orientation (100) plane as the main surface is C
A silicon nitride film 3 is formed by a VD method, and is etched into a cantilever pattern (see FIG. 4A). Next, using the silicon nitride film 3 as a mask, anisotropic wet etching of the silicon substrate 1 is performed with an aqueous solution of potassium hydroxide at 80 to 90 ° C. Etching is first performed on Si (100)
The etching proceeds from the surface 12 and the etching is almost stopped when the Si (111) surface 13 comes out. The lower part of the beam is Si (21
1) Side etching is performed from the surface 14 (see FIG. 4B). The formation of the beam ends when the Si (111) plane at the base of the beam is exposed (see FIG. 4C).

【0003】この方法は、Si(111)面のエッチン
グ速度がSi(100)面等の他の面のエッチング速度
に対して数百分の一と遅いことを利用した異方的ウェッ
トエッチングの方法である。しかし、数百分の一の速度
とはいえSi(111)面もエッチングされることは確
かであり、片持ち梁形成時には梁の根元部分のサイドエ
ッチングを避けることができない。このことにより窒化
シリコン膜が中空状態となり、根元部分に応力が集中
し、破損の原因となる。
This method uses anisotropic wet etching utilizing the fact that the etching rate of the Si (111) plane is several hundredths slower than the etching rate of other planes such as the Si (100) plane. It is. However, it is certain that the Si (111) surface is etched even though the speed is several hundredths, and it is not possible to avoid side etching of the root portion of the beam when forming the cantilever. As a result, the silicon nitride film becomes hollow, stress concentrates on the root portion, and causes damage.

【0004】これを解決する方法として、以下の方法が
考えられている。図5はその概略工程断面図である。ま
ず、結晶方位(100)面を主面とするシリコン基板1
の表面および裏面にCVD法により窒化シリコン膜3を
成膜する(図5(a)参照)。つぎに裏面にマーカー孔
15のためのパターニングを行い、80〜90℃に加熱
した水酸化カリウム水溶液によるシリコンの異方性エッ
チングによって、マーカー孔15を作製する(図5
(b)参照)。この時基板表面に窒化シリコンのメンブ
レンが形成され、このメンブレンをマーカーとして表面
と裏面の位置合わせを行う。さらに、裏面にエッチング
孔16のためのパターニングを行い、80〜90℃に加
熱した水酸化カリウム水溶液によって、表面までの厚さ
が10μm程度残るまで異方性エッチングを行う(図5
(c)参照)。またさらに、表面の窒化シリコン膜3を
片持ち梁形状にパターニングする(図5(d)参照)。
最後に裏面からのドライエッチングにより梁下のシリコ
ンを除去し、梁を形成する(図5(e)参照)。
As a method for solving this, the following method has been considered. FIG. 5 is a schematic process sectional view. First, a silicon substrate 1 having a crystal orientation (100) plane as a main surface
A silicon nitride film 3 is formed on the front surface and the back surface by CVD (see FIG. 5A). Next, patterning for the marker hole 15 is performed on the back surface, and the marker hole 15 is formed by anisotropic etching of silicon with a potassium hydroxide aqueous solution heated to 80 to 90 ° C. (FIG. 5).
(B)). At this time, a silicon nitride membrane is formed on the surface of the substrate, and the front surface and the back surface are aligned using the membrane as a marker. Further, patterning for the etching hole 16 is performed on the back surface, and anisotropic etching is performed with a potassium hydroxide aqueous solution heated to 80 to 90 ° C. until the thickness up to the surface remains about 10 μm (FIG. 5).
(C)). Furthermore, the silicon nitride film 3 on the surface is patterned into a cantilever shape (see FIG. 5D).
Finally, the silicon under the beam is removed by dry etching from the back surface to form a beam (see FIG. 5E).

【0005】この方法では、裏面のエッチング孔16の
ためのパターン形状を制御することで、表面の梁の根元
部分における窒化シリコン膜3の中空状態を避けること
ができる。
In this method, the hollow shape of the silicon nitride film 3 at the root of the beam on the front surface can be avoided by controlling the pattern shape for the etching holes 16 on the back surface.

【0006】[0006]

【発明が解決しようとする課題】前記後者の従来例にお
いては、前者の従来例で存在していた応力集中の問題は
解決したものの、新たな問題が発生している。
In the latter conventional example, although the problem of stress concentration existing in the former conventional example has been solved, a new problem has occurred.

【0007】第一に、表面にできるエッチング孔の大き
さの再現性の問題がある。仮りにシリコン基板の厚み精
度が±10μmとすると、表面にできるエッチング孔一
辺の長さ精度は±7μm程度であり、再現性を得るのは
困難である。
First, there is a problem of reproducibility of the size of the etching hole formed on the surface. If the thickness accuracy of the silicon substrate is ± 10 μm, the accuracy of the length of one side of the etching hole formed on the surface is approximately ± 7 μm, and it is difficult to obtain reproducibility.

【0008】第二に、基板の裏面に作製されるエッチン
グ孔開口部の大きさの問題がある。例えば、厚さ525
μmのシリコン基板上に長さ200μmの片持ち梁を形
成するために、表面に250μm□の正方形孔を開ける
とすると、裏面に約1000μm□の開口部が必要とな
る。すなわち、表面においては15倍の面積の余分なス
ペースをとることになる。そこで基板上に多数の梁を高
密度、高精度で作製することが課題となる。
Second, there is a problem of the size of the opening of the etching hole formed on the back surface of the substrate. For example, thickness 525
If a square hole of 250 μm square is formed on the front surface to form a 200 μm long cantilever on a silicon substrate of μm, an opening of about 1000 μm square is required on the back surface. That is, an extra space of 15 times the area is taken on the surface. Therefore, it is an issue to manufacture a large number of beams on a substrate with high density and high accuracy.

【0009】[0009]

【課題を解決するための手段及び作用】本発明は、前記
課題の解決方法を示す梁の製造方法であって、半導体基
板上に、第1層を成膜しパターニングする第1工程と、
第1工程を完了した半導体基板上に、第2層を成膜しパ
ターニングする第2工程と、第2工程を完了した半導体
基板の第1層をエッチングにより除去した後に、該半導
体基板をエッチング速度が結晶方位に依存するエッチン
グ方法によりエッチングし、第2層からなる梁を形成す
る第3工程とからなることを特徴とする梁の製造方法で
ある。
SUMMARY OF THE INVENTION The present invention relates to a method of manufacturing a beam showing a method of solving the above-mentioned problems, comprising: a first step of forming and patterning a first layer on a semiconductor substrate;
A second step of forming and patterning a second layer on the semiconductor substrate on which the first step is completed, and removing the first layer of the semiconductor substrate on which the second step is completed by etching. A third step of forming a beam made of the second layer by etching using an etching method depending on the crystal orientation.

【0010】図1は本発明の作製手順ならびに作製法概
略を示すものである。まず、半導体基板1の表面に第1
層2を成膜し、梁の下部となるべき部分を残してエッチ
ングする(図1(a)参照)。つぎに、かかる半導体基
板1上に第2層3を成膜し、最終的に梁および梁の支持
部となるべき部分を残してパターニングする(図1
(b)参照)。さらに、かかる半導体基板1の第1層2
をケミカルエッチングにより除去する(図1(c)参
照)。最後に、第2層3をマスクとして半導体基板1の
結晶方位に依存したエッチング速度をもつエッチング方
法で半導体基板1をエッチングすることにより、第2層
3からなる梁を形成する(図1(d)参照)。
FIG. 1 shows a manufacturing procedure and an outline of a manufacturing method of the present invention. First, the first surface of the semiconductor substrate 1
The layer 2 is formed, and is etched except for a portion to be a lower portion of the beam (see FIG. 1A). Next, a second layer 3 is formed on the semiconductor substrate 1 and patterned to leave a beam and a portion to be a supporting portion of the beam (FIG. 1).
(B)). Further, the first layer 2 of the semiconductor substrate 1
Is removed by chemical etching (see FIG. 1C). Finally, by using the second layer 3 as a mask, the semiconductor substrate 1 is etched by an etching method having an etching rate depending on the crystal orientation of the semiconductor substrate 1, thereby forming a beam made of the second layer 3 (FIG. 1 (d)). )reference).

【0011】梁については半導体基板1を加工して得ら
れるものであれば、どのような形状でもよい。半導体基
板1についてはエッチング速度がその結晶方位に依存し
たエッチング方法をとれるもの(例えばSi,GaAs
等)を使用する。その際のエッチング液は代表的には水
酸化カリウム水溶液が用いられるが、半導体基板1の結
晶方位によりエッチング速度に異方性が生ずる液(例え
ばアンモニア水,ヒドラジンの水溶液,エチレンジアミ
ンとピロカテコールの水溶液など)であれば同様に適用
できる。
The beam may have any shape as long as it can be obtained by processing the semiconductor substrate 1. For the semiconductor substrate 1, an etching method whose etching rate depends on its crystal orientation (for example, Si, GaAs) can be used.
Etc.). An aqueous solution of potassium hydroxide is typically used as an etching solution at this time, but a solution (eg, an aqueous solution of ammonia water, an aqueous solution of hydrazine, or an aqueous solution of ethylenediamine and pyrocatechol) in which the etching rate is anisotropic depending on the crystal orientation of the semiconductor substrate 1 is used. Etc.) can be similarly applied.

【0012】また、第1層2の材料としては、半導体基
板1および第2層3と選択的にエッチング可能な材料
(例えば多結晶シリコン,各種金属,各種レジスト材
料,各種セラミックス,ポリイミド等)が適用できる。
The material of the first layer 2 is a material which can be selectively etched with the semiconductor substrate 1 and the second layer 3 (for example, polycrystalline silicon, various metals, various resist materials, various ceramics, polyimide, etc.). Applicable.

【0013】また、第2層3の材料としては、半導体基
板1と選択的にエッチング可能な材料(例えば窒化シリ
コン,酸化シリコン等)が適用できる。
As a material of the second layer 3, a material (for example, silicon nitride, silicon oxide, or the like) that can be selectively etched with the semiconductor substrate 1 can be used.

【0014】第1層2および第2層3の作製方法は従来
公知の技術、例えば半導体産業で一般に用いられている
真空蒸着法やスパッタ法、化学気相成長法(CVD法)
などの薄膜作製技術やフォトリソグラフ技術およびエッ
チング技術を適用することができ、その作製方法は本発
明を制限するものではない。
The first layer 2 and the second layer 3 are formed by a conventionally known technique, for example, a vacuum deposition method, a sputtering method, a chemical vapor deposition method (CVD method) generally used in the semiconductor industry.
Such a thin film manufacturing technology, a photolithographic technology, and an etching technology can be applied, and the manufacturing method is not limited to the present invention.

【0015】[0015]

【実施例】実施例1 本発明による実施例を以下に述べる。図1はその工程断
面図である。半導体基板1として結晶方位(100)面
を主面とする単結晶シリコン基板(厚さ525μm)を
用い、その表面に第1層2として交流スパッタリング法
により窒化アルミニウムを700オングストローム成膜
した。ターゲットはアルミニウム(99.999%)を
用い、雰囲気はアルゴンと窒素の混合ガスを用いた。
Embodiment 1 An embodiment according to the present invention will be described below. FIG. 1 is a sectional view of the process. A single-crystal silicon substrate (525 μm thick) having a crystal orientation (100) plane as a main surface was used as the semiconductor substrate 1, and aluminum nitride was formed as a first layer 2 on the surface by AC sputtering to a thickness of 700 Å. Aluminum (99.999%) was used as a target, and a mixed gas of argon and nitrogen was used as an atmosphere.

【0016】つぎに、成膜した窒化アルミニウムを所定
の形状(片持ち梁の梁の部分に相当する)にパターニン
グした(図1(a)参照)。パターニングにはフォトレ
ジストを用い、イオンミリング装置にてドライエッチン
グし、その後レジストを剥離した。さらに第2層3とし
て、LPCVD装置により窒化シリコンを800℃で2
000オングストローム成膜し、片持ち梁形状にパター
ニングする(図1(b)参照)。パターニングにはフォ
トレジストを用い、反応性イオンエッチング装置により
CF4ガスにてドライエッチングし、その後レジストを
剥離した。
Next, the formed aluminum nitride was patterned into a predetermined shape (corresponding to a cantilever beam portion) (see FIG. 1A). A photoresist was used for patterning, dry-etched with an ion milling device, and then the resist was stripped. Further, as the second layer 3, silicon nitride is applied at 800 ° C. by an LPCVD apparatus.
A 000 Å film is formed and patterned into a cantilever shape (see FIG. 1B). A photoresist was used for patterning, dry-etched with a CF 4 gas by a reactive ion etching apparatus, and then the resist was peeled off.

【0017】なお、片持ち梁の長さ方向はSi(11
1)等価面のSi(100)面における交線方向と一致
する。片持ち梁の長さは1200μm幅は50μmであ
る。
The length direction of the cantilever is Si (11
1) It coincides with the direction of intersection of the equivalent surface with the Si (100) surface. The length of the cantilever is 1200 μm and the width is 50 μm.

【0018】最後に、80℃の水酸化カリウム水溶液
(KOH:H2O=1:2,重量比)で窒化アルミニウ
ム層をエッチングし(図1(c)参照)、さらに固液に
て単結晶シリコンの異方性エッチングを行い、片持ち梁
を形成した(図1(d)参照)。
Finally, the aluminum nitride layer is etched with an aqueous solution of potassium hydroxide (KOH: H 2 O = 1: 2, weight ratio) at 80 ° C. (see FIG. 1 (c)). Silicon was anisotropically etched to form a cantilever (see FIG. 1D).

【0019】比較例1 実施例1に述べた片持ち梁と、図4に示した従来技術に
よる片持ち梁の比較を表1に示す。
Comparative Example 1 Table 1 shows a comparison between the cantilever described in Example 1 and the cantilever according to the prior art shown in FIG.

【0020】[0020]

【表1】 表1に示す様に、同じ長さの梁を作製するために、従来
技術では400分のエッチング時間を要したものが、本
実施例では30分で作製することが可能となった。ま
た、エッチング時間の短縮により、梁の根元部分のサイ
ドエッチングをほぼ0μmにすることが可能となった。
[Table 1] As shown in Table 1, in order to fabricate beams of the same length, etching time of 400 minutes was required in the related art, but it was possible to fabricate the beam in 30 minutes in the present embodiment. Further, by shortening the etching time, the side etching of the root portion of the beam can be reduced to approximately 0 μm.

【0021】実施例2 本発明による他の実施例を図2に示す。実施例2は両持
ち梁である。詳しい製造工程は実施例1と同一である。
Embodiment 2 FIG. 2 shows another embodiment according to the present invention. Example 2 is a doubly supported beam. The detailed manufacturing process is the same as in the first embodiment.

【0022】比較例2 両持ち梁の場合、従来技術によると梁の長手方向がSi
(111)等価面と平行な為、梁の下へのサイドエッチ
ングが起こらない。よって、従来方法では両持ち梁の製
造ができず、実施例2の方法が必要となる。
Comparative Example 2 In the case of a doubly supported beam, according to the prior art, the longitudinal direction of the beam was Si.
Since it is parallel to the (111) equivalent plane, side etching does not occur below the beam. Therefore, the conventional method cannot manufacture a doubly supported beam, and requires the method of the second embodiment.

【0023】実施例3 本発明に係る別の実施例を示す。以下に述べる梁の製造
方法は、記録再生装置の変換器プローブの駆動に用いる
バイモルフ駆動型片持ち梁の製造方法である。かかる記
録再生装置は、記録媒体に対向してトンネル電流発生用
の微小プローブを微小間隔で複数配置し、このプローブ
から発生して記録媒体を通過するトンネル電流によっ
て、記録媒体表面の仕事関数を変化させることにより記
録を書き込み、又、この記録媒体表面の書き込み記録と
しての仕事関数変化によるプローブ媒体間のトンネル電
流の変化を検知することにより、情報の読み出しを行う
ものである。
Embodiment 3 Another embodiment according to the present invention will be described. The method for manufacturing a beam described below is a method for manufacturing a bimorph-driven cantilever used for driving a transducer probe of a recording / reproducing apparatus. In such a recording / reproducing apparatus, a plurality of microprobes for generating a tunnel current are arranged at minute intervals in opposition to a recording medium, and the work function of the surface of the recording medium is changed by a tunnel current generated from the probe and passing through the recording medium. The information is read out by detecting a change in the tunnel current between the probe media due to a change in the work function as a write record on the surface of the recording medium.

【0024】ここで、トンネル電流発生用プローブは、
マイクロメカニクス技術により製造され、半導体層を有
する基板上の変位手段を備えた片持ち梁の先端付近に配
置されている。
Here, the tunnel current generating probe is
It is manufactured by micromechanics technology and is arranged near the tip of a cantilever provided with a displacement means on a substrate having a semiconductor layer.

【0025】変位手段としては圧電効果、静電気力等が
用いられ、好ましくは圧電バイモルフによる手段を用い
る。さらに、片持ち梁が半導体層を有する基板上に形成
されることから、トンネル電流発生用プローブから生じ
る電流信号を増幅する電流増幅回路と電流電圧変換回
路、及び前記変位手段の為の駆動用ドライバー回路等か
らなる半導体集積回路を片持ち梁近傍に具備している。
As the displacement means, a piezoelectric effect, an electrostatic force or the like is used, and a means using a piezoelectric bimorph is preferably used. Further, since the cantilever is formed on the substrate having the semiconductor layer, a current amplification circuit and a current-voltage conversion circuit for amplifying a current signal generated from the tunnel current generation probe, and a driving driver for the displacement means A semiconductor integrated circuit including a circuit and the like is provided near the cantilever.

【0026】以下、トンネル電流発生用プローブの駆動
に用いられるバイモルフ駆動型片持ち梁の本発明による
実施例を説明する。図3にその断面図を示す。
An embodiment according to the present invention of a bimorph-driven cantilever used for driving a tunnel current generating probe will be described below. FIG. 3 shows a sectional view thereof.

【0027】まず、半導体基板1として結晶方位(10
0)を主面とする単結晶シリコン基板(厚さ525μ
m)を用い、その表面に第1層2として(図示せず)C
VD法により多結晶シリコンを1000℃で500オン
グストローム成長させ、片持ち梁の下部だけ残して40
℃の水酸化カリウム水溶液を用いたウェットエッチング
により除去する。パターン形成はフォトレジストを用い
て行う。以下パターン形成はいずれもフォトレジストを
用いる。
First, as the semiconductor substrate 1, the crystal orientation (10
0) as the main surface (a thickness of 525 μm).
m) on the surface thereof as a first layer 2 (not shown) C
Polycrystalline silicon is grown by the VD method at 500 ° C. at 1000 ° C., and only 40
It is removed by wet etching using an aqueous solution of potassium hydroxide at ℃. The pattern is formed using a photoresist. Hereinafter, photoresist is used for pattern formation.

【0028】つぎに、第2層3としてLPCVD法によ
り窒化シリコンを800℃で2000オングストローム
成膜し、片持ち梁部分のパターン形成を行う。この際、
窒化シリコンは反応性イオンエッチング装置にてドライ
エッチングする。
Next, 2000 angstrom silicon nitride is formed as the second layer 3 at 800 ° C. by LPCVD, and a pattern of the cantilever portion is formed. On this occasion,
The silicon nitride is dry-etched by a reactive ion etching device.

【0029】なお、片持ち梁の長さ方向はSi(11
1)等価面のSi(100)面における交線方向と一致
する。片持ち梁の長さは1000μm,幅は50μmで
ある。
The length direction of the cantilever is Si (11
1) It coincides with the direction of intersection of the equivalent surface with the Si (100) surface. The length of the cantilever is 1000 μm and the width is 50 μm.

【0030】そのつぎに、バイモルフ駆動部分である2
層の圧電体層4,5と3層の電極層6,7,8を形成す
る。圧電体層には酸化亜鉛を用い、交流スパッタリング
法により成膜し、酢酸水溶液を用いてウェットエッチン
グによりパターンを形成する。電極層6,7,8には3
0オングストロームのクロムを下引きした1000オン
グストロームの金を用いる。クロムおよび金は抵抗加熱
による蒸着法で成膜し、クロムは硝酸第2セリウムアン
モニウムと過塩素酸の水溶液、また金はヨウ素とヨウ化
カリウムの水溶液にてそれぞれウェットエッチングによ
りパターン形成を行う。各電極は、駆動用の増幅回路に
つながる取り出し部分を有する。電極間の導通を防ぐ為
に圧電体のパターンよりも電極のパターンを小さくし、
各層間のカバーリングがステップ状になるようなパター
ン形状をとる。上電極6と下電極8は片持ち梁の長さ方
向の中心線でそれぞれ2分割されており、合計5つの電
極を有する3軸方向に駆動可能な片持ち梁となってい
る。
Next, the bimorph driving portion 2
The piezoelectric layers 4, 5 and the three electrode layers 6, 7, 8 are formed. The piezoelectric layer is formed using zinc oxide by an alternating current sputtering method, and a pattern is formed by wet etching using an aqueous acetic acid solution. 3 for the electrode layers 6, 7, 8
Use 1000 Å gold with 0 Å chromium subbed. Chromium and gold are formed by vapor deposition using resistance heating, and chromium is formed by wet etching using an aqueous solution of ceric ammonium nitrate and perchloric acid, and gold is formed by wet etching using an aqueous solution of iodine and potassium iodide. Each electrode has a take-out portion leading to a driving amplifier circuit. To prevent conduction between the electrodes, make the electrode pattern smaller than the piezoelectric pattern,
The pattern shape is such that the covering between the layers is step-shaped. The upper electrode 6 and the lower electrode 8 are each divided into two by the center line in the length direction of the cantilever, and form a cantilever having five electrodes in total, which can be driven in three axial directions.

【0031】さらに、駆動部分の保護層9とトンネル電
流発生用プローブ10、およびその取り出し電極11を
形成する。駆動部分の保護層9にはアモルファスの窒化
シリコン膜をCVD法にて2000オングストローム成
膜し、RIE装置によるドライエッチングでパターン形
成したものを使用する。取り出し電極11にはクロムを
抵抗加熱による蒸着法で成膜し、パターン形成したもの
を使用する。トンネル電流発生用プローブ10は、金を
蒸着により2μm成膜し、プローブ部分のフォトレジス
トを円形に残して、ヨウ素とヨウ化カリウムの水溶液に
よる等方的なウェットエッチングによりプローブを形成
する。
Further, a protective layer 9 of a driving portion, a probe 10 for generating a tunnel current, and an extraction electrode 11 thereof are formed. As the protective layer 9 in the driving portion, an amorphous silicon nitride film formed by 2,000 angstrom by a CVD method and patterned by dry etching with an RIE apparatus is used. The extraction electrode 11 is formed by forming a chromium film by an evaporation method using resistance heating and forming a pattern. The tunnel current generating probe 10 is formed by depositing gold to a thickness of 2 μm by vapor deposition, leaving the photoresist at the probe portion in a circular shape, and forming the probe by isotropic wet etching using an aqueous solution of iodine and potassium iodide.

【0032】最後に、80℃の水酸化カリウム水溶液
(KOH:H2O=1:2,重量比)で多結晶シリコン
層の第1層2を除去し、さらに同液で単結晶シリコンの
異方性エッチングにより半導体基板1のエッチングを行
い、片持ち梁が形成される。
Finally, the first layer 2 of the polycrystalline silicon layer is removed with an aqueous potassium hydroxide solution (KOH: H 2 O = 1: 2, weight ratio) at 80 ° C. The semiconductor substrate 1 is etched by isotropic etching to form a cantilever.

【0033】比較例3 実施例3に示したバイモルフ駆動型片持ち梁と、従来技
術により作製したバイモルフ駆動型片持ち梁の比較を表
2に示す。
Comparative Example 3 Table 2 shows a comparison between the bimorph-driven cantilever shown in Example 3 and the bimorph-driven cantilever manufactured according to the prior art.

【0034】[0034]

【表2】 表2に示す様に、実施例3においては電圧50Vで梁を
変位させた時30μm変位したのに対し、従来例では電
圧をかけた時、膜の応力により梁の根元部分が破壊し
た。
[Table 2] As shown in Table 2, in Example 3, the beam was displaced by 30 μm when the beam was displaced at a voltage of 50 V, whereas in the conventional example, when a voltage was applied, the root portion of the beam was broken by the stress of the film.

【0035】[0035]

【発明の効果】以上説明したように、半導体基板上に梁
を製造する際にまず半導体基板の表面に第1層を成膜・
パターニングし、つぎに第2層を成膜・パターニング
し、さらに第1層を除去した後に半導体基板を異方的に
ウェットエッチングして第2層からなる梁を形成するこ
とにより、半導体基板上に多数の梁を高密度で、しかも
応力の問題なく作製できる効果がある。
As described above, when manufacturing a beam on a semiconductor substrate, first, a first layer is formed on the surface of the semiconductor substrate.
After patterning, then forming and patterning the second layer, and further removing the first layer, the semiconductor substrate is anisotropically wet-etched to form a beam composed of the second layer. There is an effect that a large number of beams can be manufactured at a high density without a problem of stress.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は本発明の一実施例である片持ち梁の製造
方法を示す工程断面図である。
FIG. 1 is a process sectional view showing a method for manufacturing a cantilever according to one embodiment of the present invention.

【図2】図2は本発明の実施例2の両持ち梁の図であ
る。
FIG. 2 is a diagram of a doubly supported beam according to a second embodiment of the present invention.

【図3】図3は本発明の実施例3のバイモルフ駆動型片
持ち梁の断面図である。
FIG. 3 is a sectional view of a bimorph-driven cantilever according to a third embodiment of the present invention.

【図4】図4は従来技術による片持ち梁の製造方法を示
す工程図である。
FIG. 4 is a process chart showing a method for manufacturing a cantilever according to the prior art.

【図5】図5は従来例による片持ち梁の製造方法を示す
工程図である。
FIG. 5 is a process chart showing a method of manufacturing a cantilever according to a conventional example.

【符号の説明】 1 半導体基板 2 第1層 3 第2層 4,5 圧電体層 6,7,8 電極層 9 駆動部分の保護層 10 トンネル電流発生用プローブ 11 取り出し電極 12 Si(100)面 13 Si(111)面 14 Si(211)面 15 マーカー孔 16 エッチング孔[Description of Signs] 1 Semiconductor substrate 2 First layer 3 Second layer 4, 5 Piezoelectric layer 6, 7, 8 Electrode layer 9 Protective layer of driving part 10 Tunnel current generating probe 11 Extraction electrode 12 Si (100) surface 13 Si (111) surface 14 Si (211) surface 15 Marker hole 16 Etching hole

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 29/84 H01L 21/306 H01L 41/09──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 29/84 H01L 21/306 H01L 41/09

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板を加工して得られる梁の製造
方法において、該半導体基板上に、第1層を成膜しパタ
ーニングする第1工程と、第1工程を完了した半導体基
板上に第2層を成膜し、パターニングする第2工程と、
第2工程を完了した半導体基板の第1層をエッチングに
より除去した後に、該半導体基板をエッチング速度が結
晶方位に依存するエッチング方法によりエッチングし、
第2層からなる梁を形成する第3工程とからなることを
特徴とする梁の製造方法。
In a method of manufacturing a beam obtained by processing a semiconductor substrate, a first step of forming and patterning a first layer on the semiconductor substrate, and a step of forming a first layer on the semiconductor substrate after the first step is completed. A second step of forming and patterning two layers,
After removing the first layer of the semiconductor substrate having completed the second step by etching, the semiconductor substrate is etched by an etching method in which an etching rate depends on a crystal orientation,
And a third step of forming a beam composed of the second layer.
【請求項2】 前記梁が片持ち梁であることを特徴とす
る請求項1記載の梁の製造方法。
2. The method according to claim 1, wherein the beam is a cantilever.
【請求項3】 前記梁が両持ち梁であることを特徴とす
る請求項1記載の梁の製造方法。
3. The method according to claim 1, wherein the beam is a doubly supported beam.
JP3033394A 1991-02-04 1991-02-04 Beam manufacturing method Expired - Fee Related JP2805396B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3033394A JP2805396B2 (en) 1991-02-04 1991-02-04 Beam manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3033394A JP2805396B2 (en) 1991-02-04 1991-02-04 Beam manufacturing method

Publications (2)

Publication Number Publication Date
JPH04247668A JPH04247668A (en) 1992-09-03
JP2805396B2 true JP2805396B2 (en) 1998-09-30

Family

ID=12385377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3033394A Expired - Fee Related JP2805396B2 (en) 1991-02-04 1991-02-04 Beam manufacturing method

Country Status (1)

Country Link
JP (1) JP2805396B2 (en)

Also Published As

Publication number Publication date
JPH04247668A (en) 1992-09-03

Similar Documents

Publication Publication Date Title
US4912822A (en) Method of making an integrated scanning tunneling microscope
JP2624873B2 (en) Atomic force microscope probe and method of manufacturing the same
US5856672A (en) Single-crystal silicon cantilever with integral in-plane tip for use in atomic force microscope system
US6027951A (en) Method of making high aspect ratio probes with self-aligned control electrodes
JP3192887B2 (en) Probe, scanning probe microscope using the probe, and recording / reproducing apparatus using the probe
JPH0674753A (en) Displacement element, cantilever probe employing the same and information processor employing the same
JP3148946B2 (en) Probe driving mechanism, tunnel current detecting device using the mechanism, information processing device, piezoelectric actuator
JPH09257811A (en) Manufacturing method of minute tip for detecting tunnel current or minute force or magnetic force, female substrate for manufacturing the same, method of manufacturing probe having the minute tip and probe thereof, probe unit having the probe, and scanning probe microscope And information recording / reproducing apparatus
US6011261A (en) Probe formed of mono-crystalline SI, the manufacturing method thereof, and an information processing device using the probe
US5729026A (en) Atomic force microscope system with angled cantilever having integral in-plane tip
JP2000035396A (en) Probe having fine projections and method of manufacturing the same
JP2805396B2 (en) Beam manufacturing method
JPH08262040A (en) Afm cantilever
JP3599880B2 (en) Cantilever tip
Ried et al. 5 MHz, 2 N/m piezoresistive cantilevers with INCISIVE tips
JP2825973B2 (en) Method of manufacturing cantilever for atomic force microscope
JP2884448B2 (en) Manufacturing method of micro probe
JP3305304B2 (en) Probe driving mechanism and method of manufacturing piezoelectric actuator using the same
JPH04179122A (en) Beam manufacturing method
JP3250157B2 (en) Micro displacement element, tunnel current detecting device and recording / reproducing device using the same
JP4271703B2 (en) Near-field probe using SOI substrate and manufacturing method thereof
JPH06131711A (en) Method for manufacturing probe unit, probe unit, and information processing apparatus using the probe unit
JPH06307852A (en) Integrated afm sensor and its manufacture
JPH07311206A (en) Manufacturing method of micro probe
JP3076148B2 (en) Cantilever tip for scanning probe microscope

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980616

LAPS Cancellation because of no payment of annual fees