JP2806697B2 - 可変周波数信号発生装置及び通信計測装置 - Google Patents
可変周波数信号発生装置及び通信計測装置Info
- Publication number
- JP2806697B2 JP2806697B2 JP4141725A JP14172592A JP2806697B2 JP 2806697 B2 JP2806697 B2 JP 2806697B2 JP 4141725 A JP4141725 A JP 4141725A JP 14172592 A JP14172592 A JP 14172592A JP 2806697 B2 JP2806697 B2 JP 2806697B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- division ratio
- output
- communication
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、任意の周波数信号の発
生およびこの周波数信号を用いた任意の通信スピードの
通信回線の計測に関するものである。
生およびこの周波数信号を用いた任意の通信スピードの
通信回線の計測に関するものである。
【０００２】
【従来の技術】従来の通信計測装置においては、通信ス
ピード計測用クロックは、基準周波数信号源の信号を分
周器で分周して生成している。そしてこの分周器の分周
比は、所定のテーブルにもとづいて決定しているため、
設定可能な通信スピードの値は、一般によく使用されて
いる値に限られている。
ピード計測用クロックは、基準周波数信号源の信号を分
周器で分周して生成している。そしてこの分周器の分周
比は、所定のテーブルにもとづいて決定しているため、
設定可能な通信スピードの値は、一般によく使用されて
いる値に限られている。
【０００３】
【発明が解決しようとする課題】従来の通信計測装置
は、前述のような構成，機能のものであるため、特殊な
通信スピードの通信回線をテスト対象にして計測を行う
ことができず、また、通信スピードを規定の通信スピー
ドから少しずらして、テスト対象の通信回線における通
信スピードのマージンをテストすることができないとい
った問題がある。
は、前述のような構成，機能のものであるため、特殊な
通信スピードの通信回線をテスト対象にして計測を行う
ことができず、また、通信スピードを規定の通信スピー
ドから少しずらして、テスト対象の通信回線における通
信スピードのマージンをテストすることができないとい
った問題がある。
【０００４】本発明は、このような事情のもとでなされ
たもので、通信計測装置に好適な任意の周波数の信号発
生ができる可変周波数信号発生装置、およびこの装置を
用いた、一般的な通信スピードの通信回線の計測に加え
て特殊な通信スピードの通信回線の計測や通信スピード
のマージンの計測も可能な通信計測装置を提供すること
を目的とするものである。
たもので、通信計測装置に好適な任意の周波数の信号発
生ができる可変周波数信号発生装置、およびこの装置を
用いた、一般的な通信スピードの通信回線の計測に加え
て特殊な通信スピードの通信回線の計測や通信スピード
のマージンの計測も可能な通信計測装置を提供すること
を目的とするものである。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、可変周波数信号発生装置を次の（１）
のとおりに構成し、また通信計測装置を次の（２）のと
おりに構成する。
め、本発明では、可変周波数信号発生装置を次の（１）
のとおりに構成し、また通信計測装置を次の（２）のと
おりに構成する。
【０００６】（１）基準周波数信号発生器と、この基準
周波数信号発生器の出力を入力し分周する第１の分周器
と、この第１の分周器の出力を一方の入力端に入力する
位相比較器と、この位相比較器の出力を積分する積分器
と、この積分器の出力を入力する電圧制御発振器と、こ
の電圧制御発振器の出力を入力し分周して前記位相比較
器の他方の入力端へ出力する第２の分周器と、前記電圧
制御発振器の出力を入力し分周して出力端に出力する第
３の分周器と、所望の出力周波数に応じて前記第１の分
周器，第２の分周器，第３の分周器の夫々の第１、第
２、第３の分周比を決定し、この分周比に対応する信号
を夫々の分周器へ供給する分周比決定手段とを備える可
変周波数信号発生装置であって、前記分周比決定手段
は、第１の分周比及び第３の分周比に所定値を、第２の
分周比に選択された周波数を代入し、第１の分周比及び
第２の分周比が予め設定された所定の条件を満たさない
場合は、前記所定の条件を満たすまで第２の分周比及び
第３の分周比を同一倍率で増減させ、第１の分周比及び
第２の分周比が前記所定の条件を満たした場合は、第１
の分周比及び第２の分周比をこれらの最大公約数で割る
ことによって、それぞれ第１の分周比、第２の分周比、
第３の分周比を決定する周波数信号発生装置。
周波数信号発生器の出力を入力し分周する第１の分周器
と、この第１の分周器の出力を一方の入力端に入力する
位相比較器と、この位相比較器の出力を積分する積分器
と、この積分器の出力を入力する電圧制御発振器と、こ
の電圧制御発振器の出力を入力し分周して前記位相比較
器の他方の入力端へ出力する第２の分周器と、前記電圧
制御発振器の出力を入力し分周して出力端に出力する第
３の分周器と、所望の出力周波数に応じて前記第１の分
周器，第２の分周器，第３の分周器の夫々の第１、第
２、第３の分周比を決定し、この分周比に対応する信号
を夫々の分周器へ供給する分周比決定手段とを備える可
変周波数信号発生装置であって、前記分周比決定手段
は、第１の分周比及び第３の分周比に所定値を、第２の
分周比に選択された周波数を代入し、第１の分周比及び
第２の分周比が予め設定された所定の条件を満たさない
場合は、前記所定の条件を満たすまで第２の分周比及び
第３の分周比を同一倍率で増減させ、第１の分周比及び
第２の分周比が前記所定の条件を満たした場合は、第１
の分周比及び第２の分周比をこれらの最大公約数で割る
ことによって、それぞれ第１の分周比、第２の分周比、
第３の分周比を決定する周波数信号発生装置。
【０００７】（２）前記（１）記載の可変周波数信号発
生装置の出力により通信スピードの設定を行い、通信回
線の通信スピードに関する計測を行う通信計測手段を備
えた通信計測装置。
生装置の出力により通信スピードの設定を行い、通信回
線の通信スピードに関する計測を行う通信計測手段を備
えた通信計測装置。
【０００８】
【作用】前記（１）の構成により、所望の出力周波数を
指示すると、その周波数に応じて各分周器の分周比が決
定され、出力端に所望の出力周波数が得られる。
指示すると、その周波数に応じて各分周器の分周比が決
定され、出力端に所望の出力周波数が得られる。
【０００９】また、前記（２）の構成により、任意の通
信スピードの設定ができ、その通信スピードで計測がで
きる。
信スピードの設定ができ、その通信スピードで計測がで
きる。
【００１０】
【実施例】以下本発明を実施例により詳しく説明する。
【００１１】図１は、実施例である“通信計測装置”の
ブロック図である。図２は本実施例の概略的斜視図、図
３は本実施例における表示部の表示例を示す図、図４は
本実施例におけるＲＯＭ（リード・オンリ・メモリ），
ＲＡＭ（ランダム・アクセス・メモリ）のテーブルを示
す図、図５は同ＲＡＭのテーブルの変化を示す図、図６
は本実施例における演算部の動作を示すフローチャート
である。
ブロック図である。図２は本実施例の概略的斜視図、図
３は本実施例における表示部の表示例を示す図、図４は
本実施例におけるＲＯＭ（リード・オンリ・メモリ），
ＲＡＭ（ランダム・アクセス・メモリ）のテーブルを示
す図、図５は同ＲＡＭのテーブルの変化を示す図、図６
は本実施例における演算部の動作を示すフローチャート
である。
【００１２】図２に示すように、本実施例の通信計測装
置は、構成要素１〜１２を入れた本体３０、この本体３
０に載置した表示部１３、同じく本体３０上面に設けた
操作部１４から構成されている。そして、計測対象の通
信回線４０とは、ケーブル１５，コネクタ１６を介して
結合されている。
置は、構成要素１〜１２を入れた本体３０、この本体３
０に載置した表示部１３、同じく本体３０上面に設けた
操作部１４から構成されている。そして、計測対象の通
信回線４０とは、ケーブル１５，コネクタ１６を介して
結合されている。
【００１３】本実施例の各構成要素１〜１４の内容およ
びその結合関係は図１に示すとおりである。図示のよう
に、通信スピード計測用クロックはｆS は、位相同期ル
ープ（ＰＬＬ）形の基準クロック発生部２０の出力ｆX
を分周器８で分周して生成している。基準クロック発生
部２０は、リファレンス分周器２，比較分周器４を含む
もので、ロック時、分周器２の出力周波数ｆ2 と分周器
４の出力周波数ｆ4 が一致する値の出力周波数ｆX の信
号を電圧制御発振器（ＶＣＯ）６が発生する。電圧制御
発振器６はロック状態が維持できる周波数範囲（ロック
レンジ）が限られているので、これを補うため分周器８
を設けている。
びその結合関係は図１に示すとおりである。図示のよう
に、通信スピード計測用クロックはｆS は、位相同期ル
ープ（ＰＬＬ）形の基準クロック発生部２０の出力ｆX
を分周器８で分周して生成している。基準クロック発生
部２０は、リファレンス分周器２，比較分周器４を含む
もので、ロック時、分周器２の出力周波数ｆ2 と分周器
４の出力周波数ｆ4 が一致する値の出力周波数ｆX の信
号を電圧制御発振器（ＶＣＯ）６が発生する。電圧制御
発振器６はロック状態が維持できる周波数範囲（ロック
レンジ）が限られているので、これを補うため分周器８
を設けている。
【００１４】図１の構成で、使用者が表示部１３を見な
がら、操作部１４により所望の通信スピードを入力する
と、演算部７では、この所望の通信スピードを設定する
に必要な、各分周器２，４，８の分周比を後述のように
算出し、各分周器２，４，８に供給し、分周器８から所
望の通信スピードに相当する周波数ｆS の出力が得られ
る。通信計測部９はこの周波数ｆS の信号を用いて、テ
スト対象の通信回線４０の各種計測を行う。
がら、操作部１４により所望の通信スピードを入力する
と、演算部７では、この所望の通信スピードを設定する
に必要な、各分周器２，４，８の分周比を後述のように
算出し、各分周器２，４，８に供給し、分周器８から所
望の通信スピードに相当する周波数ｆS の出力が得られ
る。通信計測部９はこの周波数ｆS の信号を用いて、テ
スト対象の通信回線４０の各種計測を行う。
【００１５】次にマン・マシン・インタフェース部１０
の動作を中心にして任意の通信スピードの設定手順を説
明する。
の動作を中心にして任意の通信スピードの設定手順を説
明する。
【００１６】電源オン時、ＲＡＭ１１のバックアップ
状態が正常ならばの動作へ移行する。バックアップ状
態が異常ならば、ＲＯＭ１２のテーブルの内容をＲＡＭ
１１のテーブルにコピーしての動作へ移行する（図４
参照）。
状態が正常ならばの動作へ移行する。バックアップ状
態が異常ならば、ＲＯＭ１２のテーブルの内容をＲＡＭ
１１のテーブルにコピーしての動作へ移行する（図４
参照）。
【００１７】表示部１３に図３に示すような通信条件
設定画面を表示する。
設定画面を表示する。
【００１８】使用者は、前記設定画面を見ながら、操
作部１４の↑，↓キーを操作し、所望の“Send Spee
d：”または“Receive Speed ：”の項にカーソルを移
動する。図３では“Send Speed：”の項にカーソルがあ
る。
作部１４の↑，↓キーを操作し、所望の“Send Spee
d：”または“Receive Speed ：”の項にカーソルを移
動する。図３では“Send Speed：”の項にカーソルがあ
る。
【００１９】設定画面の“Select”の欄中の１〜Ｗに
は、一般によく利用される通信スピードが表示されてお
り、これらは使用者は操作部１４の１〜Ｗのキーでダイ
レクトに選択できる。
は、一般によく利用される通信スピードが表示されてお
り、これらは使用者は操作部１４の１〜Ｗのキーでダイ
レクトに選択できる。
【００２０】また、←，→キーで選択する通信スピード
を５０→７５→１００→……７２０００→５０→７５…
…と順次変更できる。
を５０→７５→１００→……７２０００→５０→７５…
…と順次変更できる。
【００２１】使用者が特別な通信スピードの設定を必
要とするとき、Ｘキーで“Select”欄中の“USER”を選
択すると、数字キーで直接その通信スピードが入力でき
るようになる。
要とするとき、Ｘキーで“Select”欄中の“USER”を選
択すると、数字キーで直接その通信スピードが入力でき
るようになる。
【００２２】たとえば、通信スピードが３４７００のと
き、“３”，“４”，“７”，“０”，“０”と入力す
る。
き、“３”，“４”，“７”，“０”，“０”と入力す
る。
【００２３】本実施例では、ハードウエアの精度（水晶
発振器１，ＰＬＬの安定度）から任意に選定できる有効
数字を３桁に制限している。
発振器１，ＰＬＬの安定度）から任意に選定できる有効
数字を３桁に制限している。
【００２４】たとえば、使用者が“３４７１８”と入力
したとき、マン・マシン・インタフェース１０は、４桁
以降の“１８”を切り捨て（または四捨五入して）、内
部的には通信スピードを“３４７００”と認識して、使
用者がキー操作で次の設定項にカーソルを移動したと
き、３４７１８と入力した設定項の表示を“３４７０
０”に変更する。
したとき、マン・マシン・インタフェース１０は、４桁
以降の“１８”を切り捨て（または四捨五入して）、内
部的には通信スピードを“３４７００”と認識して、使
用者がキー操作で次の設定項にカーソルを移動したと
き、３４７１８と入力した設定項の表示を“３４７０
０”に変更する。
【００２５】このようにして設定した任意スピード
は、ＲＡＭ１１のテーブルに大小順に記憶される。たと
えば、３４７００は、図５に示すように、３２０００と
３８４００の間に記憶される。次回←，→キーで通信ス
ピードを選択するとき、３４７００は３２０００と３８
４００の間に表われる。
は、ＲＡＭ１１のテーブルに大小順に記憶される。たと
えば、３４７００は、図５に示すように、３２０００と
３８４００の間に記憶される。次回←，→キーで通信ス
ピードを選択するとき、３４７００は３２０００と３８
４００の間に表われる。
【００２６】使用者が操作部１４により測定開始操作
を行うと、マン・マシン・インタフェース１０は、選択
した値、たとえば３４７００を演算部７へ渡す。
を行うと、マン・マシン・インタフェース１０は、選択
した値、たとえば３４７００を演算部７へ渡す。
【００２７】演算部７は３４７００をＰレジスタに入
れ、図６のフローチャートに示す演算を実施する。
れ、図６のフローチャートに示す演算を実施する。
【００２８】次に図６のフローチャートにより演算部７
の動作を説明する。説明に先立って、関係する構成要
素、数値等を簡単に説明する。水晶発振器１の出力周波
数ｆ1は８ＭＨｚ、リファレンス分周器２はバイナリ７
ビットで１〜１２７分周（分周比）、比較分周比４はバ
イナリ１１ビットで１〜２０４７分周、分周器８は２〜
６５５３５分周である。各分周器２，４，８の所要の分
周比は計測時にはレジスタＲ，Ｐ，Ｃの夫々記憶されて
いる。このレジスタＲ，Ｐ，Ｃに夫々記憶されている分
周比を便宜上Ｒ，Ｐ，Ｃとする。
の動作を説明する。説明に先立って、関係する構成要
素、数値等を簡単に説明する。水晶発振器１の出力周波
数ｆ1は８ＭＨｚ、リファレンス分周器２はバイナリ７
ビットで１〜１２７分周（分周比）、比較分周比４はバ
イナリ１１ビットで１〜２０４７分周、分周器８は２〜
６５５３５分周である。各分周器２，４，８の所要の分
周比は計測時にはレジスタＲ，Ｐ，Ｃの夫々記憶されて
いる。このレジスタＲ，Ｐ，Ｃに夫々記憶されている分
周比を便宜上Ｒ，Ｐ，Ｃとする。
【００２９】基準クロック発生部２０は、ＰＬＬのロッ
ク時、リファレンス分周器２の出力周波数ｆ2 と比較分
周器４の出力周波数ｆ4 が等しくなるよう制御される。
ク時、リファレンス分周器２の出力周波数ｆ2 と比較分
周器４の出力周波数ｆ4 が等しくなるよう制御される。
【００３０】
【数１】 ｆ2 ＝ｆ4 すなわち ｆ1 ／Ｒ＝ｆx ／Ｐ よって ｆx ＝Ｐ×ｆ1 ／Ｒ したがって、通信スピード用クロックｆs は、 ｆs ＝ｆx ／Ｃ＝Ｐ×ｆ1 ／（Ｒ・Ｃ）……（１） なお、本実施例では、ハード構成上、Ｒ，Ｐ，Ｃの値は次の ように制限される。 ８≦Ｒ≦１２７ Ｒ，Ｐ，Ｃは整数 ５≦Ｐ≦２０４７ Ｒはできるだけ小さい方がよい。 ２≦Ｃ≦６５５３５ ｆ 1 ＝８ＭＨｚ
【００３１】図６のフローチャートは選択した通信スピ
ードにもとづいて前記Ｒ，Ｐ，Ｃの値を求めるものであ
る。
ードにもとづいて前記Ｒ，Ｐ，Ｃの値を求めるものであ
る。
【００３２】Ｓ（ステップ）１で、Ｐに選択した通信ス
ピードを、Ｒに４００００００を、Ｃに２を代入する。
これらの数値は、基準クロック発生部２０のロック時に
おける、図１の１〜９の関係を満たす計算上の数値であ
る。換言すれば、前記（１）式でｆS ＝Ｐとしたときの
要件、ｆ1 ＝Ｒ・Ｃを満たす数値である。
ピードを、Ｒに４００００００を、Ｃに２を代入する。
これらの数値は、基準クロック発生部２０のロック時に
おける、図１の１〜９の関係を満たす計算上の数値であ
る。換言すれば、前記（１）式でｆS ＝Ｐとしたときの
要件、ｆ1 ＝Ｒ・Ｃを満たす数値である。
【００３３】今、Ｐに３４７００を代入したとする。す
ると、Ｓ２では、４００００００＜３４７００／２？は
ＮＯで、Ｓ３でＰとＣを２倍する。すなわちＰ←６９４
００，Ｃ←４、Ｓ２に戻りＲ＜Ｐ／２？はＮＯで、更に
ＰとＣを２倍する。この処理をＲ＜Ｐ／２？がＹＥＳに
なるまで続ける。８回目の処理で、４００００００＜８
８８３２００／２？がＹＥＳとなり、このときＣ＝５１
２である。このＳ２，Ｓ３の操作により分周器８の分周
比Ｃを一応決定し、基準クロック発生部２０の電圧制御
発振器６の動作（ロック）周波数が所定範囲内に入るよ
うにする。図６のＳ２の数値では電圧制御発振器６は１
６〜３２ＭＨｚの範囲で動作することになる。Ｓ２の数
値をたとえば“Ｒ＜Ｐ？”とすれば、電圧制御発振器６
は８〜１６ＭＨｚの範囲で動作する。このようにＳ２の
数値を変えて電圧制御発振器６の特性に合った動作周波
数を選定することができる。
ると、Ｓ２では、４００００００＜３４７００／２？は
ＮＯで、Ｓ３でＰとＣを２倍する。すなわちＰ←６９４
００，Ｃ←４、Ｓ２に戻りＲ＜Ｐ／２？はＮＯで、更に
ＰとＣを２倍する。この処理をＲ＜Ｐ／２？がＹＥＳに
なるまで続ける。８回目の処理で、４００００００＜８
８８３２００／２？がＹＥＳとなり、このときＣ＝５１
２である。このＳ２，Ｓ３の操作により分周器８の分周
比Ｃを一応決定し、基準クロック発生部２０の電圧制御
発振器６の動作（ロック）周波数が所定範囲内に入るよ
うにする。図６のＳ２の数値では電圧制御発振器６は１
６〜３２ＭＨｚの範囲で動作することになる。Ｓ２の数
値をたとえば“Ｒ＜Ｐ？”とすれば、電圧制御発振器６
は８〜１６ＭＨｚの範囲で動作する。このようにＳ２の
数値を変えて電圧制御発振器６の特性に合った動作周波
数を選定することができる。
【００３４】Ｓ２がＹＥＳでＳ４に移り、ＰとＲを最大
公約数で割る。Ｐ＝８８８３２００，Ｒ＝４０００００
０であるから、最大公約数６４００、よってＰ←１３８
８，Ｒ←６２５となる。Ｓ５はＮＯで、Ｓ６でｘ＝６２
５／１２５＝５、Ｓ７でＰ←１３８８／５＝２７７．
６、Ｒ←６２５／５＝１２５となる。Ｓ８でＰを四捨五
入してＰ＝２７８、そのときの誤差“２７８／２７７．
６”をＣ＝５１２，Ｒ＝１２５のうちの値の大きい方Ｃ
で補正する。すなわち、Ｃ←５１２×（２７８／２７
７．６）＝５１２．７３７７５で小数点以下を四捨五入
してＣ＝５１３となる。Ｓ９でＰ＝２７８，Ｒ＝１２５
を最大公約数で割る。ここでは最大公約数１でＰ，Ｒは
変らない。このＳ５〜Ｓ９の処理により、Ｒの値がリフ
ァレンス分周器２の要件を満たすようになる。
公約数で割る。Ｐ＝８８８３２００，Ｒ＝４０００００
０であるから、最大公約数６４００、よってＰ←１３８
８，Ｒ←６２５となる。Ｓ５はＮＯで、Ｓ６でｘ＝６２
５／１２５＝５、Ｓ７でＰ←１３８８／５＝２７７．
６、Ｒ←６２５／５＝１２５となる。Ｓ８でＰを四捨五
入してＰ＝２７８、そのときの誤差“２７８／２７７．
６”をＣ＝５１２，Ｒ＝１２５のうちの値の大きい方Ｃ
で補正する。すなわち、Ｃ←５１２×（２７８／２７
７．６）＝５１２．７３７７５で小数点以下を四捨五入
してＣ＝５１３となる。Ｓ９でＰ＝２７８，Ｒ＝１２５
を最大公約数で割る。ここでは最大公約数１でＰ，Ｒは
変らない。このＳ５〜Ｓ９の処理により、Ｒの値がリフ
ァレンス分周器２の要件を満たすようになる。
【００３５】Ｓ１０でＰ×ｘ≧５，Ｒ×ｘ≧８になる最
小のｘを求める。ここではｘ＝１で、Ｓ１１ではＰ，Ｒ
の値は変らない。このＳ１０，Ｓ１１の処理により、
Ｐ，Ｒがハード構成上の要件を満たすようになる。
小のｘを求める。ここではｘ＝１で、Ｓ１１ではＰ，Ｒ
の値は変らない。このＳ１０，Ｓ１１の処理により、
Ｐ，Ｒがハード構成上の要件を満たすようになる。
【００３６】Ｓ１２で、各レジスタＰ，Ｒ，Ｃに、以上
のようにして算出した数値Ｐ＝２７８，Ｒ＝１２５，Ｃ
＝５１３を入れ演算を終了する。
のようにして算出した数値Ｐ＝２７８，Ｒ＝１２５，Ｃ
＝５１３を入れ演算を終了する。
【００３７】通信制御部９の入力信号周波数ｆS は、前
記（１）式により、
記（１）式により、
【００３８】
【数２】 ｆs ＝８００００００×Ｐ／（Ｒ・Ｃ） ｆs ＝８００００００×２７８÷（１２５×５１３）
【００３９】となり、所望の通信スピード設定周波数ｆ
S ＝３４７００Ｈｚの信号が得られる。
S ＝３４７００Ｈｚの信号が得られる。
【００４０】このようにして、任意の周波数ｆS が設定
でき、通信計測部９は、この周波数ｆS の信号を用い
て、通信回線４０の各種の計測を行うことになる。
でき、通信計測部９は、この周波数ｆS の信号を用い
て、通信回線４０の各種の計測を行うことになる。
【００４１】なお、実施例では、Ｒ，Ｐ，Ｃの値を通信
スピード変更の都度算出しているが、本発明はこれに限
定されるものではなく、たとえば、所要の通信スピード
におけるＲ，Ｐ，Ｃの値の１部または全部を予め算出し
てテーブルとしてメモリに入れ、通信スピード変更の
際、このテーブルを検索してＲ，Ｐ，Ｃの一部または全
部を決定する形で実施することもできる。
スピード変更の都度算出しているが、本発明はこれに限
定されるものではなく、たとえば、所要の通信スピード
におけるＲ，Ｐ，Ｃの値の１部または全部を予め算出し
てテーブルとしてメモリに入れ、通信スピード変更の
際、このテーブルを検索してＲ，Ｐ，Ｃの一部または全
部を決定する形で実施することもできる。
【００４２】
【発明の効果】以上説明したように、本発明によれは、
任意周波数の信号発生ができ、またこの信号を用いて、
一般的な通信スピードの通信回線の計測に加えて、特殊
な通信スピードの通信回線の計測や通信スピードのマー
ジンの計測もできる。
任意周波数の信号発生ができ、またこの信号を用いて、
一般的な通信スピードの通信回線の計測に加えて、特殊
な通信スピードの通信回線の計測や通信スピードのマー
ジンの計測もできる。
【図１】 実施例のブロック図
【図２】 実施例の斜視図
【図３】 実施例における表示部の表示例を示す図
【図４】 ＲＯＭ，ＲＡＭのテーブルを示す図
【図５】 ＲＡＭのテーブルの変化を示す図
【図６】 実施例における演算部の動作を示す図
１ 水晶発振器 ２ リファレンス分周器 ３ 位相比較器 ４ 比較分周器 ５ 積分器 ６ 電圧制御発振器 ７ 演算部 ８ 分周器
Claims (2)
- 【請求項１】 基準周波数信号発生器と、この基準周波
数信号発生器の出力を入力し分周する第１の分周器と、
この第１の分周器の出力を一方の入力端に入力する位相
比較器と、この位相比較器の出力を積分する積分器と、
この積分器の出力を入力する電圧制御発振器と、この電
圧制御発振器の出力を入力し分周して前記位相比較器の
他方の入力端へ出力する第２の分周器と、前記電圧制御
発振器の出力を入力し分周して出力端に出力する第３の
分周器と、所望の出力周波数に応じて前記第１の分周
器，第２の分周器，第３の分周器の夫々の第１、第２、
第３の分周比を決定し、この分周比に対応する信号を夫
々の分周器へ供給する分周比決定手段とを備える可変周
波数信号発生装置であって、前記分周比決定手段は、第
１の分周比及び第３の分周比に所定値を、第２の分周比
に選択された周波数を代入し、第１の分周比及び第２の
分周比が予め設定された所定の条件を満たさない場合
は、前記所定の条件を満たすまで第２の分周比及び第３
の分周比を同一倍率で増減させ、第１の分周比及び第２
の分周比が前記所定の条件を満たした場合は、第１の分
周比及び第２の分周比をこれらの最大公約数で割ること
によって、それぞれ第１の分周比、第２の分周比、第３
の分周比を決定することを特徴とする可変周波数信号発
生装置。 - 【請求項２】 請求項１記載の可変周波数信号発生装置
の出力により通信スピードの設定を行い、通信回線の通
信スピードに関する計測を行う通信計測手段を備えたこ
とを特徴とする通信計測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141725A JP2806697B2 (ja) | 1992-06-02 | 1992-06-02 | 可変周波数信号発生装置及び通信計測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141725A JP2806697B2 (ja) | 1992-06-02 | 1992-06-02 | 可変周波数信号発生装置及び通信計測装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05336211A JPH05336211A (ja) | 1993-12-17 |
| JP2806697B2 true JP2806697B2 (ja) | 1998-09-30 |
Family
ID=15298758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4141725A Expired - Lifetime JP2806697B2 (ja) | 1992-06-02 | 1992-06-02 | 可変周波数信号発生装置及び通信計測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806697B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1039897B (it) * | 1975-07-17 | 1979-12-10 | Nordica S A S Di Franco E Giov | Struttura di scarpone da sic |
| JPS6035854A (ja) * | 1983-08-08 | 1985-02-23 | Nec Corp | デ−タ伝送方式 |
| JPS6194439A (ja) * | 1984-10-16 | 1986-05-13 | Fujitsu Ltd | 受信限界試験方式 |
| JPH029735A (ja) * | 1988-06-27 | 1990-01-12 | Central Glass Co Ltd | 板ガラス間に介在する中間膜端部の切断除去方法ならびにその装置 |
| JP2704324B2 (ja) * | 1991-06-05 | 1998-01-26 | 松下電器産業株式会社 | シンセサイズド信号発生装置 |
-
1992
- 1992-06-02 JP JP4141725A patent/JP2806697B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05336211A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0641082A2 (en) | PLL frequency synthesizer and PLL frequency synthesizing method capable of obtaining high-speed lock-up and highly-reliable oscillation | |
| US5182528A (en) | Frequency synthesizer having microcomputer supplying analog and digital control signals to VCO | |
| US4951004A (en) | Coherent direct digital synthesizer | |
| US4835491A (en) | Clock signal generation | |
| US4339722A (en) | Digital frequency multiplier | |
| EP0727877A2 (en) | Fast frequency switching synthesizer | |
| EP0551915A1 (en) | Programmable fractional-N frequency synthesizer | |
| US11101806B2 (en) | Frequency regulator and frequency regulating method thereof, and electronic device | |
| US5872487A (en) | Fast frequency switching synthesizer | |
| US4105946A (en) | Frequency synthesizer with phase locked loop and counter | |
| JPH1041812A (ja) | Ｐｌｌ回路 | |
| US3895311A (en) | Direct programmed differential synthesizers | |
| US4556984A (en) | Frequency multiplier/divider apparatus and method | |
| KR960036338A (ko) | 가변 분주비를 설정하는 장치 및 방법과 이를 활용한 장치 | |
| US5267189A (en) | Rational fraction synthesizer | |
| JP2806697B2 (ja) | 可変周波数信号発生装置及び通信計測装置 | |
| US3379992A (en) | Multiple frequency signal generator | |
| US3689849A (en) | Signal generator | |
| CN111642138A (zh) | 锁频环、电子设备和频率生成方法 | |
| JP2000040962A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 | |
| JPH10322200A (ja) | 位相ロック検出回路 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| US6356810B1 (en) | Programmable frequency reference for a signal synthesizer | |
| Zhou | A new technique of frequency synthesis | |
| JPH1093431A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |