Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2825372B2 - ハードウェア構造表示装置 - Google Patents
[go: Go Back, main page]

JP2825372B2 - ハードウェア構造表示装置 - Google Patents

ハードウェア構造表示装置

Info

Publication number
JP2825372B2
JP2825372B2 JP3226845A JP22684591A JP2825372B2 JP 2825372 B2 JP2825372 B2 JP 2825372B2 JP 3226845 A JP3226845 A JP 3226845A JP 22684591 A JP22684591 A JP 22684591A JP 2825372 B2 JP2825372 B2 JP 2825372B2
Authority
JP
Japan
Prior art keywords
hardware structure
resource
hardware
control system
data system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3226845A
Other languages
English (en)
Other versions
JPH0567173A (ja
Inventor
貴久 開發
雄一 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3226845A priority Critical patent/JP2825372B2/ja
Publication of JPH0567173A publication Critical patent/JPH0567173A/ja
Application granted granted Critical
Publication of JP2825372B2 publication Critical patent/JP2825372B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSI設計用CADシ
ステムに用いられるハードウェア構造表示装置に関す
る。
【0002】
【従来の技術】近年、LSIの大規模化に伴い、設計効
率の向上を目的としてLSI設計を支援するための各種
の自動化システムが開発されている。
【0003】これらのシステムの多くは、レジスタ転送
レベルのハードウェア記述言語に基づいて論理回路を自
動合成するといった論理設計を支援するためのものであ
るが、近年になって動作の仕様記述としてアルゴリズム
記述を入力し、データパス構造とサイクルタイム毎の動
作決定を行う機能設計を支援するシステムも開発される
ようになっている。
【0004】しかして、このような機能設計を支援する
システムでは、例えば、アルゴリズムの記述を読み込む
と、このアルゴリズム記述をデータフローグラフ表現に
変換し、このデータフローグラフ上で各サイクルの動作
を決定し、さらに、レジスタや演算器等のハードウェア
上での構成要素を割り付けることによりハードウェア構
造を合成するようになっている。
【0005】ところが、一般に、機能設計のレベルは設
計選択の範囲が非常に広いため、上述したシステムをも
ってしても、熟練設計者による設計に匹敵する質のハー
ドウェア構成を完全に自動的に合成することは極めて困
難であった。
【0006】このような理由から論理回路の機能設計支
援を行うシステムでは、設計者とシステムとの対話によ
る修正作業がますます重要になっている。このような修
正作業を行う場合、設計者は、まず、システムが合成し
たハードウェア構造を理解しなければならないが、これ
までの人手による機能設計の場合、設計者は、レジス
タ、演算ユニット等の構成要素とそれらの接続関係を表
すブロック図を用い、さらに設計者がシステムにより合
成されたハードウェア構造を直感的に理解するため、シ
ステムがブロック図を出力することが望ましいとされて
いた。ところが現状では、システムにより合成されるハ
ードウェア構造として、データ処理に関する部分のデー
タ系のハードウェア構造と、データの流れを制御するコ
ントロール系のハードウェア構造が存在するが、これら
ハードウェア構造が混在した状態で出力される。
【0007】このことは、一般に機能設計を支援するシ
ステムは、大規模なハードウェア設計に用いられるの
で、システムが出力するブロック図も大規模なものにな
るが、上述したようにデータ系/コントロール系のそれ
ぞれのハードウェア構造が混在した状態で出力されるこ
とは、以下のような問題が生じている。
【0008】(1)データ系あるいはコントロール系に
注目して、ハードウェア構造を確認しようとした場合、
両ハードウェア構造が混在していることで広い表示面積
を必要とするが、1画面の表示面積に物理的な制限があ
ることから多数画面に亘って出力されることになり、こ
のため設計者は注目画面を探しながら何ページにも渡り
画面をスクロールして所望するハードウェア構造を表示
させるようにしなければならないことになる。 (2)ページ切り替えが多くなればなるほど、ページ間
にまたがるハードウェア資源の接続の見誤りが増加す
る。
【0009】(3)両ハードウェア構造が混在している
とデータ系、あるいはコントロール系のブロック図だけ
を見れば良い場合でも、システムは、すべてのハードウ
ェア資源について配置/配線の処理をしなければならな
くなり、描画に要する時間が増加する。 (4)描画対象が増えれば増えるほど、配置/配線を見
易く行うことがむずかしくなり、出力される図面の質が
低下し確認作業が困難になる。
【0010】
【発明が解決しようとする課題】このように、従来のシ
ステムでは、データ系とコントロール系のハードウェア
構造が混在した状態で表示されるため、設計者が、デー
タ系あるいはコントロール系に注目してハードウェア構
造を確認しようとした場合、設計者は、何ページにも渡
り画面をスクロールして所望するハードウェア構造を表
示させるようにしなければならず、また、その際に、ペ
ージ間にまたがるハードウェア資源の接続の見誤りも増
加する問題点もあった。さらに、両ハードウェア構造が
混在しているとデータ系あるいはコントロール系のブロ
ック図だけが見れれば良い場合でも、システムはすべて
のハードウェア資源について配置/配線の処理をしなけ
ればならならず描画に要する時間が増加し、また、両ハ
ードウェア構造が混在していることで描画対象が増加
し、出力される図面の質の低下を招き、ひいては確認作
業が困難になるという問題点もあった。
【0011】本発明は、上記事情を考慮してなされたも
ので、ハードウェア構造をデータ系とコントロール系の
それぞれの部分を区別して表示することができ、ハード
ウェア構造を容易に理解できるハードウェア構造表示装
置を提供することを目的とする。
【0012】
【課題を解決するための手段】ハードウェアの動作仕様
を入力として該動作仕様を実現するハードウェア構造を
合成するシステムにおいて、このシステムにより合成さ
れた動作仕様を実現するハードウェア構造として少なく
とも資源テーブルと接続テーブルをハードウェア構造記
憶手段に記憶し、このハードウェア構造記憶手段に記憶
されたハードウェア構造の接続テーブルを用いてハード
ウェア構造分類手段により資源テーブルの各資源につい
てデータ系とコントロール系を分類するコードをセット
するとともに、これら分類コードがセットされた資源テ
ーブルと接続テーブルを用いてハードウェア構造をデー
タ系のハードウェア構造とコントロール系のハードウェ
ア構造を区別して表示するように構成している。
【0013】
【作用】この結果、本発明によれば、ハードウェアの動
作仕様を実現するハードウェア構造をデータ系の部分と
コントロール系の部分に分類し、これらをデータ系のハ
ードウェア構造とコントロール系のハードウェア構造に
区別して表示することができるようになり、設計者はデ
ータ系とコントロール系に分けてシステムの合成したハ
ードウェア構造を容易に確認できる。
【0014】
【実施例】以下、本発明の一実施例を図面に従い説明す
る。
【0015】図1は同実施例の概略的構成を示すもので
ある。図において、1はハードウェア構造記憶部で、こ
のハードウェア構造記憶部1には、ハードウェア構造分
類部2を接続し、このハードウェア構造分類部2にハー
ドウェア構造表示部3とビットマップディスプレイ4を
接続している。
【0016】ハードウェア構造記憶部1は、ハードウェ
アの動作仕様記述からシステムが合成したハードウェア
構造を記憶するものである。この場合、ハードウェアの
動作仕様記述として、図2に示すようなC言語に似た動
作仕様記述が用いられる。また、システムが合成したハ
ードウェア構造は、資源テーブルと接続テーブルという
形式で記憶される。
【0017】資源テーブルは、例えば図3に示すよう
に、資源名31、表示座標32、その資源がデータ系で
あるかコントロール系であるかを示す分類コード33か
ら構成されている。また、分類コード33のテーブル
は、例えば図4に示すようにデータ系/コントロール系
の分類41と分類コード42から構成され、ここでは、
データ系の分類コードとして“0”、コントロール系の
分類コードとして“1”、データ系+コントロール系の
分類コードとして“2”が設定されている。なお、図3
に示す資源テーブルの分類コードには、初期値として
“0”(データ系であることを示す分類コード)がセッ
トされている。
【0018】一方、接続テーブルは、例えば図5に示す
ように、資源名51、その資源の入力側に接続される資
源名リストが書き込まれる入力源52、その資源の出力
側に接続される資源名リストが書き込まれる出力先53
から構成される。ここで、テーブル中の<STATE1
>、<STATE2>は、それぞれ状態が1の時に
“1”、状態が2の時に“1”となる信号を示すもので
あるが、このテーブルでは資源として扱っている。ま
た、入力源52の欄で資源名の前に付されている括弧で
囲まれた数値は、入力源52に書かれた資源の出力が、
資源名51の資源の何番目の入力ピンに接続しているか
を示しており、例えば、接続番号5の資源名「COMP
1」については、入力源52に書かれた「R5」の出力
が入力ピン1に接続されるとともに、「R2」の出力が
入力ピン2に接続されていることを示している。また、
括弧で囲まれた「CTL番号」は、入力源52に書かれ
た資源の出力が資源名51のMUXの何番目のコントロ
ールピンに接続しているかを示している。同様にして、
出力先53の欄で資源名の後に付されている括弧で囲ま
れた数値は、資源名51に書かれた資源の出力が出力先
53の資源の何番目の入力ピンに接続しているかを示し
ており、例えば接続番号5の資源名「COMP1」につ
いては、出力先53の欄に書かれた「AND1」の入力
ピン2に接続されていることを示している。また、括弧
に囲まれた「CTL番号」は、資源名51に書かれた資
源の出力が出力先53のMUXの何番目のコントロール
ピンに接続しているかを示している。なお、資源テーブ
ルのMUXは2入力で、CTL1が1の時には入力1
を、CTL2が1の時は入力2を出力側に振り分ける機
能を有するものとする。
【0019】ハードウェア構造分類部2は、上述の接続
テーブルを用い、すべてのMUXについて、コントロー
ルピンの接続を入力側に追跡することで、資源を順番に
求め、出力がMUXのコントロールのみに関係する資源
については“1”(コントロール系)、出力がMUXの
コントロール以外にも用いられる資源については“2”
(データ系かつコントロール系)を図3で述べた資源テ
ーブルの分類コード33にセットするようにしている。
【0020】ハードウェア構造表示部3はハードウェア
構造記憶部1に記憶された資源テーブルおよび接続テー
ブルの他に、図示しない配線情報(配線テーブル)、資
源の形状情報(形状テーブル)を用いて、ビットマップ
ディスプレイ4上にハードウェア構造を表示するもので
ある。ここでのディスプレイ4上の表示は、例えば、参
考文献「Sun microsystems, “S
unView system Programmer′
s Guide”, Revision of 15
October 1986」に開示されるマルチウィ
ンドウが利用され、データ系のハードウェア構造をウィ
ンドウ1に、コントロール系のハードウェア構造をウィ
ンドウ2に、データ系とコントロール系の双方に属すハ
ードウェア構造をウィンドウ1とウィンドウ2の両方に
それぞれ表示するようになる。この場合、データ系のハ
ードウェア構造のMUXのコントロールピンと、コント
ロール系のハードウェア構造で、出力がMUXのコント
ロールピンに接続する資源の出力ピンには、それぞれ対
応を示す番号のタグを表示している。
【0021】図6は、図3に示す資源テーブルと図5に
示す接続テーブルに基づいてハードウェア構造表示部3
がウィンドウ1に表示したハードウェア構造を示すもの
である。次に、以上のように構成した実施例の動作を説
明する。この場合、上述の図2の動作仕様記述に基づい
て合成されたハードウェア構造を表示する場合を例にと
り説明する。
【0022】図1に示すハードウェア構造分類部2は、
ハードウェア構造記憶部1に記憶された図5に示す接続
テーブルを用い、すべてのMUXについて、コントロー
ルピンの接続を入力側に追跡して資源を順番に求め、出
力がMUXのコントロールのみに関係する場合は
“1“、データ系かつコントロールに関係する場合は
“2”の分類コードをそれぞれセットする。
【0023】図7はハードウェア構造分類部2での接続
テーブルに対する処理フローを示すもので、まず、図5
に示す接続テーブルに対して接続番号7の{MUX1}
を取り出す(ステップS71)。次に、取り出した{M
UX1}を資源Fとしてサブル−チン1をコールする
(ステップS72)。
【0024】サブルーチン1は、あるハードウェア資源
の入力側に存在するハードウェア資源を入力源を持たな
い資源に行き着くまで、入力方向に再帰的に追跡するこ
とで、求める処理を行うもので、その処理フローを図8
に示している。この場合、サブルーチン1は、{MUX
1}には入力源があり{MUX1}はMUXであるか
ら、接続テーブルより{MUX1}のコントロールピン
の入力源{<STATE1>,<STATE2>を求め
る(ステップS81、S82、S88)。次に、入力源
の1つである{<STATE1>}を資源F′として取
り出し、サブルーチン2をコールする(ステップS8
4,S85)。サブルーチン2は、資源F′の分類コー
ドを資源テーブルにセットするための処理を行うもので
あり、処理フローを図9に示している。
【0025】ここでのサブルーチン2は、資源F′(<
STATE1>)はステート信号であるから、資源テー
ブルの{<STATE1>}の分類コードの欄に1をい
れてリターンする(ステップS91,S92)。ここで
処理はサブルーチン1のステップS86に進み、{<S
TATE1>}を新たに資源Fと考え、サブルーチン1
を再帰的にコールする。すると、{<STATE1>}
には入力源がないのでリターン(ステップS81)し、
処理はサブルーチン1のステップS87に戻る。この場
合、入力源として{<STATE2>}が残っているの
で、{<STATE2>}を取り出して資源F′として
サブルーチン2をコールする(ステップS84,S8
5)、すると、資源テーブルの{<STATE2>}の
分類コードの欄にも1がセットされる(ステップS9
1,S92)。
【0026】以上で、{MUX1}の入力源をすべて取
り出したことになるので、サブルーチン1はリターンし
(ステップS87)、処理は図7のステップS73に戻
る。この場合、図5に示す接続テーブルには、いまだM
UXがあるので、新たに接続番号8の{MUX2}が取
り出され、上述と同様の処理を行う。これにより{<S
TATE1>}、{<STATE2>}の各分類コード
の欄に、あらためて1がセットされる(ステップS7
1、S72)。
【0027】さらに、図5に示す接続テーブルには、M
UXが残っているので、接続番号15の{MUX3}が
取り出され(ステップS71)、{MUX3}を資源F
としてサブルーチン1をコールする(ステップS7
2)。この場合、接続テーブルより{MUX3}のコン
トロールピンの入力源{OR1、INV1}を求める
(ステップS81、S82、S88)。
【0028】次に、入力源の1つである{OR1}を資
源F′として取り出し、サブルーチン2をコールする
(ステップS84、S85)。{OR1}の出力先は
{MUX3}と{INV1}であり、{MUX3}の分
類コードを1とみなしても、{INV1}には分類コー
ドには、この時点では0が入っているため、{OR1}
の分類コードの欄に2をセットした後(ステップS9
1、S93、S95、S98)、リターンし、処理はス
テップS86に戻る。そして、{OR1}を資源Fとし
てサブルーチン1を再帰的にコールして処理をして続け
ていくと、{<STATE1>、<STATE2>}の
分類コードには1、{AND1、COMP1、R5、R
2}の分類コードには2がセットされ、サブルーチン1
はリターンする(ステップS87、S84、S85、S
86)。さらに{MUX3}のコントロールピンの入力
源には{INV1}が残っているので、{INV1}を
資源F′としてサブルーチン1を再帰的にコールする
と、{INV1,OR1,<STATE2>、AND
1、<STATE1>、COMP1、R5}の分類コー
ドの欄に1、{R2}の分類コードの欄に2がセットさ
れる。
【0029】以上の処理の結果として、MUX1〜3の
それぞれのコントロールピンから図10に示すような資
源の接続が求められ、各資源に付属した括弧中の数値が
分類コードとして図3に示す資源テーブルにセットされ
る。この場合、図10の分類コードに注目して、これを
表にすると、各資源は図11に示すように分類されるこ
とになる。また、この処理結果から図3に示す資源テー
ブルは、図12に示すよう分類コードがセットされたも
のとして得られる。
【0030】次に、ハードウェア構造表示部3では、図
12に示す分類コードがセットされた資源テーブルと図
5に示す接続テーブルを用いて、ビットマップディスプ
レイ4上にハードウェア構造を表示するようになる。
【0031】この場合、ハードウェア構造表示部3での
処理フローを図13乃至図15に示している。まず、図
12に示す資源テーブルから資源番号1の{R5}を取
り出す(ステップS131)。この場合、{R5}は、
表示座標(10,10)で、分類コードが1だから、
{R5}は図としては明示してない形状テーブルに格納
された資源に対応する形状で、ウィンドウ2の(10、
10)の位置に描画される(ステップS132、S13
3、S135、S136)。
【0032】ここでは、すべての資源を取り出していな
いから(ステップS138)、ステップS131に戻
り、上述の処理が繰り返えされ、この結果として、(R
1、R4、R2、MUX1、MUX2、ADD1、SU
B1、MUX3、R3}をウィンドウ1に、(R5、R
2、COMP1、<STATE1>、<STATE2
>、AND1、OR1、INV1}をウィンドウ2にそ
れぞれ描画するようになる(ステップS131〜S13
8)。
【0033】次に、コントロールタグ番号Cを1に初期
化した後、図5に示す接続テーブルより接続番号1の
{R5}を取り出し、その分類コード“1”(=B1)
を求める(ステップS139〜S141)。
【0034】次に、接続先をすべて求めるが、ここでは
{COMP1(1)}が求まる(ステップS142)。
次に、ステップS143で{COMP1}を取り出し、
その分類コード“1”(=B2)を求める(ステップS
144)。この場合、B1、B2がともに“1”になる
ので、ウィンドウ2上で{R5}と{COMP1}の配
線を、図示してない配線テーブルの配線情報に従って実
行し、次の新たな資源を接続テーブルより取り出す(ス
テップS145、S147、S148、S149、S1
50)。
【0035】以下、上述と同様の処理(ステップS14
0〜S150)を、図5に示す接続テーブルのすべての
資源について繰り返すことにより、図6に示したハード
ウェア構造を図16に示すデータ系と図17に示すコン
トロール系にそれぞれ別けてウィンドウ表示できること
になる。
【0036】従って、このようにすれば、システムが合
成したハードウェア構造をデータ系とコントロール系に
分けて表示することができるので、設計者がデータ系あ
るいはコントロール系に注目してハードウェア構造を確
認しようとした場合、速やかに所望するハードウェア構
造を取り出すことができ、しかも各ハードウェア資源の
接続の見誤りなども大幅に少なくすることができる。ま
た、システムは、データ系またはコントロール系につい
て、ハードウェア資源について配置/配線の処理を行う
ようになるので、描画に要する時間が短縮でき、さら
に、描画対象を整理できることから、出力される図面の
質を高めることも可能となり、しいては確認作業の能率
向上も可能になる。さらには、システムが合成した大規
模なハードウェア構造について、データ系あるいはコン
トロール系に注目しながらインタラクティブに変更する
ような場合にも有用である。
【0037】なお、本発明は上述の実施例に限定され
ず、要旨を変更しない範囲で適宜変形して実施できる。
例えば、上記実施例では、データ系とコントロール系の
ハードウェア構造をそれぞれ別のウィンドウに表示する
ようにしたが、各資源間の配線の線種をデータ系の結線
を実線、コントロール系の結線を破線で表示すること
で、データ系のハードウェア構造とコントロール系のハ
ードウェア構造を1枚のウィンドウ上で区別して表示す
ることも可能である。例えば、上記実施例で説明したハ
ードウェア構造表示部3により図18に示すステップS
181〜S194の処理フローを実行することで、図1
9に示すようにデータ系の結線を実線、コントロール系
の結線を破線で示すようなハードウェア構造が表示でき
る。この方法においては、実線と破線による区別以外
に、色分けによって区別する方法も考えられる。また、
1枚のウィンドウ上でデータ系とコントロール系のハー
ドウェア構造を表示する場合には、表示モードによっ
て、データ系あるいはコントロール系の一方を非表示に
することで、データ系/コントロール系の区別すること
もできる。さらに、この方法では、資源間の配線に注目
して、データ系とコントロール系の区別をおこなってい
るが、各資源の表示方法に注目して、分類コードにより
資源形状の表示色を変えて描画することで、データ系と
コントロール系の資源を区別して表示する方法も考えら
れる。
【0038】また、上述した実施例では、コントロール
信号の生成部分とMUXのコントロール入力にユニーク
な番号のついたタグをつけることで、データ系のハード
ウェア構造とコントロール系のハードウェア構造の関係
を示したが、マウスを利用して、画面上でデータ系のハ
ードウェア構造あるいはコントロール系のハードウェア
構造上のコントロールタグをピックすることで、それに
対応するコントロール系あるいはデータ系のハードウェ
ア構造中のコントロールタグを中心として、ハードウェ
ア構造を描画したウィンドウを表示することも考えられ
る。
【0039】さらに、上述した実施例では、動作仕様記
述にアルゴリズム記述を用いて、その記述に基づいて合
成された比較的抽象度の高いハードウェア構造をデータ
系とコントロール系に区別して表示するようにしている
が、動作仕様記述としてレジスタ転送レベルの記述を用
いてレジスタ転送レベルの記述から合成される論理回路
をデータ系とコントロール系に区別して表示する場合に
も適用できる。ここで、図20に示す論理回路を、デー
タ系とコントロール系に区別するために、コントロール
系の配線を破線で表示したウィンドウ表示を図21に示
している。
【0040】
【発明の効果】以上のように、本発明によれば、システ
ムが合成したハードウェア構造をデータ系とコントロー
ル系に分けて表示することができるので、設計者はこれ
ら表示から所望するデータ系あるいはコントロール系の
ハードウェア構造を容易に取り出し、これを確認するこ
とができる。また、ハードウェア構造をデータ系とコン
トロール系の2つに分けて表示するため、それぞれのウ
ィンドウ当りの表示対象資源数を減らすことが可能で、
表示の高速化が得られ、さらに、表示対象資源数が減る
ことによって配置/配線の負荷が減少し、それぞれのウ
ィンドウに描画されるハードウェア構成図の品質を向上
させることができるという効果も得られるようになる。
【図面の簡単な説明】
【図1】本発明の一実施例によるハードウェア構造表示
装置の概略構成を示すブロック図。
【図2】図1に示す実施例の説明に供するための動作仕
様記述例を示す図。
【図3】図1に示す実施例に用いられる資源テーブルの
一例を示す図。
【図4】に用いられる分類コードテーブルの一例を示す
図。
【図5】図1に示す実施例に用いられる接続テーブルの
一例を示す図。
【図6】図3に示す資源テーブルと図5に示す接続テー
ブルから生成されるハードウェア構造の表示例を示す
図。
【図7】図1に示す実施例に用いられるハードウェア構
造分類部の動作を説明するためのフローチャート。
【図8】図7に示すフローチャートからコールされるサ
ブルーチン1を示すフローチャート。
【図9】図8に示すフローチャートからコールされるサ
ブルーチン2を示すフローチャート。
【図10】図7に示すフローチャートの処理により資源
テーブルの各資源に分類コードがセットされていく様子
を説明するための図。
【図11】図7に示すフローチャートの処理により分類
された資源状態を示す図。
【図12】図7に示すフローチャートの処理の終了によ
り得られる資源テーブルを示す図。
【図13】図1に示す実施例に用いられるハードウェア
構造表示部の動作を説明するためのフローチャート。
【図14】図1に示す実施例に用いられるハードウェア
構造表示部の動作を説明するためのフローチャート。
【図15】図1に示す実施例に用いられるハードウェア
構造表示部の動作を説明するためのフローチャート。
【図16】図6に示すハードウェア構造のうちデータ系
について表示したウィンドウを示す図。
【図17】図6に示すハードウェア構造のうちコントロ
ール系について表示したウィンドウを示す図。
【図18】本発明の他の実施例に用いられるハードウェ
ア構造表示部の動作を説明するためのフローチャート。
【図19】図18に示すフローチャートの処理により得
られたハードウェア構造を表示したウィンドウを示す
図。
【図20】本発明を論理回路に適用した場合の例を示す
図。
【図21】図18に示す論理回路をデータ系とコントロ
ール系に区別して表示したウィンドウを示す図。
【符号の説明】
1…ハードウェア構造記憶部、2…ハードウェア構造分
類部、3…ハードウェア構造表示部、4…ビットマップ
ディスプレイ。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ハードウェアの動作仕様を入力として該
    動作仕様を実現するハードウェア構造を合成するシステ
    ムにおいて、 上記システムにより合成された前記動作仕様を実現する
    ハードウェア構造として少なくとも資源テーブルと接続
    テーブルを記憶するハードウェア構造記憶手段と、 前記ハードウェア構造の前記接続テーブルを用いて前記
    資源テーブルの各資源についてデータ系とコントロール
    系を分類するコードをセットするハードウェア構造分類
    手段と、 前記分類コードがセットされた資源テーブルと前記接続
    テーブルを用いて前記ハードウェア構造をデータ系のハ
    ードウェア構造とコントロール系のハードウェア構造を
    区別して表示するハードウェア構造表示手段を具備する
    ことを特徴とするハードウェア構造表示装置。
  2. 【請求項2】 ハードウェア構造表示手段はマルチウィ
    ンドウを用いて、データ系のハードウェア構造とコント
    ロール系のハードウェア構造を別々のウィンドウに表示
    することを特徴とする請求項1に記載のハードウェア構
    造表示装置。
JP3226845A 1991-09-06 1991-09-06 ハードウェア構造表示装置 Expired - Fee Related JP2825372B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3226845A JP2825372B2 (ja) 1991-09-06 1991-09-06 ハードウェア構造表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3226845A JP2825372B2 (ja) 1991-09-06 1991-09-06 ハードウェア構造表示装置

Publications (2)

Publication Number Publication Date
JPH0567173A JPH0567173A (ja) 1993-03-19
JP2825372B2 true JP2825372B2 (ja) 1998-11-18

Family

ID=16851472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3226845A Expired - Fee Related JP2825372B2 (ja) 1991-09-06 1991-09-06 ハードウェア構造表示装置

Country Status (1)

Country Link
JP (1) JP2825372B2 (ja)

Also Published As

Publication number Publication date
JPH0567173A (ja) 1993-03-19

Similar Documents

Publication Publication Date Title
US6110223A (en) Graphic editor for block diagram level design of circuits
US6684376B1 (en) Method and apparatus for selecting components within a circuit design database
EP0688448B1 (en) Incremental build system
US6226776B1 (en) System for converting hardware designs in high-level programming language to hardware implementations
US6366874B1 (en) System and method for browsing graphically an electronic design based on a hardware description language specification
US10698662B2 (en) System providing automatic source code generation for personalization and parameterization of user modules
US8122428B2 (en) Methods and apparatus for automation and facilitating design of register maps
CN107766045A (zh) 为机器视觉系统提供可视化程序的装置、系统和方法
US12229482B2 (en) Recovery of a hierarchical functional representation of an integrated circuit
US7188338B2 (en) Apparatus and method for debugging software
US7069521B2 (en) Method and apparatus for exploring a multi-element design through user directed selective rendering
US7370297B2 (en) Method, system, and computer program for validating correspondence information between behavior and lower level description of a circuit design
US5453936A (en) Computer aided hardware design support system and method for processing manual and automatic functional element blocks
JP2825372B2 (ja) ハードウェア構造表示装置
EP0692112B1 (en) Dynamic browser system
JP2763453B2 (ja) 回路図作成装置および回路図作成方法
JPS62211769A (ja) コンピユ−タネツトワ−クシステム
JPH10198708A (ja) 図面検証システム
JPH1021271A (ja) 論理回路設計支援装置
JPH0778195A (ja) 回路設計cadにおけるデータ更新方式
JPH0468472A (ja) 論理図入力装置
JPS6383840A (ja) 論理検証支援装置
JPH0415873A (ja) 諭理回路シミュレーシヨン用テストパターンの管理方法
Sankarshanan et al. VHDL, Verilog-HDL, and UDL/I-Feature description and analysis
JPH07114463A (ja) オブジェクト指向分析設計支援装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees