JP2826324B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2826324B2 JP2826324B2 JP63225225A JP22522588A JP2826324B2 JP 2826324 B2 JP2826324 B2 JP 2826324B2 JP 63225225 A JP63225225 A JP 63225225A JP 22522588 A JP22522588 A JP 22522588A JP 2826324 B2 JP2826324 B2 JP 2826324B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- insulating film
- amorphous silicon
- film
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 238000005121 nitriding Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- ROTPTZPNGBUOLZ-UHFFFAOYSA-N arsenic boron Chemical compound [B].[As] ROTPTZPNGBUOLZ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、積層容量素子の製造方法に関するものであ
る。Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a multilayer capacitive element.
(従来の技術) 高濃度不純物を含んだ低抵抗ポリシリコンを下地電極
としその表面上に絶縁膜を形成しさらに上部電極を形成
した素子は、容量素子として半導体装置において広い範
囲で使用されている。最近では、高集積化のため素子寸
法の微細化が進んでいる。この様な情勢の中で十分な容
量を確保する為絶縁膜の薄膜化が強く要求されている。
従来ポリシリコン上の絶縁膜の形成方法は、不純物を含
むポリシリコンを直接熱酸化や熱窒化することによって
形成してきた。しかし、この方法で形成した絶縁膜中は
不純物が残ってしまい耐圧及び絶縁破壊の寿命特性も劣
化させてしまうという欠点があった。ジャーナルオブエ
レクトローケミカルソサイエティー:ソリッドステート
サイエンスアンドテクノロジー(Journal Electrochem.
Soc.:Solid−State Science and Technology)1983年7
月、1597〜1603頁にランプブレークダウンスタディオブ
ダブルポリシリコンラムズアズアファンクションオブフ
ァブリケイションパラメーターズ(Ramp Breakdown Stu
dy of Double Polysilicon RAM′s as a Function of F
abrication Parameters)と題して発表された論文にお
いて示されているように、下地ポリシリコン中に含まれ
るリンの濃度が多くなるに従い絶縁膜中に不純物が取り
込まれ耐圧が劣化するという欠点がある。(Prior Art) An element in which a low-resistance polysilicon containing high-concentration impurities is used as a base electrode, an insulating film is formed on the surface thereof, and an upper electrode is formed thereon is widely used as a capacitance element in a semiconductor device. . Recently, miniaturization of device dimensions has been advanced for higher integration. Under such circumstances, it is strongly required to reduce the thickness of the insulating film in order to secure a sufficient capacity.
Conventionally, a method of forming an insulating film on polysilicon has been performed by directly thermally oxidizing or thermally nitriding polysilicon containing impurities. However, there is a disadvantage that impurities remain in the insulating film formed by this method, and the withstand voltage and the life characteristics of dielectric breakdown are deteriorated. Journal of Electrochemical Society: Solid State Science and Technology (Journal Electrochem.
Soc .: Solid-State Science and Technology) 1983/7
March, pages 1597 to 1603, Ramp Breakdown Study of Double Polysilicon Rams as Function of Fabrication Parameters
dy of Double Polysilicon RAM ′s as a Function of F
As shown in a paper entitled "Abrication Parameters", there is a drawback that as the concentration of phosphorus contained in the underlying polysilicon increases, impurities are taken into the insulating film and the breakdown voltage deteriorates.
(発明が解決しようとする課題) 絶縁膜中の不純物濃度を減らす試みとして昭和63年春
季応用物理学会予稿集31a−V−8で“in situリンドー
プ/アンドープ多結晶Si膜連続形成による高アスペクト
比溝の埋め込み”と題して発表された報告では第2図に
示すごとく不純物を含むポリシリコン下部電極上(3)
に導電型不純物を含まないポリシリコン(4)を堆積
し、そのポリシリコンを酸化して容量絶縁膜(5)を形
成することによって不純物の少ない絶縁膜の形成が示さ
れている。しかしながら、この方法で形成した絶縁膜
は、ポリシリコンのグレインによる影響特にポリシリ表
面の凸凹の影響を受け耐圧分布がブロードになる等信頼
性のあるものが得られないという問題点がある。(Problems to be Solved by the Invention) As an attempt to reduce the impurity concentration in the insulating film, a high aspect ratio by continuous formation of an in-situ phosphorus-doped / undoped polycrystalline Si film was reported in the spring 1988 Abstracts of the Japan Society of Applied Physics 31a-V-8 As shown in FIG. 2, a report published under the title "Embedment of trench" shows that the upper surface of a polysilicon lower electrode containing impurities was formed (3).
In FIG. 1, a polysilicon (4) containing no conductive impurities is deposited, and the polysilicon is oxidized to form a capacitive insulating film (5). However, the insulating film formed by this method has a problem in that a reliable film cannot be obtained, for example, the breakdown voltage distribution becomes broad due to the influence of polysilicon grains, particularly, the unevenness of the polysilicon surface.
本発明の目的は、従来の問題点を除去し信頼性の高い
薄い絶縁膜を有する容量素子を形成する方法を提供する
ことである。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a capacitor having a highly reliable thin insulating film while eliminating the conventional problems.
(課題を解決するための手段) 本発明は、高濃度不純物を含んだ下部電極となる低抵
抗ポリシリコンを形成する工程と、前記低抵抗ポリシリ
コン上に不純物濃度の低いもしくは不純物を含まない薄
いアモルファスシリコンを堆積する工程と、前記薄いア
モルファスシリコンよりなる層の表面を熱酸化あるいは
熱窒化して少なくとも一層の絶縁膜を形成する工程と、
前記絶縁膜形成後に熱処理を行い前記低抵抗ポリシリコ
ン中の不純物を前記薄いアモルファスシリコンの酸化ま
たは窒化されていない部分に拡散すると同時に当該アモ
ルファスシリコンの酸化または窒化されていない部分を
多結晶化する工程と、前記不純物の拡散および多結晶化
の工程の前もしくは後に上部電極を形成する工程を含む
ことを特徴とする積層容量素子の製造方法である。(Means for Solving the Problems) According to the present invention, there is provided a step of forming a low-resistance polysilicon serving as a lower electrode containing a high-concentration impurity, Depositing amorphous silicon, and thermally oxidizing or thermally nitriding the surface of the thin amorphous silicon layer to form at least one insulating film;
A step of performing a heat treatment after the formation of the insulating film to diffuse impurities in the low-resistance polysilicon into portions of the thin amorphous silicon that are not oxidized or nitrided, and at the same time, polycrystallize the non-oxidized or nitrided portions of the amorphous silicon. And forming an upper electrode before or after the impurity diffusion and polycrystallization steps.
(作用) 不純物濃度が高いシリコンを熱酸化や熱窒化して形成
した膜ではその不純物等の膜中への取込みによる影響を
受け本来の膜の持つ絶縁性を悪化させることがある。本
発明の方法では、不純物を含まないあるいは不純物の濃
度の低いシリコン層を酸化あるいは窒化することで信頼
性の高い容量絶縁膜を得ることが可能である。また本発
明においてはこのシリコン層としてアモルファスシリコ
ン層を用いているために酸化あるいは窒化するシリコン
層にグレインがない。このために熱酸化あるいは熱窒化
するときにポリシリコンのような面方位依存性や膜の凸
凹は少なく、均一な絶縁膜が形成できる。(Function) In a film formed by thermally oxidizing or thermally nitriding silicon having a high impurity concentration, the insulating property of the original film may be deteriorated due to the influence of the incorporation of the impurities and the like into the film. According to the method of the present invention, a highly reliable capacitive insulating film can be obtained by oxidizing or nitriding a silicon layer containing no impurity or having a low impurity concentration. In the present invention, since the amorphous silicon layer is used as the silicon layer, there is no grain in the silicon layer to be oxidized or nitrided. For this reason, when performing thermal oxidation or thermal nitridation, there is little surface orientation dependency and film unevenness such as polysilicon, and a uniform insulating film can be formed.
(実施例) 以下本発明の実施例について図面を用いて説明する。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.
第1図の(a)〜(d)において本発明の一実施例の
容量絶縁膜の形成方法を順次断面図で示す。1A to 1D are sectional views sequentially showing a method of forming a capacitive insulating film according to an embodiment of the present invention.
まず第1図(a)に示すように、トレンチを形成した
シリコン基板(1)にシリコン酸化膜(2)を形成、そ
のシリコン酸化膜上にポリシリコン(3)を堆積しリン
またはヒ素、ボロン等の高濃度熱拡散を行う。ポリシリ
コン(3)を低抵抗にするためここでは不純物の熱拡散
を行っているが低抵抗ポリシリコンを得る方法として
は、この他にイオン注入法やリン、ヒ素ボロン等のドー
プトポリシリコンの堆積がある。First, as shown in FIG. 1 (a), a silicon oxide film (2) is formed on a silicon substrate (1) having a trench formed thereon, and polysilicon (3) is deposited on the silicon oxide film to form phosphorus, arsenic, or boron. And high concentration thermal diffusion. In order to reduce the resistance of the polysilicon (3), thermal diffusion of impurities is performed here. However, other methods for obtaining low-resistance polysilicon include ion implantation and doped polysilicon such as phosphorus and arsenic boron. There is deposition.
次に第1図(b)に示すように不純物を含まないアモ
ルファスシリコン層(4)をポリシリコン層の上に堆積
する。Next, as shown in FIG. 1B, an amorphous silicon layer (4) containing no impurities is deposited on the polysilicon layer.
次に第1図(c)に示すようにアモルファスシリコン
層(4)を熱酸化し容量絶縁膜(5)を形成する。この
絶縁膜形成の作業が終わった後に(4)の層の酸化され
ていない部分にアニールによりポリシリコン層(3)か
ら不純物を拡散して抵抗を低くし電極として用いる。こ
の時にアモルファスシリコン層(4)は、結晶成長しポ
リシリコンとなる。Next, as shown in FIG. 1C, the amorphous silicon layer (4) is thermally oxidized to form a capacitance insulating film (5). After the operation of forming the insulating film is completed, impurities are diffused from the polysilicon layer (3) by annealing into the non-oxidized portion of the layer (4) to reduce the resistance and use the electrode as an electrode. At this time, the amorphous silicon layer (4) is crystal-grown to be polysilicon.
次に第1図(d)に示すように容量絶縁膜(5)の上
に上層の電極となるポリシリコン6を堆積しリンまたは
ヒ素、ボロンを拡散して上部電極を形成する。ただし、
前記のリン押し込みは、上層のポリシリコン(第1図
(d)の(6))を形成した後に行ってもよい。Next, as shown in FIG. 1 (d), polysilicon 6 serving as an upper electrode is deposited on the capacitive insulating film (5), and phosphorus, arsenic, and boron are diffused to form an upper electrode. However,
The above-mentioned phosphorus indentation may be performed after forming the upper layer polysilicon ((6) in FIG. 1 (d)).
この実施例では容量絶縁膜として熱酸化膜を用いた
が、第3図(a)のようにその上にCVD窒化膜(33)を
形成した多層容量膜でもよいし、さらに(b)図のよう
にCVD窒化膜(33)の表面を酸化(34)してもよい。ま
た(c)図に示すようにノンドープアモルファスシリコ
ン(4)を熱窒化し熱窒化膜(35)を形成してもよい
し、(d)図に示すように熱酸化膜表面を窒化(36)し
てもよい。In this embodiment, a thermal oxide film is used as a capacitor insulating film. However, a multilayer capacitor film having a CVD nitride film (33) formed thereon as shown in FIG. 3 (a) may be used. Thus, the surface of the CVD nitride film (33) may be oxidized (34). Further, as shown in FIG. 3C, a non-doped amorphous silicon (4) may be thermally nitrided to form a thermal nitride film (35), or as shown in FIG. May be.
第1図(a)〜(d)は、本発明の一実施例の製造方法
を説明するための工程順に示した半導体チップの模式的
断面図である。 第2図は、従来例を説明した半導体チップの模式的断面
図である。 第3図(a)〜(d)は、種々の容量絶縁膜構造を示し
た模式的断面図である。 1……シリコン基板 2……酸化シリコン膜 3……リンまたは、ヒ素、ボロンが拡散されているポリ
シリコン 4……ノンドープアモルファスシリコン 4′……リンまたは、ヒ素、ボロンがポリシリコンから
拡散された層 5……酸化シリコン膜 6……上層ポリシリコン 32……熱酸化膜 33……CVD窒化膜 34……窒化膜を酸化した膜 35……熱窒化膜 36……熱酸化膜を窒化した膜FIGS. 1A to 1D are schematic cross-sectional views of a semiconductor chip shown in the order of steps for explaining a manufacturing method according to an embodiment of the present invention. FIG. 2 is a schematic sectional view of a semiconductor chip illustrating a conventional example. 3 (a) to 3 (d) are schematic cross-sectional views showing various capacitor insulating film structures. DESCRIPTION OF SYMBOLS 1 ... Silicon substrate 2 ... Silicon oxide film 3 ... Polysilicon in which phosphorus, arsenic, and boron are diffused 4 ... Non-doped amorphous silicon 4 '... Phosphorus, arsenic, and boron are diffused from polysilicon. Layer 5: Silicon oxide film 6: Upper polysilicon 32: Thermal oxide film 33: CVD nitride film 34: A film obtained by oxidizing a nitride film 35: Thermal nitride film 36: A film obtained by nitriding a thermal oxide film
Claims (1)
んだ下部電極となる低抵抗ポリシリコンを形成する工程
と、前記低抵抗ポリシリコン上に不純物濃度の低いもし
くは不純物を含まない薄いアモルファスシリコンを堆積
する工程と、前記薄いアモルファスシリコンよりなる層
の表面を熱酸化あるいは熱窒化して少なくとも一層の絶
縁膜を形成する工程と、前記絶縁膜形成後に熱処理を行
い前記低抵抗ポリシリコン中の不純物を前記薄いアモル
ファスシリコンの酸化または窒化されていない部分に拡
散すると同時に当該アモルファスシリコンの酸化または
窒化されていない部分を多結晶化する工程と、前記不純
物の拡散および多結晶化の工程の前もしくは後に上部電
極を形成する工程を含むことを特徴とする半導体素子の
製造方法。A step of forming a low-resistance polysilicon to be a lower electrode containing a high-concentration impurity in the multilayer capacitor; and forming a thin amorphous silicon having a low impurity concentration or no impurity on the low-resistance polysilicon. Depositing, thermally oxidizing or thermally nitriding the surface of the thin amorphous silicon layer to form at least one insulating film, and performing heat treatment after the insulating film formation to remove impurities in the low-resistance polysilicon. A step of diffusing the non-oxidized or nitrided portion of the thin amorphous silicon and simultaneously polycrystallizing the non-oxidized or nitrided portion of the amorphous silicon; and A method for manufacturing a semiconductor device, comprising a step of forming an electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225225A JP2826324B2 (en) | 1988-09-07 | 1988-09-07 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225225A JP2826324B2 (en) | 1988-09-07 | 1988-09-07 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272658A JPH0272658A (en) | 1990-03-12 |
| JP2826324B2 true JP2826324B2 (en) | 1998-11-18 |
Family
ID=16825948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63225225A Expired - Lifetime JP2826324B2 (en) | 1988-09-07 | 1988-09-07 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826324B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799771B2 (en) * | 1992-06-26 | 1995-10-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Method of controlling stress in coating |
| US6328794B1 (en) | 1993-06-26 | 2001-12-11 | International Business Machines Corporation | Method of controlling stress in a film |
| US5587614A (en) * | 1995-03-01 | 1996-12-24 | Texas Instruments Incorporated | Microplanarization of rough electrodes by thin amorphous layers |
| US6255159B1 (en) * | 1997-07-14 | 2001-07-03 | Micron Technology, Inc. | Method to form hemispherical grained polysilicon |
| KR101474184B1 (en) | 2011-03-04 | 2014-12-17 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | Semiconductor device, and method for manufacturing semiconductor device |
| FR3099964B1 (en) | 2019-08-14 | 2024-03-29 | St Microelectronics Crolles 2 Sas | Method for producing an electrode in a base substrate and electronic device |
| CN114400261B (en) * | 2021-12-27 | 2023-09-15 | 理想晶延半导体设备(上海)股份有限公司 | Battery back structure and preparation method thereof, battery |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680738B2 (en) * | 1985-06-25 | 1994-10-12 | 沖電気工業株式会社 | Method for manufacturing semiconductor device |
| JPS62130550A (en) * | 1985-12-02 | 1987-06-12 | Hitachi Ltd | Manufacturing method of MIS type capacitor |
-
1988
- 1988-09-07 JP JP63225225A patent/JP2826324B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0272658A (en) | 1990-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504704A (en) | Semiconductor memory device | |
| US5185294A (en) | Boron out-diffused surface strap process | |
| US4931897A (en) | Method of manufacturing semiconductor capacitive element | |
| US6130145A (en) | Insitu doped metal policide | |
| US6372574B1 (en) | Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion | |
| JPH0465548B2 (en) | ||
| US7262101B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| EP0926717B1 (en) | Method of forming polysilicon capacitor electrode | |
| JP2826324B2 (en) | Method for manufacturing semiconductor device | |
| US6235571B1 (en) | Uniform dielectric layer and method to form same | |
| JP2633584B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6372662B1 (en) | Method of oxidizing a silicon surface | |
| KR100247884B1 (en) | Nonvolatile semiconductor memory utilizing polarization of ferroelectric material | |
| US7212396B2 (en) | Method for fabricating a thin film resistor | |
| JPH0982915A (en) | Method for manufacturing semiconductor device | |
| US6784546B2 (en) | Electrode structure and method of fabricating the same | |
| JP2764136B2 (en) | Method for manufacturing semiconductor device | |
| JP2931371B2 (en) | Semiconductor capacitive element and method of manufacturing the same | |
| JPH04286152A (en) | Manufacture of semiconductor memory | |
| JPH0621479A (en) | Semiconductor device and fabrication thereof | |
| JPS609155A (en) | Memory device | |
| JPS6138867B2 (en) | ||
| KR100226479B1 (en) | Manufacturing method of capacitor | |
| JP2961388B2 (en) | Manufacturing method of nonvolatile semiconductor memory | |
| JPH0613543A (en) | Manufacture of semiconductor device |