JP2828075B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2828075B2 JP2828075B2 JP8304619A JP30461996A JP2828075B2 JP 2828075 B2 JP2828075 B2 JP 2828075B2 JP 8304619 A JP8304619 A JP 8304619A JP 30461996 A JP30461996 A JP 30461996A JP 2828075 B2 JP2828075 B2 JP 2828075B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- mounting
- groove
- mounting surface
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/331—Shapes of die-attach connectors
- H10W72/334—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置に関す
る。[0001] The present invention relates to a semiconductor device.
【0002】[0002]
【従来の技術】近年の半導体装置では、装置のコストダ
ウンや小型化からチップサイズの縮小化が進んでいる。
光透過窓を有する半導体装置、特に、固体撮像装置にお
いては、その小型化の傾向が著しく、その中でもファク
シミリやイメージスキャナなどに使用されているリニア
・イメージ・センサを搭載した固体撮像装置において
は、チップサイズの縮小化により、チップ幅がチップ厚
と同程度、或いは、それ以下となってきており、高い組
立技術を必要としている。2. Description of the Related Art In recent semiconductor devices, chip size has been reduced due to cost reduction and miniaturization of the device.
Semiconductor devices having light-transmitting windows, particularly solid-state imaging devices, have a remarkable tendency to downsize, and among them, solid-state imaging devices equipped with linear image sensors used in facsimile and image scanners, Due to the reduction in chip size, the chip width has become about the same as or smaller than the chip thickness, and requires a high assembly technique.
【0003】ここでは、リニア・イメージ・センサを搭
載した固体撮像装置を例にあげ、説明する。Here, a solid-state imaging device equipped with a linear image sensor will be described as an example.
【0004】図6(a)は、従来のセラミックケースに
よる固体撮像装置の一例を示す斜視図であり、ここでは
透明キャップを図示しない。図6(b)は、セラミック
ケースによる固体撮像装置を示す断面図である。FIG. 6A is a perspective view showing an example of a conventional solid-state imaging device using a ceramic case, in which a transparent cap is not shown. FIG. 6B is a cross-sectional view illustrating a solid-state imaging device using a ceramic case.
【0005】図6に示すように、ケースは、セラミック
のベース101とセラミックのフレーム102との間
に、内部リード104と外部リード103を一体に形成
するリードフレームを挾み、これらをフリットガラス1
14により一体に接着して作られていた。As shown in FIG. 6, a lead frame for integrally forming an internal lead 104 and an external lead 103 is sandwiched between a ceramic base 101 and a ceramic frame 102.
It was made by gluing it together by 14.
【0006】このケースを使用したリニア・イメージ・
センサのチップ108は、マウント工程にてケースの平
坦なマウント面105にマウント材(接着剤)112を
介して接着される。次にボンディング工程において、チ
ップ108上のパッドとリードフレームの内部リード1
04とが金やアルミあるいは銅合金からなるボンディン
グワイヤー109により接続される。[0006] The linear image using this case
The sensor chip 108 is bonded to the flat mounting surface 105 of the case via a mounting material (adhesive) 112 in a mounting process. Next, in the bonding step, the pads on the chip 108 and the internal leads 1 of the lead frame are formed.
04 are connected by a bonding wire 109 made of gold, aluminum or a copper alloy.
【0007】その後、ケースには、チップ108の上面
部にガラスや透明樹脂を用いた透明キャップ110が接
着剤111により接着され、チップ108がケース内に
封止される。このとき、フレーム102上に接着剤11
1が塗布されるか、あるいは、ガラスの外周のケースと
接触する部分が熱硬化型の封止樹脂(シーラー等)によ
り封止される。Thereafter, a transparent cap 110 made of glass or transparent resin is adhered to the upper surface of the chip 108 with an adhesive 111, and the chip 108 is sealed in the case. At this time, the adhesive 11
1 is applied, or a portion of the outer periphery of the glass that comes into contact with the case is sealed with a thermosetting sealing resin (such as a sealer).
【0008】[0008]
【発明が解決しようとする課題】しかしながら、図6に
示す技術では、ケースのマウント面の平面に、細長いリ
ニア・イメージ・センサのチップ、例えば、チップサイ
ズが長さ35mm,幅0.35mm,厚さ0.4mmのチ
ップをマウントする場合、次のような問題が起きる。However, in the technique shown in FIG. 6, a chip of an elongated linear image sensor, for example, a chip having a length of 35 mm, a width of 0.35 mm and a thickness of 0.3 mm is mounted on the plane of the mounting surface of the case. When a chip having a thickness of 0.4 mm is mounted, the following problem occurs.
【0009】すなわち、ダイシング工程において、ウェ
ハから1チップ単位に分断されたチップを、図9
(a),(b)に示すようにマウントコレット116に
て真空で吸い取り、ケースのマウント面105にマウン
ト材112を介して接着するときに、マウントコレット
116内にチップ108が傾いて吸い上げられた場合、
図10に示すようにチップ108が傾き、横転したまま
マウントされてしまう虞れがあり、組立不良が生じてし
まうという問題がある。That is, in the dicing step, the chips cut from the wafer into one chip units are shown in FIG.
As shown in (a) and (b), when the vacuum is sucked by the mount collet 116 and the chip 108 is adhered to the mount surface 105 of the case via the mount material 112, the chip 108 is tilted and sucked into the mount collet 116. If
As shown in FIG. 10, there is a possibility that the chip 108 may be tilted and mounted while being turned sideways, resulting in a problem that defective assembly occurs.
【0010】図7に示すようなチップのマウント位置精
度向上のため、マウント面105にチップ108を挿入
する段差部を設けた例が特開昭64−22035号公報
に開示されている。Japanese Patent Application Laid-Open No. 64-22035 discloses an example in which a step portion for inserting a chip 108 is provided on a mounting surface 105 to improve the mounting position accuracy of the chip as shown in FIG.
【0011】図7(a)は、従来のセラミックケースに
よる固体撮像装置を示す斜視図、図7(b)は、同断面
図である。FIG. 7A is a perspective view showing a conventional solid-state imaging device using a ceramic case, and FIG. 7B is a sectional view of the same.
【0012】図7に示すようにリードフレームのマウン
ト面105であるアイランド部分に半導体素子より僅か
に大きい段差部として貫通穴115が設けられ、貫通穴
115にマウント材112を介してリニア・イメージ・
センサのチップ108が固定される。As shown in FIG. 7, a through hole 115 is provided as a step portion slightly larger than the semiconductor element in the island portion which is the mounting surface 105 of the lead frame.
The sensor chip 108 is fixed.
【0013】この場合、リードフレームに貫通穴115
が設けられるため、リードフレームの板厚が250μm
である場合には、貫通穴115を通してチップ108を
受け入れる穴の深さはリードフレームの板厚を含めて2
50μm以上となってしまい、その深さ寸法は、チップ
厚の半分以上もあり、穴に塗布するマウント材112の
塗布量が大量になってしまい、余分なマウント材112
がチップ108の側面に這い上がり、さらには、チップ
表面へ這い上がってしまうという問題が生じる虞れがあ
る。In this case, a through hole 115 is formed in the lead frame.
Is provided, the lead frame thickness is 250 μm
In this case, the depth of the hole for receiving the chip 108 through the through hole 115 is 2 including the thickness of the lead frame.
Since the depth dimension is more than half of the chip thickness, the amount of the mounting material 112 applied to the hole becomes large, and the extra mounting material 112 is used.
However, there is a concern that a problem may arise that the crawls up to the side surface of the chip 108 and further to the chip surface.
【0014】また、リードフレームの取付け誤差を考慮
して、貫通穴115のサイズがチップより大きいサイズ
であり、上述したようにマウントコレット内にチップ1
08が傾いて吸い上げられたとき、チップが傾き、マウ
ントされてしまい、場合によっては、横転することもあ
る。Further, in consideration of the mounting error of the lead frame, the size of the through hole 115 is larger than the size of the chip.
When 08 is tilted and sucked up, the chip is tilted and mounted, and in some cases, it may roll over.
【0015】従って、このような方法では、リニア・イ
メージ・センサのような細いチップは、貫通穴115で
ガイドすることが困難であった。Therefore, in such a method, it is difficult to guide a thin chip such as a linear image sensor through the through hole 115.
【0016】また図6及び図7に示す従来のケースで
は、高価なセラミックを使用していたが、近年の低コス
ト化においては、セラミックケースを樹脂製ケースに転
換させる必要がある。また、樹脂化により、軽量化も実
現することが可能となる。In the conventional cases shown in FIGS. 6 and 7, expensive ceramics are used. However, in recent years, in order to reduce the cost, it is necessary to convert the ceramic cases to resin cases. In addition, it is possible to reduce the weight by using resin.
【0017】この低コスト対応のためケースを樹脂で形
成する場合では、リードフレームをケース成形用上下の
金型の中央に挿入し、樹脂を金型に注入し、図8に示す
ように図6や図7のセラミックケースと同様な外形に作
ることができる。In the case where the case is made of a resin to cope with this low cost, the lead frame is inserted into the center of the upper and lower molds for molding the case, the resin is injected into the mold, and as shown in FIG. And the outer shape similar to the ceramic case of FIG.
【0018】その後、チップ108がリードフレームの
平坦なマウント面105にマウント材112を介して接
着され、ボンディング工程において、金やアルミあるい
は銅合金からなるボンディングワイヤー109により接
続がなされる。その後、ケースのチップ上面部にガラス
や透明樹脂を用いた透明キャップ110がフレーム10
2に接着剤111で接着され、チップ108がケース内
に封止される。Thereafter, the chip 108 is bonded to the flat mounting surface 105 of the lead frame via a mounting material 112, and is connected by a bonding wire 109 made of gold, aluminum, or a copper alloy in a bonding step. Thereafter, a transparent cap 110 made of glass or transparent resin is provided on the upper surface of the chip of the case.
The chip 108 is bonded to the chip 2 with an adhesive 111, and the chip 108 is sealed in the case.
【0019】このような樹脂ケースの場合、高温多湿な
どの悪条件となる環境下では、図11,図12に示すよ
うに、マウント材112の塗布ムラがある場合に、樹脂
の経時変化によるケースの反りによってマウント面20
5が反り、さらにはチップの長手方向に対して、チップ
の中央部と両端部とで約50から100μmもチップが
反ってしまい、光学系装置にセッティングされるリニア
・イメージ・センサでは、像がぼやけてしまい、画質劣
化の原因となってしまう。In the case of such a resin case, in an environment where bad conditions such as high temperature and high humidity are present, as shown in FIGS. Mounting surface 20
5 warps at the center and both ends of the chip with respect to the longitudinal direction of the chip, and the chip warps by about 50 to 100 μm. With a linear image sensor set in an optical system, an image is formed. The image is blurred, which causes deterioration of image quality.
【0020】また、図11に示すように、チップ108
の中央部にマウント剤108が塗布されない場合に、ケ
ース反りの応力に対し、チップ108が十分耐えきれ
ず、チップ108の中央部にクラック117が入った
り、折れたりするといった信頼性上の問題も生じる。Further, as shown in FIG.
When the mounting agent 108 is not applied to the center of the chip 108, the chip 108 cannot withstand the stress of the case warpage sufficiently, and there is also a reliability problem that a crack 117 enters or breaks at the center of the chip 108. Occurs.
【0021】また、図12のようにチップ108の中央
部にマウント材112の塗布ムラが点在する場合、マウ
ント面205の反り量にもよるが、マウント面の反りと
ともにチップ108が反ったときに、ストレスが分散し
てチップにクラックが入らないが、この場合、チップ1
08の反りにより上述したような画質劣化の原因となっ
てしまう。In the case where the coating material 112 is scattered in the center of the chip 108 as shown in FIG. 12, when the chip 108 warps together with the warping of the mounting surface, it depends on the amount of warpage of the mounting surface 205. In the meantime, the stress is dispersed and the chip does not crack, but in this case, the chip 1
08 warpage causes image quality degradation as described above.
【0022】このチップ反りの対策として、図13に示
すように例えば粘度10,000CPS以下の低応力マ
ウント材118を使用することにより、マウント面20
5の反りによるチップへのストレスを緩和し、チップ反
りを低減することが考えられる。As a countermeasure against the chip warpage, as shown in FIG. 13, a low stress mount material 118 having a viscosity of 10,000 CPS or less is used, so that the mounting surface 20 is reduced.
It is conceivable to reduce the stress on the chip due to the warpage of No. 5 and reduce the chip warpage.
【0023】しかし、この低応力マウント材118を使
用しても、チップ中央にマウント材の塗布ムラが点在す
る場合には、効果が低下する。従って、チップ下にマウ
ント材を一様に塗布することが重要であるが、従来例の
ようにマウント面が平坦なものでは、マウント材を一様
に塗布することが困難であった。However, even when the low-stress mount material 118 is used, the effect is reduced if the mount material is unevenly applied at the center of the chip. Therefore, it is important to apply the mount material uniformly under the chip, but it is difficult to apply the mount material uniformly with a flat mount surface as in the conventional example.
【0024】以上説明したように、固体撮像装置の低コ
スト化においては、ケースの樹脂使用化は必須条件であ
るが、生産に際して樹脂ケースの反りを低減すること
は、画質劣化防止や歩留り向上によるコスト低減、また
信頼性向上を図るために重要な課題の一つである。As described above, in order to reduce the cost of the solid-state imaging device, the use of resin for the case is an essential condition. However, reducing the warpage of the resin case during production is achieved by preventing deterioration in image quality and improving yield. This is one of the important issues for cost reduction and reliability improvement.
【0025】本発明の目的は、上述の問題点を解決し、
製造コストを低減し、かつ製造が容易で、かつ軽量化さ
れた半導体装置を提供することにある。An object of the present invention is to solve the above-mentioned problems,
It is an object of the present invention to provide a semiconductor device which can be manufactured at low cost, is easy to manufacture, and has a reduced weight.
【0026】[0026]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、中空の外囲器本体に半
導体素子を密閉収納してなる半導体装置であって、外囲
器本体の半導体素子が接着される部分に、台座部と下縁
支持部と溝とを有し、台座部は、半導体素子の下面を支
えるものであり、下縁支持部は、台座部の両側に立上げ
て形成され、半導体素子の対向する側面にあてがわれ、
半導体素子の横転を阻止するものであり、溝は、半導体
素子の下面に対応する台座部の領域に形成された凹みで
あり、素子下面を台座部に接着するマウント剤が塗布さ
れたものである。To achieve the above object, a semiconductor device according to the present invention is a semiconductor device in which a semiconductor element is hermetically housed in a hollow envelope body. A portion to which the semiconductor element is bonded has a pedestal portion, a lower edge support portion, and a groove. The pedestal portion supports the lower surface of the semiconductor element, and the lower edge support portion rises on both sides of the pedestal portion. Formed on the opposite side of the semiconductor device,
The groove is a recess formed in a region of the pedestal portion corresponding to the lower surface of the semiconductor element, and a mounting agent for bonding the lower surface of the element to the pedestal portion is applied. .
【0027】また回収溝を有し、該回収溝は、前記溝か
ら漏出する余分なマウント剤を回収し、マウント剤が素
子側面に這い上がるのを防止するものである。Further, the device has a collecting groove, which collects excess mounting agent leaking from the groove and prevents the mounting agent from creeping up to the side surface of the element.
【0028】また前記下縁支持部は、前記台座部を取り
囲んで形成した凹陥部の内側壁である。The lower edge support is an inner wall of a recess formed surrounding the pedestal.
【0029】また前記下縁支持部は、前記台座部の周囲
に立上げて形成した突起部である。The lower edge support portion is a protrusion formed to stand up around the pedestal portion.
【0030】また前記溝の一部は、半導体素子下面の長
さ方向に延在したものである。A part of the groove extends in the length direction of the lower surface of the semiconductor element.
【0031】[0031]
【作用】半導体素子の下面を支える台座部の両端及び中
央部に溝を設け、該溝内にマウント材を塗布しておき、
半導体素子の下面全体にマウント材が行き渡って一様に
塗布されるようにしている。A groove is provided at both ends and a center of a pedestal portion supporting a lower surface of a semiconductor element, and a mounting material is applied in the groove,
The mounting material is spread uniformly over the entire lower surface of the semiconductor element.
【0032】[0032]
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings.
【0033】(実施形態1)図1は、本発明の一実施形
態1に係る半導体装置を示す図であって、図1に示す半
導体装置は、半導体素子としてリニア・イメージ・セン
サを用いた固体撮像装置を対象とするものであり、図1
(a)は固体撮像装置のケースを示す斜視図、図1
(b)は、ケースにリニア・イメージ・センサを搭載し
た状態を示す斜視図である。また図2(a)は、図1
(b)のA−A’線断面図、図2(b)は、搭載部分を
示す図1(b)のB−B’線断面図である。(Embodiment 1) FIG. 1 is a view showing a semiconductor device according to Embodiment 1 of the present invention. The semiconductor device shown in FIG. 1 is a solid-state device using a linear image sensor as a semiconductor element. It is intended for an imaging device, and is shown in FIG.
FIG. 1A is a perspective view showing a case of a solid-state imaging device, and FIG.
(B) is a perspective view showing the state where the linear image sensor was mounted on the case. FIG. 2 (a) shows FIG.
2B is a cross-sectional view taken along the line AA ′, and FIG. 2B is a cross-sectional view taken along the line BB ′ in FIG.
【0034】図に示すように本発明の実施形態1に係る
半導体装置としての固体撮像装置は、ケースとしての外
囲器本体の半導体素子が接着される部分に、台座部と下
縁支持部と溝とを有している。As shown in the figure, the solid-state imaging device as a semiconductor device according to the first embodiment of the present invention has a pedestal portion, a lower edge support portion and a base portion at a portion where a semiconductor element of an enclosure body is bonded. And a groove.
【0035】ケースとしての外囲器本体は、ベース1と
フレーム2とからなり、フレーム2は、ベース1の外周
縁を取り囲んで上方に立上り、ベース1の表面側に半導
体素子の搭載スペースを確保している。またフレーム2
の上部開口部は、透明キャップ10により密閉閉塞され
る。The envelope body as a case comprises a base 1 and a frame 2. The frame 2 surrounds the outer peripheral edge of the base 1 and rises upward to secure a space for mounting a semiconductor element on the surface side of the base 1. doing. Also frame 2
Is hermetically closed by a transparent cap 10.
【0036】またベース1の表面側には、凹陥部6が形
成され、凹陥部6内に台座部(以下、マウント面とい
う)5が形成され、マウント面5の両側の隆起した凹陥
部6の肩部には内部リード4が列状に設けられ、内部リ
ード4と一体をなす外部リード3は、ベース1とフレー
ム2とに挟持されてベース1の裏面側に突き出して設け
られている。A concave portion 6 is formed on the surface side of the base 1, a pedestal portion (hereinafter referred to as a mounting surface) 5 is formed in the concave portion 6, and a raised concave portion 6 on both sides of the mounting surface 5 is formed. The internal leads 4 are provided in a row on the shoulder, and the external leads 3 integrated with the internal leads 4 are provided between the base 1 and the frame 2 so as to protrude toward the rear surface of the base 1.
【0037】マウント面5は、凹陥部6の底部から僅か
に隆起して設けられ、半導体素子8の下面を支えるよう
になっている。半導体素子8としては、リニア・イメー
ジ・センサを用いているため、凹陥部6及びマウント面
5は、ベース1の長さ方向に延在されている(図2
(a))。The mounting surface 5 is provided so as to slightly protrude from the bottom of the recess 6 so as to support the lower surface of the semiconductor element 8. Since a linear image sensor is used as the semiconductor element 8, the recess 6 and the mounting surface 5 extend in the length direction of the base 1 (FIG. 2).
(A)).
【0038】またマウント面5を挾んで両側に位置する
凹陥部6の対向する内側壁6b,6b間の寸法は、リニ
ア・イメージ・センサ8の幅寸法S1にほぼ一致させて
設定してあり、マウント面5上に支持されるリニア・イ
メージ・センサ8の対向する下縁側の側面に凹陥部6の
内側壁6b,6bをあてがい、マウント面5上でのリニ
ア・イメージ・センサ8の横転を阻止するようになって
いる。ここに、図1及び図2に示す実施形態1では、凹
陥部6の内側壁6b,6bを下縁支持部として用いてい
る。The dimension between the opposed inner side walls 6b, 6b of the recess 6 located on both sides of the mounting surface 5 is set to substantially match the width S 1 of the linear image sensor 8. The inner walls 6b, 6b of the recess 6 are applied to the opposing lower edge side surfaces of the linear image sensor 8 supported on the mounting surface 5, and the linear image sensor 8 rolls over the mounting surface 5. It is designed to block. Here, in the first embodiment shown in FIGS. 1 and 2, the inner side walls 6 b, 6 b of the concave portion 6 are used as a lower edge supporting portion.
【0039】また図2(b)に示すように凹陥部6の長
さ方向の寸法S2は、余裕をもってリニア・イメージ・
センサ8の寸法より大きく設定されている。As shown in FIG. 2B, the length S 2 of the concave portion 6 in the longitudinal direction has a margin in the linear image area.
It is set larger than the size of the sensor 8.
【0040】またリニア・イメージ・センサ8の下面に
対応するマウント面5の領域には、溝7aがマウント面
5の両端及び中央部に渡って一様に複数設けられてお
り、溝7aには、リニア・イメージ・センサ8の下面を
マウント面5に接着するマウント材12が必要量塗布さ
れている。In the area of the mounting surface 5 corresponding to the lower surface of the linear image sensor 8, a plurality of grooves 7a are provided uniformly over both ends and the center of the mounting surface 5. A required amount of a mounting material 12 for bonding the lower surface of the linear image sensor 8 to the mounting surface 5 is applied.
【0041】またマウント面5の外周を取り囲んで回収
溝7bが設けられており、溝7aから漏出して素子側面
に這い上がる余分なマウント材12を回収溝7bに回収
するようになっている。A collecting groove 7b is provided so as to surround the outer periphery of the mounting surface 5, and the excess mounting material 12 leaking from the groove 7a and climbing up to the side surface of the element is collected in the collecting groove 7b.
【0042】次に細長いリニア・イメージ・センサのチ
ップ、例えば、チップサイズが長さ35mm,幅0.3
5mm,厚さ0.4mmのチップをケースとしての外囲
器本体にマウントする場合を説明する。Next, an elongated linear image sensor chip, for example, a chip having a length of 35 mm and a width of 0.3
A case where a chip having a thickness of 5 mm and a thickness of 0.4 mm is mounted on an envelope body as a case will be described.
【0043】凹陥部6の対向する内側壁6b,6b間の
寸法は、リニア・イメージ・センサの8の幅寸法S1よ
り例えば50μm程度大きくし、チップ8の横転を阻止
するように設定する。また、マウント面5の長手方向の
両側には溝7bを幅20〜50μmで形成し、マウント
面5には等間隔で溝7aを幅50〜200μmで形成す
る。また、マウント面5は100〜250μmの高さに
形成する。The dimension between the inner wall 6b, 6b opposing the concave portion 6, linear image and from, for example, about 50μm greater width S 1 of the sensor 8 is set so as to prevent overturning of the chip 8. Grooves 7b are formed on both sides of the mounting surface 5 in the longitudinal direction with a width of 20 to 50 μm, and grooves 7a are formed on the mounting surface 5 at equal intervals with a width of 50 to 200 μm. The mounting surface 5 is formed at a height of 100 to 250 μm.
【0044】図1に示すケースは従来と同様に、リード
フレームをケース金型上下の中央に挿入して、樹脂を金
型に注入し、図5や図6のセラミックケースと同様な外
形、または図7に示すような樹脂ケースと同様に作るこ
とができる。In the case shown in FIG. 1, the lead frame is inserted into the upper and lower centers of the case mold and the resin is injected into the mold as in the conventional case. It can be made similarly to the resin case as shown in FIG.
【0045】マウント面5を凹陥部6内に形成する方法
は、マウント面5をリードフレームの一部を用いて形成
する場合、リードフレームの状態でマウント面5と内部
リード4とディプルを設け、凹陥部6は、セラミックケ
ースの従来例のようにリードフレームに貫通穴を形成し
て設ける。また、図1のようにマウント面5をリードフ
レームで形成しない場合は、ケース金型により樹脂にて
凹陥部6及びマウント面5を含めて一体に形成する。The method of forming the mounting surface 5 in the concave portion 6 is as follows. When the mounting surface 5 is formed using a part of the lead frame, the mounting surface 5, the internal leads 4 and the dimple are provided in the state of the lead frame. The concave portion 6 is provided by forming a through hole in a lead frame as in a conventional example of a ceramic case. When the mount surface 5 is not formed of a lead frame as shown in FIG. 1, the concave surface 6 and the mount surface 5 are integrally formed of resin using a case mold.
【0046】凹陥部6,マウント面5の寸法精度は、ケ
ースを作る金型の精度に依存し、溝7a、7bの大き
さ,深さは、マウント材12の塗布量とチップ8の接着
性により、決定する。The dimensional accuracy of the recess 6 and the mounting surface 5 depends on the accuracy of the mold for forming the case, and the size and depth of the grooves 7a and 7b are determined by the amount of the mounting material 12 applied and the adhesiveness of the chip 8. To determine.
【0047】以下の製造方法は、従来と同様に行い、図
1(a)のようにケースを製造することができる。The following manufacturing method is performed in the same manner as the conventional method, and a case can be manufactured as shown in FIG.
【0048】次に、リニア・イメージ・センサのチップ
8をマウント面5に搭載する。Next, the chip 8 of the linear image sensor is mounted on the mounting surface 5.
【0049】従来、マウント材をスタンプで転写する場
合に、マウント材はチップ長手方向の両端に多く塗布さ
れ、中央部の量が少なくなってしまう。Conventionally, when a mounting material is transferred by a stamp, a large amount of the mounting material is applied to both ends in the longitudinal direction of the chip, and the amount of the central portion is reduced.
【0050】そこで、本発明の場合、図2(b)に示す
ようにマウント面5の中央部及び両端部に複数の溝7a
を設け、溝7a内にマウント剤12を塗布しておき、チ
ップ8の下面でマウント剤12を圧下し、チップの長手
方向に一様にマウント剤12を塗布するようになってい
る。すなわち、チップ8をマウント面5上に置くと、チ
ップ8の下面でマウント材12が押圧され、マウント面
5の全面に一様に拡り、溝7aに保持されたマウント剤
12により、チップ8の下面の全面をマウント面5に一
様に接着できる。また、図1(a)や図2(a)に示す
ような溝7bによりチップ8の下面の余分なマウント剤
を確実に回収でき、チップ側面からチップ上面へのマウ
ント材の這え上がりを防止する。またマウント面5上に
支持されるチップ8の対向する下縁側の側面に凹陥部6
の内側壁6b,6bをあてがい、マウント面5上でのチ
ップ8の横転を阻止する。Therefore, in the case of the present invention, as shown in FIG. 2B, a plurality of grooves 7a are formed at the center and both ends of the mounting surface 5.
The mounting agent 12 is applied in the groove 7a, the mounting agent 12 is pressed down on the lower surface of the chip 8, and the mounting agent 12 is applied uniformly in the longitudinal direction of the chip. That is, when the chip 8 is placed on the mounting surface 5, the mounting material 12 is pressed on the lower surface of the chip 8 and spreads uniformly over the entire surface of the mounting surface 5, and the chip 8 is held by the mounting agent 12 held in the groove 7 a. Can be uniformly adhered to the mounting surface 5. Also, the excess mounting agent on the lower surface of the chip 8 can be reliably collected by the groove 7b as shown in FIGS. 1A and 2A, and the mounting material is prevented from rising from the chip side surface to the chip upper surface. I do. In addition, a concave portion 6 is formed on a side surface on the opposite lower edge side of the chip 8 supported on the mounting surface 5.
Of the chip 8 on the mounting surface 5 is prevented.
【0051】従って、マウント剤の塗布方式に係わら
ず、チップ8をマウントするマウント面5にマウント剤
を一様に塗布することができる。Therefore, regardless of the method of applying the mounting agent, the mounting agent can be uniformly applied to the mounting surface 5 on which the chip 8 is mounted.
【0052】チップマウント後の固体撮像装置の製造
は、以下従来と同様に透明キャップ10を接着剤11で
接着しチップを封止する。In the manufacture of the solid-state imaging device after mounting the chip, the transparent cap 10 is adhered with an adhesive 11 to seal the chip in the same manner as in the prior art.
【0053】以上のように、ケースのマウント面5に溝
7aを形成することによって、マウント面5の全面にマ
ウント剤12を一様に塗布できるため、図12に示され
るような低応力マウント材118を用いて樹脂ケースに
チップ8を搭載した場合にも、従来問題となっていたチ
ップ反りによる画質劣化を防ぐことができる。また、同
時にチップにクラックが入ったり、折れたりするといっ
た信頼性上の問題も解決することができる。As described above, by forming the groove 7a in the mounting surface 5 of the case, the mounting agent 12 can be uniformly applied to the entire surface of the mounting surface 5, so that a low stress mounting material as shown in FIG. Even when the chip 8 is mounted on the resin case by using the 118, it is possible to prevent image quality deterioration due to chip warpage, which has been a problem in the past. In addition, it is possible to solve the problem of reliability such as cracking or breaking of the chip at the same time.
【0054】図3は、台座部(マウント面)5に設ける
溝7aの形状を示す図である。図3(a)では、図1の
マウント面5の拡大図であり、溝7aを矩形状に形成し
ており、図3(b)では、溝7aの形状を円弧状に形成
したものである。図3(c)では、マウント面5の中央
部にチップ8の長手方向に沿って長溝7cを設け、マウ
ント剤12をマウント面5の中央部と両端部の全面に渡
ってより一様に塗布できるようにさせている。また、図
3(a)〜(c)では、マウント面5の外周の全周に溝
7bを設けていたが、図3(d)のようにマウント面5
の外周の一部に溝7bを設けるようにしてもよい。FIG. 3 is a view showing the shape of the groove 7a provided in the pedestal portion (mounting surface) 5. As shown in FIG. FIG. 3A is an enlarged view of the mounting surface 5 of FIG. 1, in which the groove 7a is formed in a rectangular shape, and in FIG. 3B, the shape of the groove 7a is formed in an arc shape. . In FIG. 3C, a long groove 7c is provided in the central portion of the mounting surface 5 along the longitudinal direction of the chip 8, and the mounting agent 12 is applied more uniformly over the entire central portion and both end portions of the mounting surface 5. I am able to do it. Further, in FIGS. 3A to 3C, the groove 7b is provided on the entire outer circumference of the mounting surface 5, but as shown in FIG.
The groove 7b may be provided in a part of the outer periphery of the.
【0055】また、マウント面5、溝7a,7b、凹陥
部6等の形状及び構造は、図示した実施例に限定される
ものではなく、各種の変更が可能である。Further, the shapes and structures of the mounting surface 5, the grooves 7a and 7b, the recesses 6 and the like are not limited to the illustrated embodiment, and various changes can be made.
【0056】(実施形態2)図4は、本発明の実施形態
2に係るチップマウント面を示す斜視図、図5は本発明
の実施形態2に係るチップマウント部を示す断面図であ
る。(Embodiment 2) FIG. 4 is a perspective view showing a chip mounting surface according to Embodiment 2 of the present invention, and FIG. 5 is a sectional view showing a chip mounting portion according to Embodiment 2 of the present invention.
【0057】図1及び図2に示す実施形態1では、凹陥
部6の内側壁6b,6bを下縁支持部として用いていた
が、図4及び図5に示す実施形態2では、マウント面5
の両側に突起部13を立ち上げて設けており、チップガ
イド用の突起部13はマウント面5の両側に、例えば溝
7bを塞ぐように20〜50μmで形成し、チップ長手
方向に対し10〜20mm間隔程度で複数個形成してい
る。In the first embodiment shown in FIGS. 1 and 2, the inner side walls 6b, 6b of the concave portion 6 are used as the lower edge supporting portion. However, in the second embodiment shown in FIGS.
The protrusions 13 for chip guide are formed on both sides of the mounting surface 5 at 20 to 50 μm on both sides of the mounting surface 5 so as to cover the grooves 7b, for example. A plurality are formed at intervals of about 20 mm.
【0058】本実施形態2によれば、マウント面5に溝
7a,7bを設けたことによりチップの反りを低減する
ことができ、しかもチップ8が斜めに傾いてマウント面
5にマウントされるときに、突起部13によってチップ
8がガイドされ、従来問題となっていたチップマウント
時の傾き,横転を防止できる。According to the second embodiment, the warpage of the chip can be reduced by providing the grooves 7a and 7b in the mounting surface 5, and when the chip 8 is mounted on the mounting surface 5 with an oblique inclination. In addition, the chip 8 is guided by the projection 13, so that the inclination and the overturn at the time of mounting the chip, which have conventionally been problems, can be prevented.
【0059】[0059]
【発明の効果】以上説明したように本発明によれば、低
コストの樹脂を用いて、ケースのマウント面に溝を形成
することによって、マウント面の全面にマウント剤を一
様に塗布できるため、従来問題となっていたチップ反り
による画質劣化等の電気的特性不良による歩留りの低下
やチップクラック,チップ折れといった信頼性上の問題
を解決することができる。As described above, according to the present invention, the mounting agent can be uniformly applied to the entire mounting surface by forming grooves on the mounting surface of the case using low-cost resin. Further, it is possible to solve the conventional problems of reliability such as a decrease in yield due to poor electrical characteristics such as image quality deterioration due to chip warpage, chip cracks and chip breakage.
【0060】また、チップが斜めに傾いてマウント面の
段差部にマウントされるときに、チップが下縁支持部で
ガイドされ、チップマウント時の傾き,横転を防止でき
る。Further, when the chip is mounted on the stepped portion of the mounting surface while being inclined obliquely, the chip is guided by the lower edge supporting portion, and the inclination and rollover at the time of chip mounting can be prevented.
【0061】以上のように、製造上の歩留りを安定で
き、製造コストを下げることができ、また信頼性の向上
ができる。As described above, the production yield can be stabilized, the production cost can be reduced, and the reliability can be improved.
【図面の簡単な説明】[Brief description of the drawings]
【図1】(a)は、本発明の実施形態1に係る固体撮像
装置のケースを示す斜視図、(b)は、本発明の実施形
態1に係る固体撮像装置を示す斜視図である。FIG. 1A is a perspective view illustrating a case of a solid-state imaging device according to Embodiment 1 of the present invention, and FIG. 1B is a perspective view illustrating a solid-state imaging device according to Embodiment 1 of the present invention.
【図2】(a)は、図1(b)のA−A線断面図、
(b)は、図1(b)のB−B線断面図である。FIG. 2A is a sectional view taken along line AA of FIG. 1B;
FIG. 2B is a sectional view taken along line BB of FIG.
【図3】本発明の実施形態1における溝の形状を示す斜
視図である。FIG. 3 is a perspective view showing a shape of a groove according to the first embodiment of the present invention.
【図4】本発明の実施形態2を示す斜視図である。FIG. 4 is a perspective view showing Embodiment 2 of the present invention.
【図5】本発明の実施形態2を示す断面図である。FIG. 5 is a sectional view showing Embodiment 2 of the present invention.
【図6】(a)は、第1の従来例を示す斜視図、(b)
は断面図である。FIG. 6A is a perspective view showing a first conventional example, and FIG.
Is a sectional view.
【図7】(a)は、第2の従来例を示す破断斜視図、
(b)は断面図である。FIG. 7A is a cutaway perspective view showing a second conventional example.
(B) is a sectional view.
【図8】(a)は、第3の従来例を示す斜視図、(b)
は断面図である。FIG. 8A is a perspective view showing a third conventional example, and FIG.
Is a sectional view.
【図9】(a)は、マウントコレットにチップが斜めに
吸引したときの側面図、(b)は断面図である。FIG. 9A is a side view when a chip is sucked obliquely into a mount collet, and FIG. 9B is a cross-sectional view.
【図10】マウント面にチップが斜めに接着される断面
図である。FIG. 10 is a cross-sectional view in which a chip is obliquely adhered to a mounting surface.
【図11】マウント面が反り、チップにクラックが発生
したときの断面図である。FIG. 11 is a cross-sectional view when a mount surface is warped and a crack occurs in a chip.
【図12】マウント面が反ったときの断面図である。FIG. 12 is a cross-sectional view when a mount surface is warped.
【図13】低応力マウント材を用いたマウント面が反っ
たときの断面図である。FIG. 13 is a cross-sectional view when a mounting surface using a low-stress mounting material is warped.
1 ベース 2 フレーム 3 外部リード 4 内部リード 5 マウント面 6 凹陥部 7a,7b,7c 溝 8 チップ 9 ボンディングワイヤー 10 透明キャップ 11 接着剤 12 マウント剤 13 突起部 DESCRIPTION OF SYMBOLS 1 Base 2 Frame 3 External lead 4 Internal lead 5 Mounting surface 6 Depression 7a, 7b, 7c Groove 8 Chip 9 Bonding wire 10 Transparent cap 11 Adhesive 12 Mounting agent 13 Projection
Claims (5)
納してなる半導体装置であって、 外囲器本体の半導体素子が接着される部分に、台座部と
下縁支持部と溝とを有し、 台座部は、半導体素子の下面を支えるものであり、 下縁支持部は、台座部の両側に立上げて形成され、半導
体素子の対向する側面にあてがわれ、半導体素子の横転
を阻止するものであり、 溝は、半導体素子の下面に対応する台座部の領域に形成
された凹みであり、素子下面を台座部に接着するマウン
ト剤が塗布されたものであることを特徴とする半導体装
置。1. A semiconductor device having a semiconductor element hermetically sealed in a hollow envelope body, wherein a pedestal portion, a lower edge support portion, a groove, and a groove are formed in a portion of the envelope body to which the semiconductor element is bonded. The pedestal supports the lower surface of the semiconductor element, and the lower edge support is formed by being raised on both sides of the pedestal, applied to the opposing side surfaces of the semiconductor element, and The groove is a recess formed in a region of the pedestal portion corresponding to the lower surface of the semiconductor element, and is characterized by being coated with a mounting agent for bonding the lower surface of the element to the pedestal portion. Semiconductor device.
収し、マウント剤が素子側面に這い上がるのを防止する
ものであることを特徴とする請求項1に記載の半導体装
置。2. A recovery groove, wherein the recovery groove collects excess mounting agent leaking from the groove and prevents the mounting agent from climbing up to the side surface of the element. Item 2. The semiconductor device according to item 1.
んで形成した凹陥部の内側壁であることを特徴とする請
求項1に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the lower edge supporting portion is an inner wall of a recess formed surrounding the pedestal portion.
立上げて形成した突起部であることを特徴とする請求項
1に記載の半導体装置。4. The semiconductor device according to claim 1, wherein the lower edge support portion is a protrusion formed to stand up around the pedestal portion.
方向に延在したものであることを特徴とする請求項1に
記載の半導体装置。5. The semiconductor device according to claim 1, wherein a part of the groove extends in a length direction of a lower surface of the semiconductor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8304619A JP2828075B2 (en) | 1996-11-15 | 1996-11-15 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8304619A JP2828075B2 (en) | 1996-11-15 | 1996-11-15 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150057A JPH10150057A (en) | 1998-06-02 |
| JP2828075B2 true JP2828075B2 (en) | 1998-11-25 |
Family
ID=17935210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8304619A Expired - Lifetime JP2828075B2 (en) | 1996-11-15 | 1996-11-15 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828075B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5559556B2 (en) * | 2010-01-27 | 2014-07-23 | エムテックスマツムラ株式会社 | Hollow package for storing linear sensor and linear sensor device using the same |
-
1996
- 1996-11-15 JP JP8304619A patent/JP2828075B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150057A (en) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7691678B2 (en) | Solid-state imaging device and method for manufacturing the same | |
| JP3782406B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| US7719585B2 (en) | Solid-state imaging device | |
| US20010001740A1 (en) | Semiconductor device having a package structure | |
| US8077248B2 (en) | Optical device and production method thereof | |
| JP4094957B2 (en) | Memory card | |
| JP2001244292A5 (en) | Manufacturing method of semiconductor devices | |
| JP3054576B2 (en) | Semiconductor device | |
| US6946729B2 (en) | Wafer level package structure with a heat slug | |
| US6645792B2 (en) | Lead frame and method for fabricating resin-encapsulated semiconductor device | |
| JP2828075B2 (en) | Semiconductor device | |
| JP4219943B2 (en) | Solid-state imaging device | |
| KR100373891B1 (en) | Semiconductor device and method of its fabrication | |
| JP2983767B2 (en) | Method for manufacturing solid-state imaging device | |
| JP2973506B2 (en) | Method of manufacturing resin-encapsulated semiconductor device | |
| JP3229816B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JPH08316504A (en) | Optical component and manufacturing method thereof | |
| JPH0864748A (en) | Semiconductor device and manufacturing method thereof | |
| KR100576153B1 (en) | Charge Imager Package | |
| JP2004193294A (en) | Hollow resin package for semiconductor | |
| JP2937959B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP2005142334A (en) | Pre-molded semiconductor package and semiconductor device using the same | |
| JP3138260B2 (en) | Method for manufacturing solid-state imaging device | |
| JP3664566B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4225312B2 (en) | Semiconductor device |