JP2833545B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2833545B2 JP2833545B2 JP7284485A JP28448595A JP2833545B2 JP 2833545 B2 JP2833545 B2 JP 2833545B2 JP 7284485 A JP7284485 A JP 7284485A JP 28448595 A JP28448595 A JP 28448595A JP 2833545 B2 JP2833545 B2 JP 2833545B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- film
- silicon
- atoms
- grains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Photovoltaic Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
法に関し、特にDRAM(Dynamic RAM)や
SRAM(Static RAM)の電極形成方法に関
する。
イズは縮小し、キャパシタを形成する部分の面積も小さ
くなっている。そこで、十分な容量を確保するために容
量部面積が大きいスタックトキャパシタ等が用いられて
きた。
や256Mbitと増加するに従い、セル面積はさらに
縮小するために、これらの構造を用いても容量絶縁膜の
極薄膜化が要求される。ここで、現在実用レベルにある
SiO2 /Si3 N4 の薄膜化限界は4nm程度である
ために、この問題を容量膜の薄膜化だけで解決すること
は難しい。
65号公報に記載されている。同公報には、LPCVD
(Low Pressure Cemical Vap
orDeposition)におけるシリコン膜堆積に
おいて、膜の結晶状態が非晶質から多結晶に遷移する温
度付近で半球状の結晶粒(以下、グレインと呼ぶ)が得
られることが記載されている。
電極に凹凸を形成すれば、蓄積電荷量が大幅に向上する
ため、この方法は非常に有効である。
定温度範囲でしか成長できない。また、グレインサイズ
等の制御が難しいという問題も残った。
4273号公報に記載されている。同公報には、清浄な
表面を有する非晶質シリコン電極表面にジシランガス
(Si2 H6 ガス)を照射してまず微結晶核を形成し、
この後に非晶質シリコン表面をマイグレーションするシ
リコン原子を微結晶核に付着させ、キノコ状のグレイン
を成長する方法が記載されている。
なグレインを電極表面に形成できる。したがって、この
方法はデバイスに適用するのに非常に有効な方法であ
る。
ate Devices andMaterials」
の422頁には、「Hemispherical Gr
ained Silicon(以下、“HSG−Si”
と呼ぶ) Formation on in−situ
Phosphorous Doped Amorph
ous−Si Using the Seeding
Method」と題して、グレインのサイズおよび密度
の制御されたグレインがリンを添加した非晶質シリコン
電極上にも形成できることが記載されている。したがっ
て、この方法を用いれば、非晶質シリコン電極表面への
凹凸形成後に、イオン注入等のグレイン変形を引起すよ
うな不純物添加処理を施す必要がなくなるという利点が
ある。
lectron DevicesMeeting」の2
59頁には、「A New Cylindrical
Capacitor Using Hemispher
ical GrainedSi (HSG−Si) f
or 256Mb DRAMs」と題して、シリンダ構
造を有する電極にも微結晶に起因する凹凸を形成できる
ことが記載されている。この技術により、256Mbi
tのDRAMも実現できるようになった。以上のことか
ら、特開平5−304273号公報に記載されている方
法は、非常に有効な方法であることがわかる。
いた場合には、リン濃度が5×1020[atoms/c
m3 ]を超えた非晶質シリコン上には凹凸が形成できな
いという欠点がある。この理由は後で詳述するが、膜表
面のリンが凹凸形成を阻害するためである。
原子の供給を受けて進行するため、シリンダ電極の側壁
等が薄い場合には個々のグレインを十分に成長させるこ
とはできないという欠点がある。
るためになされたものであり、その目的は粒径密度及び
サイズを制御しつつ電極を形成することのできる半導体
装置の製造方法を提供することである。
の薄い側壁を有する電極の場合でも、個々の微結晶を十
分に成長させることのできる半導体装置の製造方法を提
供することである。
が5×1020[atoms/cm3]を超えた非晶質シ
リコン電極にもグレインに起因する凹凸を形成すること
のできる半導体装置の製造方法を提供することである。
半導体デバイスでは凹凸のない平坦な表面を有するシリ
コン膜の形成技術の確立も求められており、この形成方
法の提供も目的とする。
の製造方法は、表面の自然酸化膜が除去された非晶質シ
リコン層を有する基板を真空中又は不活性ガス中におい
て加熱処理する第1のステップと、このステップ後にシ
ランガスに前記基板をさらす第2のステップと、前記第
2のステップ後に水素を含むガス又は酸化性ガスに前記
基板をさらしつつ降温させる第3のステップとを含むこ
とを特徴とする。
者はシランガス(SiH4 ガス)を非晶質シリコン表面
に照射すると、非晶質シリコンの選択成長が起こること
を見い出した。
することにより、非晶質シリコンが非晶質シリコン膜上
に成長するが、酸化膜上には成長しないことをいう。そ
して、非晶質シリコン膜上にはシリコンが堆積するが、
酸化膜上にはシリコンが成長しない状態が維持しやすい
とき、選択性が高いという。逆に、酸化膜上でも非晶質
シリコン膜上と同様にシリコンが成長しやすい状態のと
き、選択性が低いという。
に、この膜を同温度あるいはこれより高い温度で連続し
て非酸化性雰囲気中でアニール処理した場合、膜表面の
シリコンにターミネイトしていた水素が脱離し、シリコ
ン原子のマイグレーションが始まる。この非晶質シリコ
ン表面をマイグレーションしている原子は非晶質シリコ
ン上に微結晶核を形成する。
シリコン膜表面をマイグレーションしているシリコン原
子がこの微結晶核に捕獲されるために、サイズが大きく
なる。これにより、電極表面に凹凸が形成されるのであ
る。
後に、連続して水素あるいは酸化性ガスをチャンバ内に
導入し、この雰囲気に保持している間に降温すると、シ
リコン原子がマイグレーションしないために非晶質シリ
コン表面に微結晶が形成されない。したがって、滑らか
な表面を有する非晶質シリコン膜を得るためにはこの方
法を用いることが望ましい。
載されているように、ジシランガスを非晶質シリコン上
に照射した場合には、膜上に直接微結晶核が形成され
る。また、酸化膜上にもシリコン膜が形成される。
2 やSi3 等のクラスタが成長チャンバ内に生成される
ため、堆積した膜自身がクラスタ同士を結合し、これに
よりシリコンの高次結合が得られる。したがって、これ
らの結合された部分が微結晶核として非晶質シリコン膜
表面に形成される。このクラスタは酸化膜上にも付着し
やすいために、選択性の崩れを引起こす原因となる。
スタの生成はジシランガス等を用いた場合に比べ起こり
にくい。この理由は、シランガスに含まれるシリコンの
原子数が1つであることから、高次にシリコンが結合し
ているクラスタを得るのに、ジシランガスに比べてより
多くの反応回数を必要とするためであることが容易に推
測できる。
解を起こしやすいことも原因だと考えられる。したがっ
て、シランガスによる膜の堆積過程においては、クラス
タがほとんど存在しないために、シランガスが分解する
ことで形成されたSiH2 が非晶質シリコン表面の水素
と置換して挿入されることにより非晶質シリコン上に非
晶質シリコンが堆積される過程が主反応となる。
シリコン膜上に堆積するシリコンの結晶性に影響するこ
とを述べたが、選択性にはさらに強く影響を及ぼす。こ
の理由は以下の通りである。
表面のシリコンに置換している水素が抜けそこにSiH
2 が入り込む過程を経る。したがって、この過程だけで
成膜が進行するのであれば、酸化膜上にはSiH結合が
ないためにシリコン膜の堆積が起こらない。しかし、ク
ラスタが雰囲気中に生成した場合、クラスタは酸化膜上
にも付着する。この結果、このシリコンが付着した部分
を中心にシリコン膜の堆積が起こる。この結果、選択性
が崩れてしまう。
には、ガス同士が気相中で衝突する確率を減らすことも
重要なことである。ジシランガスを用いた場合にも、こ
の効果が見られるが、シランガスの分圧を1×10
-3[Torr]以下にすると、著しく選択性が維持され
る時間が長くなることがわかった。これは、減圧にする
ことで、前述した理由により、クラスタの生成が大幅に
抑制されたためであると考えられる。
非晶質シリコン上に微結晶を形成し、電極表面に凹凸を
形成するためには、膜表面でのリン濃度を低減する必要
がある。この方法として、リンドープ非晶質シリコン表
面にノンドープ非晶質シリコン膜を堆積することによ
り、リン濃度を低減させ微結晶を成長させる技術を開発
した。
ニールにより形成する際に、核の密度が任意の数になる
時間経過したところでウェハ表面に酸素を照射すると、
核の密度を保つことができることを見出した。また、酸
素照射を施した後には、核の密度は増加しないが、アニ
ールを続けることで核は成長する。したがって、この方
法を用いれば、電極表面の凹凸の密度や大きさを制御す
ることができる。
して具体的に説明する。
コン基板上に熱酸化処理を施し、ウェハ全面を100
[nm]の酸化膜で覆った。この酸化膜上にノンドープ
非晶質シリコン膜をLPCVD法により50[nm]の
厚さで堆積した。この堆積にはシランガス(20%He
希釈)を用い、成長圧力は1[Torr]、成長温度は
510[℃]の条件とした。
ィでレジストパターンを形成した。このレジストパター
ンをマスクにドライエッチング処理を施し、非晶質シリ
コンパターンを形成した。この後にアンモニア、過酸化
水素水及び純水を混合した溶液で洗浄することによりウ
ェハ表面の汚染を除去し、引き続きHF/H2 O比が1
/30の水溶液に30秒間浸して非晶質シリコンパター
ン上の自然酸化膜を除去した。これにより、ウェハ表面
にはシリコン膜の領域とシリコン酸化膜の領域とが夫々
形成されるのである。なお、HFはフッ化水素(Hyd
rogen Fluoride)である。
た縦形LPCVD炉に導入した。この装置は、真空ロー
ドロック機構を有しているために、シリコン電極表面が
酸化されることなく、反応チャンバまで導入できる。
0-8[Torr]である。このチャンバ内でウェハ温度
が安定するまで30分間保持した後に、50[SCCM
(cc/min)]のシランガス(20%He希釈)を
異なる圧力で照射した。圧力の制御は、ターボ分子ポン
プ手前の自動圧力制御バルブを用いて、1、0.1、
0.01、0.001、0.0006[Torr]で行
い成膜した。
[Torr]の圧力になるような条件で30分間流し
た。この水素ガス雰囲気に保持している間に450
[℃]まで降温し、ウェハを取り出した。水素ガスを導
入した理由は、水素がシリコン原子の表面マイグレーシ
ョンを抑制するためである。
上への成膜速度が示されている。この図を参照すると、
圧力が高くなるにしたがって成膜速度がやや増加してい
ることがわかる。しかし、圧力が3桁変化しても成膜速
度は高々2倍程度の違いしかない。
にシリコン膜の堆積が開始される時間が示されている。
これより、成長圧力が1×10-3[Torr]以下の真
空度で急激に選択性が向上していることがわかる。実際
に、6×10-4[Torr]での成長を60分間行った
場合、非晶質シリコン電極上にのみシリコン膜が60
[nm]の厚さで選択的に成長する。この膜の結晶性を
高速電子線回折(Reflection High E
nergy Electron Diffractio
n;以下、“RHEED”と呼ぶ)を用いて評価した結
果が図4に示されている。この図を参照すると、電極上
には非晶質シリコンが堆積されていることがわかる。
尚、後述するが、RHEED分析した膜はシランガスで
膜を堆積した後に、水素ガス中で降温したサンプルであ
る。
He希釈)を用いて6×10-4[Torr]での成長を
行った。この結果、選択性は3分程度で崩れてしまっ
た。また、非晶質シリコン上には多結晶シリコン膜が形
成されていた。
ン形成後のアニールで凹凸を形成しない方法について述
べる。具体的には、非晶質シリコンの成長を施した後
に、連続して水素又は酸化性ガスをチャンバ内に導入
し、この雰囲気に保持している間に降温することによ
り、非晶質シリコン表面に微結晶を形成せずに滑らかな
表面のシリコン膜を得る方法である。
表面マイグレーションが抑制できるために、このことが
実現できるのである。また、酸素を照射した場合には、
膜表面が一原子層程度酸化されるために、シリコン膜表
面でのシリコン原子の表面マイグレーションが抑制され
る。この処理を施している間に降温することで滑らかな
表面のシリコン膜が形成される。
示す。ここでは、まず最初にジシランガスを非晶質シリ
コン表面に照射し、微結晶核を形成したときの水素の役
割について述べ、続いてシランガスを非晶質シリコン表
面に照射した後には微結晶核が膜表面に形成されない平
坦な膜表面が実現できることを述べる。
ールとによるHSG−Si形成の実験条件について述べ
る。まず、平坦な膜表面を有するノンドープ非晶質シリ
コン膜を熱酸化したシリコン基板上に堆積した。ノンド
ープ非晶質シリコン膜は、シランガスを用いて540
[℃]でLPCVD法により1[Torr]で形成し
た。この膜は、露光及び反応性イオンエッチングにより
パターニングした。この後、アンモニア、過酸化水素水
及び純水を混合した溶液で洗浄し、電極表面の自然酸化
膜を希釈HF水溶液で除去した。
ltra High VacuumCemical V
apor Deposition)装置(ANELVA
製:SRE612)を用いた。成長室はターボ分子ポン
プで排気され、到達真空度は8.5×10-10 [Tor
r]に達する。成長室の内壁は冷却されており、さらに
基板自身により加熱機構部と反応室とが分離されてい
る。この構造を有することで、基板以外の部分でのガス
の分解反応は起こらない。ウェハの加熱は、カーボンヒ
ータからの熱輻射により実現している。HSG−Si形
成のための、ジシランガスの照射及びアニール処理はこ
の成長室内で連続して行った。
度とアニール温度は同一である。ジシランガス(100
%)の流量制御はマスフローコントローラを用いて行っ
た。
るために、シリコン分子線照射をflux densi
ty:3.5×1014[atoms/cm2 ・sec]
の条件で605[℃]で30秒間行った後に降温する実
験も行った。このシリコン分子線源には電子ビームエバ
ポレータを使用した。
にジシランガス照射を用いた場合の核形成機構について
検討した結果について述べる。
半球状グレインの密度(Graindensity)及
びグレインの平均サイズ(Average grain
diameter)のジシランガス照射時間(Si2 H
6 irradiation time)の依存性が示
されている。この実験では、590[℃]に加熱した非
晶質シリコンに、2[SCCM]のジシランガスを照射
した後、さらに20秒同温度でアニールした後で基板温
度を下げた。
間が増加するに従い、半球状グレインの密度が直線的に
増加している。一方、グレインサイズは照射時間に依存
せずほぼ一定であることがわかる。このことから、非晶
質シリコン表面での核形成はジシランガス照射により引
き起こされること、またジシランガス照射による核形成
時にはグレイン成長は起こらないことがわかる。
も、HSG−Siのサイズにあまり大きな違いが見られ
ない原因がジシランガス照射に特有の現象であるかどう
かを調べるために、非晶質シリコン上にシリコン分子線
を照射し、HSG−Si形成を行った。基板温度605
[℃]でシリコン分子線を30秒間照射した後にすぐに
降温した膜の表面の走査型電子顕微鏡(Scannig
Electron Microscope;以下、
“SEM”と呼ぶ)による写真が図6に示されている。
同図を参照すると、シリコン分子線照射を605[℃]
で行った場合には、HSG−Siのサイズが不均一であ
ることがわかる。
は、核形成が起こった時間が異なるために、個々のグレ
インの成長時間にその影響が表れたためだと考えられ
る。すなわち、分子線照射開始直後に形成された核と分
子線照射終了間際に形成された核との成長時間が大きく
異なるためにグレインサイズが不均一になったと考えら
れる。
合、照射時間に依存せずグレインサイズが一定となる原
因は、ジシランガス照射特有の現象であることがわかっ
た。そこで、ジシランガス照射だけを行った場合の効果
を知る必要がある。
タ等の熱容量の影響が大きいためにジシランガス照射後
にアニールの影響をなくす程度にウェハを急冷すること
はできない。そこで、600[℃]でジシランガスを2
0秒間照射した後に、ジシランガス照射を継続した状態
で530[℃]及び380[℃]まで降温し、ジシラン
ガス照射を遮断することでポストアニールの効果を抑制
した。
0[SCCM]及び0.5[SCCM]の場合を比較し
た。
度を変化させた場合におけるシリコン膜表面状態の観察
結果が図7に示されている。
断した温度が低ければ低いほど半球状グレインのサイズ
が小さくなることがわかる。また、ジシランガス流量が
多ければ多いほどグレインサイズが小さく、粒密度が高
くなることがわかる。特に、20[SCCM]のジシラ
ンガスを流し続け、380[℃]まで降温したもので
は、数[nm]の細かい核しか確認できない。
ポストアニールがない状態ではほとんどグレイン成長が
ないことがわかる。要するに、ジシランガス照射中に
は、グレインの成長は起こっていないことがわかる。た
だし、微結晶核の形成は照射中に起こっていることもわ
かった。
CM]で580[℃]に加熱された非晶質シリコン電極
上にHSG−Siを形成した時の電極表面状態が示され
ている。
にHSG−Siが緻密に形成されていることがわかる。
また、酸化膜上には核形成が起こらず、非晶質シリコン
電極上にのみHSG−Siが形成されることがわかる。
スの反応律速の領域であり、エピタキシャル成長の場合
と同様にジシランガスの分解で生成したラジカル(遊離
基)が膜表面に吸着している水素と置換する過程が成膜
速度を律速する領域である。このために、ボンドが酸素
終端されている酸化膜上ではジシランガスの分解で生じ
たラジカルの吸着が起こらないため、核形成が起こらな
いと考えられる。また、反応律速条件であるために、形
状に依存せず電極上部及び側面で均一なHSG−Siが
形成されると考えられる。
リコン上への核形成機構に関して前述の実験結果をもと
に考察する。
に、均一なサイズの半球状あるいは球状のグレインが形
成されることを述べた。まず、この理由について議論す
る。
した場合には、グレインの大きさに不均一性が生ずる。
清浄な表面を有する非晶質シリコン表面に微結晶核が形
成されれば、この核に表面マイグレーションしているシ
リコンが捕獲され微結晶核の成長が始まる。
は、非晶質シリコン上への微結晶核の形成時間に分布が
ある。このため、グレインサイズが不均一になる。
コン上に微結晶核形成を行った場合には、核密度は照射
時間に依存して増加するが、核の成長は照射時間に依存
しない。このことはジシランガス照射中には、核の成長
を抑制する要因が働いていることを意味する。
子線照射とジシランガス照射とで、どのような違いがあ
るか膜表面状態に着目して議論する。
前述したようにLPCVD法で形成した非晶質シリコン
の表面自然酸化膜をHF処理により除去した。HF溶液
で処理したシリコン膜上のダングリングボンド(未結合
手)が水素でターミネイト(終端)されていることは良
く知られている。
ランガス照射処理を真空装置内で施した。シリコン分子
線照射を行った場合には、シリコン原子が水素ターミネ
イトされた表面に直接照射される。
であるため、この非晶質シリコン表面に照射されたシリ
コン原子は水素と置換し、その結果、水素が脱離して膜
表面に水素は残留しないと考えられる。またシリコン分
子線照射後のシリコン膜の最表面はシリコンのダングリ
ングボンドが多く存在すると考えられる。
en,T.Mottoka,andJ.E.Green
e,J.Vac.Sci.Technol.B,vo
l.7,No.5(1989)」には、ジシランガスに
よるシリコンの低温成長では、堆積したシリコン表面に
存在する水素の脱離がシリコン膜成長を律速しているこ
とが記載されている。このことはジシランガスにより成
長したシリコン膜の最表面のボンド(結合手)には、常
に水素がターミネイトされていることを示している。ま
た、ジシランガスの分解の際に生じた水素ラジカルが非
晶質シリコン表面に存在するシリコンのダングリングボ
ンドをターミネイトする効果も考えられる。
ジシランガス分子線照射で最も異なるところは、ジシラ
ンガス照射を用いた場合には膜の最表面が水素でターミ
ネイトさていることにあると考えられる。
m)及び水素中(H2 )でアニールした時のグレインの
成長状態が示されている。
した非晶質シリコン膜上では、グレイン成長が起こらな
いことが示されている。一方、窒素ガス中でアニールし
た場合には、真空中アニールと同様のグレイン成長が確
認できた。このことから、水素がグレイン成長を完全に
抑制する因子として働いていることが推測できる。
レーションしているシリコン原子が微結晶核に供給され
るためであることを前述した。これより、水素が膜表面
のシリコンボンドにターミネイトした場合には、シリコ
ン原子の膜表面でのマイグレーションを完全に抑制して
しまうと考えられる。
ス照射中には起こらない原因も膜表面の水素ターミネイ
トによると考えられる。実際に、水素を照射した場合に
シリコンボンドに水素がターミネイトされることが知ら
れている。
を増やした方が、グレインサイズが小さくなっているこ
とがわかる。非常に不思議な現象であるが、これも、ジ
シランガスの供給量を増やしたことで、ジシランガスの
非晶質シリコン表面での分解がより多く起こり、膜表面
が水素でターミネイトされたシリコンがより多く覆った
ために表面拡散するシリコン原子の数が減少し、このよ
うな現象が起こったものと考えられる。
合に膜表面を水素原子が覆う率が高くなることが文献
「S.M.Gates,S.K.Kulkarni,A
ppl.Phys.Lett.60(1),53(19
92)」に記載されている。また前述したように、ジシ
ランガスはシリコン膜表面でのみ分解する。このため
に、非晶質シリコン上にのみ選択的に核形成を行うこと
ができるのである。
非晶質シリコン上に微結晶核形成した場合には、電極側
壁等への半球状グレイン形成は起こりにくかった。これ
は、シリコン分子線の指向性の強さと分子線の付着係数
が高いことに起因していたと考えられる。
ことにより、電極上面のみばかりでなく側面にも均一な
半球状グレインが形成できた。これは、ジシランガスが
指向性を保たずにウェハに照射されていることと、ジシ
ランガスのシリコン表面での分解が反応を律速している
ためにウェハ表面で反射したガスが側壁にも十分に供給
されているためと考えられる。
ニール中にグレインの成長が水素の脱離に律速されるこ
とを述べる。
質シリコン上に形成したグレインの断面の透過型電子顕
微鏡(Transmission Electron
Microscope;以下、“TEM”と呼ぶ)によ
る写真が図10に示されている。なお、同図(a)は粒
径40[nm]のグレインの断面の写真、同図(b)は
粒径90[nm]のグレインの断面の写真である。
m]と小さい場合には、半球状の結晶粒が非晶質シリコ
ン上に乗っている。一方、同図(b)を参照すると、9
0[nm]のグレインは、ほぼ球状をしている。グレイ
ンのサイズは90[nm]程度まで増加していても、非
晶質シリコンとの接触部分は50[nm]程度であるこ
とがわかる。つまり、グレインサイズによって、粒形状
が異なるのである。
グレイン外周に沿って局所的に深く凹んでいる。また、
グレインの中心から、グレイン表面に向かい積層欠陥と
双晶面とが存在する。この転移面が集まるグレインの中
心部は非晶質シリコンの表面と同じところに位置してい
る。これは、このグレインの中心部がアモルファスシリ
コン表面に形成された核に対応する。
i,H.Ono.K.Ishida,T.Niino,
and T.Tatsumi,Jpn.J.Appl.
Phys.Lett.,Vol.30,No.6A,9
41(1991)」に記載されている、清浄な表面を有
する非晶質シリコンを真空中でアニールした時に形成さ
れるHSG−Siの典型的な成長過程の概略図が示され
ている。同図には水素がターミネイトされていない非晶
質シリコン上のグレインの成長過程が示されている。
orphous−Si)の表面に形成された核(unc
leus)に、表面マイグレーションしているシリコン
原子(Si atom)が捕獲されることによって、矢
印で示されているようにグレインは成長する。つまり、
HSG−Siは核を中心に成長するのである。そして、
HSG−Siの成長のために消費されたシリコンは、グ
レインの周辺の非晶質シリコンから供給される。
m]くらいの半球状グレインは、グレインの周辺40
[nm]程度の部分が僅かに凹んでいるだけである。一
方、同図(b)を参照すると、グレインが大きくなると
HSG−Si周辺の非晶質シリコンに深い凹部が形成さ
れている。この非晶質シリコンの凹部から主にシリコン
が供給されていることがわかる。
HSG−Si形成において律速となる過程が何に起因す
るかについて議論する。
表面を拡散する現象が起こることによって始めて半球状
のグレインが形成される。このグレイン成長で考えられ
る律速の因子は、以下の2つに大別できる。グレイン
表面を拡散しているシリコン原子の捕獲過程、あるいは
グレイン表面に供給されるシリコン原子の拡散過程、
または、マイグレーションする原子の生成過程である。
シリコン膜上のグレインのサイズがジシランガス照射後
の真空中アニール処理時間で変化する様子を調べた。
は、ジシランガスを照射し、アニール温度が530
[℃]、550[℃]、560[℃]、570[℃]及
び580[℃]で実験を行った結果が示されている。
に対してリニアになるならば、傾きは1になるはずであ
る。ところが、実際には、グレイン成長の初期には傾き
は1/2であり、グレインが50[nm]を超えるあた
りからは傾きが1/3に従うことがわかる。
が成長初期(グレインサイズが小さい)にはr2 がtに
比例するように増加することを意味し、アニール時間が
長くなる(グレインサイズが大きい)とr3 がtに比例
するように増加することを意味する。
の捕獲過程がシリコン表面微結晶の成長を律速している
のであれば、グレインに供給される原子量の方がグレイ
ン表面に捕獲される原子量よりも多いと考えられる。し
たがって、この過程ではグレイン表面での原子の捕獲確
率がグレイン全面で同じと考えれば、グレイン半径
(r)の成長速度が時間に対してリニアに増加するはず
である。
ら、この過程が律速となっていないことがわかる。ま
た、グレイン表面に供給されるシリコン原子の拡散過
程、あるいはマイグレーションする原子の生成過程が律
速するのであれば、グレインの体積r3 が時間に対して
比例して増加するはずである。
i,K.Ishida,J.Vac.Sci.Tech
nol.A,Vol.11,No.6 2950(19
93)」に、HSG−Siの成長はシリコン原子のグレ
インへの供給過程が律速していることが記載されてい
る。同文献には、HSG−Siの粒径の増加がr2 =a
・tに従って増加する現象が以下のように記載されてい
る。
の外周が非晶質シリコンと接触する部分の面積が図13
にように広がる。このグレインと非晶質シリコンとが接
触している円周長は、表面拡散しているシリコン原子の
取込口に対応する。要するに、HSG−Siの成長に必
要なマイグレーションしているシリコン原子の取り込み
部分の面積が時間に対してリニアに増加するために、捕
獲原子量も時間に比例して増加する。この時の成長過程
は、次式で提案されている。
非晶質シリコンとHSG−Siとが接触している部分の
厚み[nm](供給されるシリコン原子の流れ込む部分
の厚さ:実際には1原子層)、fは非晶質シリコンから
グレインに単位時間に流れ込む原子の流量(Flow
rate)[atoms・min-1・nm-2]である。
2に示されているグレイン成長の初期段階でr2 がtに
比例する領域ではこの現象が起こり、グレインが増加し
ているものと考えられる。このことは、図10(a)を
参照することにより、実際にグレインが半球であること
からわかる。
ズが時間に対してr3 に比例して増加していく過程につ
いて考える。この時の成長過程の概略図が図14に示さ
れている。
している過程は、アニール温度に依存せずグレインサイ
ズがおよそ50[nm]を超えた領域から確認できる。
図10(b)とTEM写真より、ほぼ球状を有したグレ
インのサイズは90[nm]程度まで増加していても、
非晶質シリコンとの接触部分2r* は50[nm]程度
であることがわかる。
でのグレインの成長においては、非晶質シリコンとHS
G−Siとの接触する部分の径がほとんど変化しないこ
とがわかる。このことは、微結晶に供給されるシリコン
原子の取り込み口の大きさが変らないことを意味する。
この領域では、グレイン成長の際に、グレインに供給さ
れるシリコン原子が一定量であると考えられる。したが
って、グレインの成長は次式に従って進行すると考えら
れる。
部分の半径に対応する25[nm]である。
がf・tに比例するように半球状にグレインが成長し、
グレインが大きくなるとr3 がf・tに比例するように
ほぼ球状にグレインが成長するように変化していくこと
がわかった。
急激に起こるものではない。したがって、グレイン成長
の式(2)から式(4)への移行は、グレインサイズが
50[nm]以上で徐々に進行するものと考えられる。
この過程については後で議論する。
いるのは、微結晶上に供給されるシリコン原子数である
ことがわかった。そこで、この過程をより詳細に調べる
ために、r2 がf・tに比例する領域及びr3 がf・t
に比例する領域の夫々でfをアレニウスプロットした結
果が図9及び図15に示されている。
合、グレインに供給されるシリコン原子の活性化エネル
ギは成長初期には1.8[eV]であった。またグレイ
ンが大きくなりr3 に従う領域での活性化エネルギは、
2.4[eV]程度になった。これより、ノンドープ非
晶質シリコン上でのグレインの成長の律速要因は、r2
に従う領域とr3 に従う領域とで異なることがわかる。
果が図9に示されている。
ル処理した時には、グレイン成長の温度依存性がないこ
とがわかる。この実験は以下の手順で行った。
素ガスを導入し、10[Torr]の水素雰囲気中にお
いて580[℃]で30分間保持した。その後、水素雰
囲気中で530[℃]まで降温した後に、水素ガスを遮
断しウェハを取り出した。
には、同温度で30分間水素雰囲気下でアニールし、ガ
スを遮断しウェハを取り出した。
レインサイズの増加が温度依存性をもっていない。この
ことは、水素が存在する雰囲気でアニールした場合に
は、グレイン成長に寄与する現象の何かが完全に起こら
なくなってしまったことを意味する。
る微結晶核形成後、真空中でアニール処理することによ
り、グレイン成長初期には式(2)に従って半球状のグ
レインが形成され、グレインが大きくなると式(4)に
従って球状のグレインが成長することを前述した。
が起こる過程について議論する。
るシリコン原子量fは、グレインが半球状の領域からグ
レインが球状に成長する領域に変わると、20倍程度大
きくなることがわかる。また、グレインに供給されるシ
リコン流量fの活性化エネルギも成長初期には1.8
[eV]であったが、グレインが球状になると2.4
[eV]になった。
領域と球状のグレイン成長が起こる領域とでは、グレイ
ンに供給されるシリコン原子を律速している過程が変っ
たため、グレインに供給されるシリコン原子の数が変化
したことがわかる。
に示されている各グレインの形状で最も大きく異なると
ころは、グレイン周辺の非晶質シリコンの凹み方であ
る。前述したように、グレインの成長が半球状の40
[nm]のグレインでは、図10(a)より明らかなよ
うに、グレイン周辺が3[nm]程度凹んでいるだけで
ある。したがって、半球状グレインが成長する領域で
は、シリコン原子のグレインへの供給は、主に非晶質シ
リコンの最表面付近からなされていることがわかる。実
際、図10(a)を参照すると、グレイン中のシリコン
原子は350000個程度である。これは、グレイン周
辺の僅かに凹んでいる部分のシリコンの原子数とほぼ一
致している。
図10(b)を参照すると、球状のグレインへのシリコ
ン原子の供給は、主にグレイン近傍の非晶質シリコンが
局所的に凹んでいる部分からなされている。これは、グ
レインが非晶質シリコン表面位置より飛出した部分の体
積が、非晶質シリコンの凹んでいる部分の体積とほぼ一
致することからわかる。要するに、シリコン原子は非晶
質シリコン表面の影響を受けにくい部分から供給されて
いると考えられる。
ンへの供給の律速過程について議論する。この状態で
は、グレインへのシリコン原子の供給速度fは活性化エ
ネルギ1.8[eV]で非晶質シリコン表面付近から供
給されることを前述した。また、ジシランガス照射中に
は非晶質シリコン表面には水素がターミネイトされてい
るため、シリコン原子のマイグレーションが起こらない
ことも前述した。したがって、膜表面のシリコン原子が
マイグレーションするためには、水素の膜表面からの脱
離が生じなくてはならないと考えられる。
f,M.Liehr,Appl.Phys.Lett.
64(5),(1994)」には、水素がシリコン表面
から脱離する活性化エネルギは1.9[eV]程度であ
ることが記載されている。この値は、本発明者の実験結
果で得られている成長初期の活性化エネルギとよく一致
するものであった。このことから、HSG−Si成長初
期には、非晶質シリコン表面からの水素の脱離によりマ
イグレーションするシリコンを生成する過程がグレイン
成長を律速していると考えられる。
40[nm]程度のグレインを形成することはできな
い。実際には、ターミネイトされている水素が抜けるこ
とで最表面のシリコン原子がマイグレーションするため
に、新たに最表面になった部分のシリコンからマイグレ
ーションするシリコンが生成されるという過程が存在す
るものと考えられる。
状グレインの周辺が10原子層程度消費されていること
がわかる。要するに、表面の水素が局所的に抜けた部分
が生ずると、最表面下部数層のシリコン原子もマイグレ
ーションできるようになるものと考えられる。この過程
においてもマイグレーションするシリコンの生成過程が
表面からの水素の抜けた面積に比例するため、活性化エ
ネルギは水素脱離のエネルギが見えると思われる。
とは、図14に示されているように膜内部の水素ターミ
ネイトされていないシリコン原子がグレインに供給され
る過程が顕在化することを意味する。要するに、非晶質
シリコン凹部からグレインに供給されるシリコン原子量
が増加するはずである。したがって、半球から球状にグ
レイン形状が変化する時にグレインに供給されるシリコ
ン量の違いを知ることは重要である。
表面からシリコン原子を主に供給している場合のf値に
比べて、膜中の凹部からシリコン原子がグレインに供給
されるようになるとf値は20倍以上大きくなることが
図9及び図15よりわかる。要するに、非晶質シリコン
凹部の最表面のシリコン原子からの方が、マイグレーシ
ョンして結晶核に供給される原子量が増えることがわか
る。この理由は膜内部のシリコンは水素ターミネイトさ
れていないためであると考えられる。
コン膜表面部分での水素の脱離がグレイン成長の駆動力
(Driving force;ドライビングフォー
ス)となる。水素が脱離し表面のシリコン原子が抜ける
と、この部分の水素ターミネイトされていないシリコン
原子のマイグレーションが容易に起こるようになり、こ
の部分のシリコンが優先的にグレイン形成のために消費
される。
レインに供給されるシリコン原子のほとんどが非晶質シ
リコン凹部から供給されることに起因している。
ては、グレインに供給されるシリコン原子の流量fの活
性化エネルギは2.4[eV]となる。したがって、最
表面の水素の脱離過程の影響を受けなくなっていること
がわかる。
いるかを議論する。
的な現象には、非晶質シリコン上で表面拡散するシリコ
ン原子の生成過程、非晶質シリコン上を表面拡散する過
程、非晶質シリコンから結晶核へ原子が拡散する過程の
3つが考えられる。
ンするシリコン原子の生成過程が律速している場合につ
いて議論する。図10(b)よりグレイン成長に消費さ
れるシリコン原子は主にグレイン周辺の凹部の表面から
供給されていることを前述した。このマイグレーション
しているシリコンを生成する凹部の面積は、グレイン成
長に伴って増加している。
リコンの生成が律速であるならば、グレインに供給され
るシリコン原子はグレイン周辺の凹部の面積増加に伴っ
て増えるはずである。しかしながら、グレインに供給さ
れるシリコン流量fはマイグレーションするシリコン原
子の生成部の面積に依存せず一定である。このことか
ら、球状グレインの形成においては、マイグレーション
するシリコンの生成過程がグレイン成長の律速過程とな
っていないことがわかる。
のは、非晶質シリコンから微結晶上へのシリコン原子の
移動過程あるいはマイグレーションしているシリコンが
非晶質シリコン上を拡散する過程にあると考えられる。
非晶質シリコンの結晶化温度以下で分解し、非晶質シリ
コン表面にのみ選択的に微結晶核を形成することがわか
った。この現象は第1の実施形態で述べたシランガス照
射による非晶質シリコンの選択成長と大きく異なる点で
ある。
た場合、シリコン原子の表面マイグレーションが抑制さ
れることで核成長が進行しないことがわかった。
空アニール処理を行った場合、水素の脱離に律速されて
グレインが成長することがわかった。このことは、水素
がシリコン原子の表面マイグレーションを抑制している
ことを裏付ける。
いては詳細に述べなかったが、このガスを用いた場合に
は第1の実施形態で述べたように非晶質シリコン上に非
晶質シリコンが形成される。この膜に及ぼす水素の効果
は、上述した効果と全く同様である。
合には、非晶質シリコン膜表面に微結晶は形成されず、
滑らかな表面を有するシリコン膜が形成できる。実際に
この膜を用いて、TFT(Thin Film Tra
nsistor)を試作したところ通常の多結晶シリコ
ン膜を用いた場合に比べ、オン電流が10倍程度に増加
した。一方、水素処理を施さなかった場合には、第3の
実施形態で述べるように膜表面に微結晶核が形成され
る。
シリコン膜を用いた場合に比べ、オン電流が20分の1
程度に低下した。この理由は、膜表面の凹凸によりキャ
リアのモビリティが変化したためと考えられる。
てコールドウォールタイプの装置で実験した結果につい
て述べた。この装置を用いた場合、選択性の崩れは、5
分程度まで起こらなかった。これは、チャンバに原子が
衝突しても熱分解されにくいためである。しかし、第1
の実施形態で述べたように、ホットウォールの装置を用
いた場合選択性は3分ほどしか維持できない。また、一
方でシランガスを用いた場合には、ホットウォール装置
(反応室の壁がウェハと同温度程度に加熱されている装
置)でもコールドウォール装置(反応室の壁がウェハの
温度より低い温度に保持されている装置)でも選択性が
60分以上維持できることを確認した。
の効果があることを確認した。酸素の低圧での酸化で
は、非晶質シリコン膜表面を酸化し、これにより、表面
マイグレーションする原子が抑制されるためであると考
えられる。
と異なる効果も起こる。これについては、後述の第5の
実施形態で説明する。
ションを用いる場合にも、ラジカルにしたガスを用いる
ことでこの効果はさらに顕著となるのでラジカル化する
ことが望ましい。
晶質シリコン上への核形成がガス照射時に起こり、グレ
イン成長は照射終了後に始まる。このために、均一なグ
レインが形成される。一方、シランガスを照射した場合
には、ガス照射後のアニール中に微結晶核の形成が始ま
る。
という点ではジシランガス照射法に比べて劣る。ただ
し、この方法をさらに改善することでグレイン密度やサ
イズの制御は実現できる。この方法も後述の第5の実施
形態で説明する。
晶質シリコン膜表面に照射し、非晶質シリコンを選択成
長させた後に、非酸化性雰囲気中で加熱した結果につい
て述べる。
施し、ウェハ全面を100[nm]の酸化膜で覆った。
この酸化膜上にリンガラスを200[nm]堆積し、さ
らにCVD酸化膜を形成した。この酸化膜にコンタクト
ホールを形成し、リンドープ非晶質シリコン膜でシリン
ダ電極を形成した。アンモニア、過酸化水素水及び純水
を混合した溶液による洗浄で電極表面の汚染を除去し、
引き続きシリンダ電極上の自然酸化膜をHF/H2 O比
が1/30の水溶液に30秒間浸して除去した。これに
よりウェハ表面にはシリコン膜とシリコン酸化膜の領域
が形成される。
VD装置(ANELVA製:SRE612)を用いて、
シラン照射及びアニール処理を施した。
されている。同図にはアニール時間に対するHSG−S
iを除いた電極の厚さ(Electrode thic
kness)とHSG−Siの直径(diamete
r)の値とが示されている。
行うことで、電極表面に形成されるグレインが増加して
いることがわかる。
が薄くなっていることもわかる。この理由は、電極表面
に形成されたグレインの成長は電極からシリコンが供給
されることで成り立っているからである。
合、グレインに供給できる原子数が減るために面積増加
に有効なグレインが形成できないという問題が残る。こ
の問題は以下に述べる非晶質シリコンの選択成長技術を
用いることで容易に解決できる。
VD炉である。この装置は、真空ロードロック機構を有
しているために、シリコン電極表面が酸化されることな
く、反応チャンバまで導入できる。また、反応チャンバ
の到達真空度は1×10-8[Torr]である。このチ
ャンバ内でウェハ温度が安定するまで30分間保持した
後に、50[SCCM]のシラン(20%He希釈)ガ
スを流し0.006[Torr]で成膜した。
の形状が示されている。同図を参照すると、電極の厚さ
が20[nm]以下であることがわかる。したがって、
この電極に微結晶核形成処理を施した場合には、10
[nm]程度の小さなグレインしか形成できない。ま
た、この処理を施した電極は薄いために機械的なストレ
スに対して弱い。
用いて560[℃]で45分間の成膜を行った後にチャ
ンバ内に水素ガスを10[Torr]の圧力になるよう
な条件で30分間流し、この水素ガス雰囲気に保持して
いる間に450[℃]まで降温した電極の形状が示され
ている。同図を参照すると、電極が厚くなっていること
がわかる。この電極に堆積された膜は非晶質シリコンで
あった。
用いて560[℃]で45分間の成膜を行った後に真空
中アニールを40分間行った後の電極の形状が示されて
いる。同図を参照すると、シリンダ電極が厚くなったた
めに、大きなグレインが電極表面に形成できたことがわ
かる。この電極を用いて蓄積電荷量を調べた結果、通常
のシリンダ電極の2.2倍であった。
には実現できるがジシランガスを用いた場合には実現で
きない。この理由は、第2の実施形態で述べたように、
ジシランガスを非晶質シリコン電極に施した場合には多
結晶膜が堆積するためである。
“P”と呼ぶ)ドープ非晶質シリコン膜表面に微結晶核
を形成する方法について述べる。
の方法の利点を述べる。まず、最初にPドープ非晶質シ
リコン上への微結晶核形成過程についてジシランガス照
射と連続アニールの結果をもとに述べる。
コン膜を熱酸化したシリコン基板上に堆積した。Pドー
プ非晶質シリコンは、510[℃]でシランガスとPH
3 ガスとを用いてLPCVD法で形成した。このPドー
プ非晶質シリコン膜として、P濃度が1×1020[at
oms/cm3 ]の膜と5×1020[atoms/cm
3 ]の膜を用いた。この非晶質シリコン膜は、露光及び
反応性イオンエッチングによりパターニングした。
水を混合した溶液で洗浄し、電極表面の自然酸化膜を希
釈HF水溶液で除去した。HSG−Si形成にはUHV
−CVD装置(ANELVA製:SRE612)を用い
た。
(日立製作所製:S900)を用いた。またグレインの
微細な構造評価にはTEM(日立製作所製:H−900
0UHR)観察を用いた。
た。また、Pドープ非晶質シリコン上に形成したHSG
−Siグレイン及び非晶質シリコン中のP濃度分析をE
DX法(KEVEX DELTA plus定量トータ
ルシステム及びエネルギ分散型X線分析計(Energ
y Dispersive X−ray))を用いて行
った。この時の電子線加速電圧を100[kV]、電子
線径1[nm]、試料吸収電流10-9[A]とした。
Siliconhydride及びPの熱脱離に関して
は、TDS(Thermal Desorption
Spectroscope;昇温脱離分析)法を用いて
分析した。昇温速度75[℃/min.]で200
[℃]から800[℃]までの範囲の分析を行った。表
面の自然酸化膜をHF溶液で除去したPドープ非晶質シ
リコン膜を用いて分析した。
子線照射とアニール処理で形成した微結晶はグレインサ
イズが小さい領域では半球状を有するが、グレインサイ
ズが大きくなると球状を有することを第2の実施形態で
述べた。そこで最初に、Pドープ非晶質シリコン上の微
結晶の成長過程について検討した結果について述べる。
m3 ]のP濃度を有するPドープ非晶質シリコン上に形
成したグレインサイズ80[nm]の微結晶の断面TE
M像が示されている。これより、Pドープ非晶質シリコ
ン上に形成した微結晶は半球状を有していることがわか
る。
膜は凹んでいることがわかる。この形状は、既に述べた
ノンドープ非晶質シリコン膜上に形成した半球状グレイ
ンと非常に似ている。
晶面とが基本的に非晶質シリコン表面とほぼ同じ位置の
グレイン中心から、グレイン表面に向かい存在している
ことがわかる。また、前述したようにグレイン周辺の非
晶質シリコン膜が凹んでいることがわかる。
微結晶の成長過程は以下のように推測できる。
シリコン膜表面に微結晶核が形成される。この核に表面
をマイグレートしているシリコン原子あるいはP原子が
捕獲される過程を経る。この過程によりグレインが成長
し、グレイン周辺の非晶質シリコンが凹むのである。
プ非晶質シリコンの場合と同様にグレイン上をも非晶質
部から供給された原子が十分にマイグレーションするた
めであると考えられる。グレイン中の欠陥が集中する部
分は、ジシランの照射により形成した核に対応する。こ
の核を中心に成長するために、双晶面や積層欠陥がこの
核より表面に向かい形成される。
おいても、非晶質膜表面のグレインは、膜表面をマイグ
レートしている原子が微結晶核に捕獲され成長すると思
われる。また図18に示されているグレイン形状より、
グレイン周辺の凹みの部分とHSG−Siの体積がほぼ
同じであることがわかる。
×1020[atoms/cm3 ]であるため、Pドープ
非晶質シリコン中のP原子はシリコンの0.2[ato
m%]程度である。このことから、少なくともシリコン
原子はPドープ非晶質シリコン表面をマイグレートする
ことによりHSG−Siを形成すると考えられる。
cm3 ]の膜では、ジシラン照射後に微結晶核の形成は
確認できたが、アニール処理を施しても微結晶核成長は
起こらなかった。
ルにより、非晶質シリコン表面に半球状グレインの形成
が確認できたP濃度1×1020[atoms/cm3 ]
の膜上でのグレイン形成過程について説明する。
ン上のグレイン成長の律速因子としては、グレイン表面
を拡散しているシリコン原子の捕獲過程(反応律速)、
あるいはグレイン表面に供給される原子の拡散過程(供
給律速)、又はマイグレーションする原子の生成過程
(供給律速)が考えられる。このPドープ非晶質シリコ
ン上へのHSG−Si形成における律速過程を明確にす
るために、Pドープ非晶質シリコン膜上の半球状グレイ
ンのサイズ(2r)がジシラン照射後の真空中アニール
処理時間で変化する様子を調べた。この結果が図19に
示されている。
は、530[℃]、550[℃]、560[℃]、57
0[℃]、580[℃]として実験を行った。これよ
り、傾きがグレインのサイズに依存せず、ほぼ1/2で
あることから、グレインの成長においては、r2 が時間
tに比例することがわかる。
律速及び供給律速の状態で成長する過程が図20に示さ
れている。
給律速及び反応律速の状態での成長過程も比較のために
示されている。なお、図において、破線部分は微小時間
Δt後の表面形状、ΔVは微小時間Δt後の体積増加、
FS は単位面積あたりの供給原子数、NS は結晶表面の
成長サイト密度、fS は非晶質シリコン表面の平均マイ
グレーション長、SHSG はHSGの表面積である。
で粒径の時間依存性が異なることがわかる。成長表面の
反応(結晶化)で律速される場合には成長速度(粒径の
増加率)は一定になる。供給律速では、形状の変化の仕
方によって時間依存性が異なり、粒径の1乗〜3乗が時
間tに比例するという依存性を示す。
微結晶表面を拡散しているシリコン原子の捕獲過程(反
応律速)がシリコン表面微結晶の成長を律速しているの
であれば、グレイン半径(r)の成長速度が時間に対し
てリニアに増加するはずである。したがって、Pドープ
非晶質シリコン上でのグレイン成長でも、この過程が律
速となっていないことがわかる。
域で成長した場合には、グレイン形状により成長過程が
異なる。半球状を有する場合、グレインの成長において
は、r2 が時間tに比例する。
グレインに供給されたシリコン原子がグレイン中心部に
到達する前にグレインに捕獲されてしまうために台地形
状(Plateau)のグレインが形成される。この場
合には、グレインサイズが時間に比例して増加する。
は、第2の実施形態で詳細に説明したように、球状にグ
レインが成長する。この球状のグレインの成長の場合、
r3 が時間tに比例して増加する。
上の微結晶においては、供給律速領域で半球状グレイン
が成長することを意味していることがわかる。
照射によって微結晶核を形成した場合には、グレインの
成長初期段階でこの成長過程が観察できた。この場合の
律速要因は、マイグレートするシリコンの生成過程にあ
ることが知られている。
sumi,K.Ishida,J.Vac.Sci.T
echnol.A,Vol.11,No.6 2950
(1993)」には、シリコン原子の拡散過程が律速し
ている場合にも、グレインの成長において、r2 が時間
tに比例する現象が起こることが記載されている。
示す現象により引き起こされる。
に、グレインの外周と非晶質シリコンとが接触する部分
の面積が広がる。このグレインと非晶質シリコンとの接
触している円周長は、表面拡散しているシリコン原子の
取込口に対応する。
HSG−Siの成長に必要なマイグレーションしている
シリコン原子の取り込み部分の面積が時間に対してリニ
アに増加するために、捕獲原子量も時間に比例して増加
する。この時の成長過程は、次式に従うことを前述し
た。
晶質シリコンからグレインに単位時間流れ込む原子の流
量(Flow rate)[atoms・min-1・n
m-1]である。
oms/cm3 ]のPドープ非晶質シリコン上でのグレ
インの成長においてはr2 が時間f・tに比例し、グレ
イン成長の律速は微結晶上に供給されるシリコン原子あ
るいはP原子の供給レートfであることがわかる。
に、fのアレニウスプロットを作成した。これが図22
に示されている。
ン上のグレイン成長の活性化エネルギは2.8[eV]
程度であった。この活性化エネルギはノンドープ非晶質
シリコン上での微結晶成長の活性化エネルギ(2.4
[eV])に比べて大きくなっていることがわかる。ま
た、Pドープ非晶質シリコン上での微結晶成長過程がノ
ンドープ非晶質シリコン上と大きく異なる点として、グ
レインサイズに依存せずに半球状のグレインが得られる
点も挙げられる。
×1020[atoms/cm3 ]のP濃度を有する膜上
では、少なくともシリコン原子は膜表面をマイグレーシ
ョンして微結晶核に捕獲される現象が起こることがわか
った。ただし、非晶質シリコンにPが入ることで、微結
晶成長の活性化エネルギは、2.8[eV]程度と大き
くなった。
ン原子と同様にマイグレーションするのか、あるいは全
く異なる挙動をするのかを調べるために、グレイン内及
び非晶質シリコン中の組成をEDXを用いて分析した。
m3 ]のPドープ非晶質シリコン上に形成したグレイン
及びその周辺のP濃度(concentration)
が示されている。同図を参照すると、Pドープ非晶質シ
リコンの表面より突出したグレイン中には、Pがほとん
ど入っていないことがわかる。
ョン速度がシリコンに比べて非常に遅いか、あるいは、
Pが非晶質シリコン膜表面を拡散しグレインに供給され
る過程を経ないということがわかる。また、グレイン周
辺のPドープ非晶質シリコン膜最表面では、P濃度が極
端に低くなっていることがわかる。
P原子の表面拡散速度が非常に遅いのであれば、グレイ
ン周辺の非晶質シリコン最表面のP濃度が高くなるはず
である。また、表面マイグレーションしない場合にも、
グレイン中に取り込まれないPが非晶質シリコン表面に
析出すると考えられる。
原子濃度が低くなる理由として、Pが非晶質シリコン中
に拡散する過程、あるいは、膜表面のP原子が脱離する
過程が考えられる。膜表面のP原子が膜内部に拡散する
のであれば、膜内部のP濃度の変化として、確認できる
はずである。
Pドープ非晶質シリコン中のP濃度は最表面付近で急激
に低減していることがわかる。しかも、グレイン周辺の
Pドープ非晶質シリコンが凹んだ部分の表面でもP濃度
が低くなっている。これより、膜表面のPが膜中に拡散
しているとは考えにくい。
子の離脱があるかどうかを、昇温脱離法(TDS)を用
いて調べた。この測定においては、表面の自然酸化膜を
HF溶液で除去したP濃度が1×1020[atoms/
cm3 ]及び5×1020[atoms/cm3 ]のPド
ープ非晶質シリコン膜を用いた。
2 )及びシリコンハイドライド(siliconhyd
ride)に関して測定した結果が示されている。同図
には、温度とガス脱離量との関係が示されている。同図
を参照すると、HF溶液で自然酸化膜を除去した表面を
有するPドープ非晶質シリコン膜からの水素脱離は47
0[℃]、520[℃]で見られる。
ピークは、表面を水素ターミネイトしたシリコン基板か
らの水素脱離で見られるβ1及びβ2のピークに対応す
る。このβ1及びβ2のピークは、シリコン膜表面のd
ihydride phase及びmonohydri
de phaseからの水素脱離の過程をそれぞれ意味
している。このことは、文献「Y.J.Chabel,
G.S.Higashi,K.Raghavachar
i,V.A.Burrows,J.Vac.Sci.T
echnol.A.Vol.7,No.3,2104頁
(1989)」及び文献「C.Michael,Gre
enlief,Stephen M.Gates,an
d Philip A.Holbert,J.Vac.
Sci.Technol.A.Vol.7,No.3,
1845頁(1989)」に記載されている。
理で膜表面のシリコンボンドにターミネイトされている
水素の脱離に対応していると考えられる。
認できる。すなわち、500[℃]から600[℃]の
範囲で表れるピークと、700[℃]以上で表れるピー
クである。
Pの脱離は、Pの原子としての脱離であることがわか
る。この脱離は、P濃度が1×1020[atoms/c
m3 ]の試料において確認できた。一方、700[℃]
以上で見られる脱離は、P原子及びP2 分子の両方の形
で観測できる。
/cm3 ]のP含有量の膜からの方が強かった。この7
00[℃]以上での脱離はP2 分子の脱離だと考えられ
る。P原子は質量分析計内での分解及び分子のダブルチ
ャージにより観測されたと考えられる。
020[atoms/cm3 ])にHSG−Siの形成直
後は、グレイン中にP原子が取り込まれ難いことを前述
した。しかし、グレイン中にPが拡散しないのであれ
ば、キャパシタの蓄積電極中に空乏層が形成されてしま
うために実際のデバイスに使用することはできない。
行った結果について説明する。図25には、キャパシタ
の蓄積容量とゲート電極との関係が示されている。同図
を参照すると、蓄積電極中に空乏層が広がらない程度に
十分に不純物が添加されていることがわかる。
度をEDX分析により調べた結果、5×1019[ato
ms/cm3 ]のPがグレインに取り込まれていること
がわかった。このことより、キャパシタ形成プロセスを
経ることにより、Pドープ非晶質シリコン内部からグレ
イン中にPが拡散していることがわかる。キャパシタ形
成プロセス温度はPドープ非晶質シリコン上へのグレイ
ン形成温度(約550[℃])に比べて800[℃]程
度と高い。この熱処理を経ることでPがグレイン中に拡
散したと考えられる。
表面凹凸の状態を変えることなく、PをHSG−Si中
に拡散するには特殊な条件が必要となる。例えば、HS
G−Si形成直後には膜表面には何もターミネイション
されていない。このような状態の電極を直接800
[℃]程度まで加熱した場合、HSG−Siを構成する
シリコンが再び表面マイグレーションしてしまう。これ
により、表面の凹凸が潰れてしまう。
コン原子が動かないようにすることが重要である。この
方法として、HSG−Si形成直後にアンモニア(NH
3 )雰囲気に暴露し、この雰囲気中で加熱処理すること
が非常に有効であることを見出した。前述したようにH
SG−Si形成直後には、膜表面は清浄である。このよ
うな表面にHSG形成を行った温度でアンモニアガスを
流した場合には、即座に表面のシリコンに窒素がターミ
ネイションすることを見出した。この窒素は、水素等と
異なり、加熱しても脱離せずにシリコン膜表面に安定し
て残留する。この結果、HSG−Siを形成した電極の
表面状態を変えることなく、グレイン中に不純物を拡散
できる。
形成を行うチャンバ内で行ってもよいし、別のチャンバ
に移送して行ってもよい。同一チャンバ内で行う場合
は、HSG形成温度で暴露した後、他のガス雰囲気で加
熱してもよい。また、アンモニアに暴露したまま加熱処
理してもよい。さらに、HSG形成温度でアンモニアに
暴露し、この後に別の装置内でアニールを行ってもよ
い。
ンモニアにさらす場合には、HSG形成温度以下の温度
でアンモニアを流し、この後に昇温することが重要であ
る。この理由は、窒化する前にHSG形成温度より高い
温度に加熱してしまうとHSG−Siの形状が変化して
しまうためである。一旦、HSG形成温度付近で、窒化
してしまえば、この後の昇温時の雰囲気は特に限定しな
い。また、この窒化膜は非常に薄いために、この処理後
に除去しなくてもキャパシタ特性に悪影響を及ぼさな
い。したがって、容量絶縁膜の種類に依存せず、残して
おくことが可能である。ただし、除去してもよい。
を考察する。
ms/cm3 ]程度のP原子を添加しても、シリコン原
子は表面拡散するため半球状のグレインが形成されるこ
とを前述した。しかし、グレイン成長の活性化エネルギ
が増加することも明らかになった。また、Pドープ非晶
質シリコン中のP濃度が5×1020[atoms/cm
3 ]以上ではジシラン照射により微結晶核は形成される
が、アニール処理を施しても微結晶核の成長はほとんど
起こらないことを前述した。
ン上に形成される半球状グレインの成長過程について議
論する。
ms/cm3 ]程度のP原子を添加しても半球状のグレ
インが成長することを前述した。このようにグレイン
が、r2 がf・tに比例して成長する場合の律速因子と
して、グレイン表面に供給される原子の拡散過程、また
は、マイグレーションする原子の生成過程が考えられ
る。どちらが律速要因として働いているのかを知るため
には、P原子の挙動を明確にする必要がある。
ン中にPが拡散していないことがわかる。これより、P
原子の表面マイグレーション速度が非常に遅いか、ある
いはP原子が非晶質シリコン膜表面を拡散してグレイン
に供給されるという過程を経ないことがわかる。
の非晶質シリコン最表面のPの濃度が高くなるはずであ
る。しかし、前述したように、Pドープ非晶質シリコン
の最表面でPの濃度が低下していることから、膜表面の
P原子は膜内に拡散するか、あるいは膜の最表面から気
相中に脱離するかのどちらかの現象が起こっているはず
である。
膜表面近傍のPの濃度は、膜表面に向って低くなってい
ることがわかる。一方、TDS分析の結果(図24)よ
り、Pの濃度が1×1020[atoms/cm3 ]を有
するPドープ非晶質シリコンでは、最表面のP原子が5
00[℃]以上で気相中に脱離する過程が起こることが
わかる。この現象が起こっているのであれば、Pドープ
非晶質シリコン膜表面でのPの濃度の低下が理解でき
る。
周辺の非晶質シリコン表面を構成しているほとんどの原
子はシリコンであることがわかる。これより、HSG−
Siの形成に際して、P原子はシリコン原子と同じよう
に非晶質シリコン表面をマイグレートし、グレインに取
り込まれるのではなく、表面から脱離することがわか
る。
っていないPの濃度が5×1020[atoms/c
m3 ]を有するPドープ非晶質シリコン上では、非晶質
シリコン表面の微結晶核がアニール処理を施しても成長
しない。TDS分析の結果から、この膜では500
[℃]から600[℃]の間でP原子の脱離は、ほとん
ど起こらないことがわかる。これより、P原子が膜表面
から脱離しない限り、シリコン原子がPドープ非晶質シ
リコン膜表面を拡散できないと考えられる。
脱離について考える。
cm3 ]のPの濃度を有するPドープ非晶質シリコン膜
表面にHSG−Siの形成処理を施した場合、表面から
10[nm]程度の深さから膜表面に向って、Pの濃度
が徐々に低下していることがわかる。このことは、非晶
質シリコン中をP原子が500[℃]程度で拡散してお
り、このP原子が表面に到達した場合に脱離することを
意味していると考えられる。
[℃]程度にピークを持っていることがわかる。このこ
とから、Pの脱離は、一見、最表面のPのみが脱離して
いると考えられる。
でPドープ非晶質シリコン膜を加熱した時に、膜中から
脱離するガスを分析する方法である。
600[℃]付近で結晶化する。Pドープ非晶質シリコ
ンの電気抵抗は高い。しかし、結晶化することで抵抗値
が大幅に低減する。この理由はPドープ非晶質シリコン
中では、Pはシリコンと十分なネットワークを構成して
いないが、結晶化することでシリコン原子と結合し、電
気的に活性化するためである。
がピークを持つ意味を次のように考える。
コンとの結合が弱い。また、ほとんどのシリコン及びP
のダングリングボンドは水素でターミネートされてい
る。このため、500[℃]程度でもP原子がシリコン
膜中を拡散する。この拡散の際に、表面に到達したP原
子は膜表面から脱離する。この過程により、Pの原子と
しての脱離が生ずる。しかし、分析に伴いPドープ非晶
質シリコンの温度が上がり、Pドープ非晶質シリコン膜
が結晶化すると、Pとシリコンとの結合が強くなり、P
の拡散係数が小さくなると考えられる。このために、P
の脱離が抑制され、脱離温度にピークが存在したものと
考えられる。Pの濃度が1×1020[atoms/cm
3 ]を有するPドープ非晶質シリコン上でのHSG−S
iの形成はこの過程が主に起こっていると考える。
cm3 ]を有するPドープ非晶質シリコン上からの、P
の脱離について考える。
kawa,M.Iida,Y.Isobe,and
K.Kawamoto,Jpn.J.Appl.Phy
s.Vol.32 Part.1 No.11A,48
63頁(1993)」には、高濃度にPを添加した自然
酸化膜のないシリコンを加熱した場合、500[℃]程
度から表面にPがパイルアップすることが記載されてい
る。この表面にパイルアップしたPは主に700[℃]
以上でP2 分子として脱離する。
献「R.M.Wallace,P.A.Taylor,
W.J.Choyke,and J.T.Yates,
J.Appl.Phys.Vol.68 No.7,3
669頁(1990)」に記載されているように、シリ
コン表面のシリコン−P結合しているボンドのP同士が
結合して脱離するというものである。
非晶質シリコン膜からのPの脱離過程を以下のように考
える。
[℃]程度までPドープ非晶質シリコンを加熱すると、
Pが膜中を拡散し、表面にP原子が析出する。この析出
したPは原子として膜表面から脱離する。しかし、表面
から脱離するPの量よりも、膜中から表面にPが拡散す
る速度が速いために、Pが表面にパイルアップ(析出)
する。
ために、P原子単独では脱離できなくなる。このため、
700[℃]以上でP2 分子として脱離する強度が強く
なるものと考える。要するに、1×1020[atoms
/cm3 ]のPの濃度を有する膜との違いは、Pの表面
への析出速度の違いだと考える。実際、高濃度にPを添
加したシリコン基板及び多結晶シリコンから500
[℃]程度でわずかなP原子の脱離が存在することが、
文献「Y.Kamiura,Y.Mizokawa,
M.Iida,Y.Isobe,and K.Kawa
moto,Jpn.J.Appl.Phys.Vol.
32 Part.1 No.11A,4863頁(19
93)」に記載されている。
m3 ]を有するPドープ非晶質シリコンの表面自然酸化
膜を除去した時には、P原子の脱離は確認できなかっ
た。しかし、実際には脱離は存在するが装置の検出限界
以下であったものと考えられる。
/cm3 ]を有するPドープ非晶質シリコン膜上にHS
G−Siが形成されなかった原因は、P2 分子の脱離温
度がHSG−Siの形成温度より高いために、HSG−
Siの形成プロセスの温度範囲では非晶質シリコン表面
にPが析出した状態になっていたためと考える。これよ
り、Pの500[℃]程度でのP原子としての脱離がH
SG−Siの形成過程の律速になっていることがわか
る。このことは、PがHSG−Siの形成温度領域で膜
表面から脱離する過程がHSG−Si成長に必要なシリ
コン原子のマイグレーションの律速過程になることを意
味する。
ンサイズに依存せず半球状のグレインが形成される。一
方、ノンドープ非晶質シリコン上のグレインは、成長初
期には膜表面にターミネイトされている水素の脱離エネ
ルギ(1.8[eV])に律速され半球状のグレインが
成長した。
トされている水素の脱離が進んでくると、グレイン周辺
のシリコン膜の凹部(水素ターミネイトの影響を受けな
い部分)から主にシリコン原子が供給され球状のグレイ
ンが成長した。ところが、Pドープ非晶質シリコン上で
のグレイン成長実験の温度範囲では、グレインサイズに
依存せず水素脱離の律速している状態は確認できなかっ
た。このことは、以下のように説明できる。
ターミネイトされている水素の脱離がPの脱離に比べて
低温で起こっていることがわかる。特に、脱離量の多い
Si−Hからの水素脱離は、Pの脱離が起こる温度より
僅かに低い温度で起こっていることがわかる。このこと
から、Pドープ非晶質シリコン上での微結晶成長に水素
脱離の効果が影響を及ぼさない理由は、水素の脱離が、
Pの脱離よりも低温で起こっているためであると考えら
れる。
ンがサイズに依存せず半球状を有する理由について考え
る。
G−Siの形成過程の概略図が示されている。
供給されるシリコン原子の流量fは、Pの脱離(des
orption)に律速されることを前述した。Pドー
プ非晶質シリコン膜は、シランガスとPH3 ガスとを用
いてLPCVD法により形成している。したがって、H
SG−Siの形成前には膜内部のPの濃度の分布は一様
である。このことは、HSG−Siの形成の律速要因で
あるPが膜中に一様に分布していることを意味する。
にのみ水素がターミネイトされているため、膜表面での
みマイグレーションするシリコン原子を生成する過程が
水素脱離の影響を受けた。しかし、Pが膜中に均一に分
布しているのでは、最表面からPが脱離して最表面のマ
イグレーションできるシリコン原子を生成しても、新し
く最表面になった所では、またPが存在するためシリコ
ン原子のマイグレーションは起こらない。
の過程がグレイン成長を律速すると考えられる。要する
に、ノンドープ非晶質シリコンの場合と異なり、前述し
たように律速過程が膜内部まで均一に存在するために、
Pの脱離に律速されない部分のシリコンがグレインに供
給される過程が顕在化することもないために、半球状の
グレインがサイズに依存せず成長する。
上での微結晶成長過程を以下のように推測する。
[℃]から580[℃]の範囲の温度では、Pドープ非
晶質シリコン膜は非晶質状態を保っている。この状態で
は、P原子が非晶質シリコン膜中を拡散する。表面に到
達したP原子は、表面から脱離する。このために、Pド
ープ非晶質シリコン膜表面付近のPの濃度は低下する。
が膜表面をマイグレーションできるようになり、微結晶
核に供給される。これにより、グレインは成長するので
ある。
が消費されても、温度が一定であるために、Pの拡散及
び脱離過程が平衡状態にあるためにHSG−Si成長は
継続する。以上のことから、Pドープ非晶質シリコン上
の微結晶成長の活性化エネルギは、Pドープ非晶質シリ
コン中のPの拡散と脱離エネルギの和であると考える。
Pドープ非晶質シリコン中のPの濃度が表面付近で薄く
なっている層の厚さから、Pのマイグレーション長は1
0[nm]程度であると考える。
ドープ非晶質シリコン膜表面上のPは表面マイグレーシ
ョンしてグレインに供給されるのではなく、非晶質シリ
コン表面から脱離することを前述した。それでは、グレ
イン中のPはどのような過程を経てグレインに供給され
てきたかを考える。
HSG−Siの形成直後にはグレインの成長が起こり始
めた部分の近い位置にPが取り込まれていることがわか
る。しかし、グレインの外周部にはPが取り込まれてい
ない。
イン下部から供給されてきていることがわかる。また、
容量絶縁膜形成プロセスで800[℃]程度の熱処理が
入ることで、グレイン中に高濃度のPが取り込まれる。
この過程は、P原子の熱拡散により起こっていると考え
られる。
照射とその後のアニール処理でPドープ非晶質シリコン
膜上へのHSG−Siの形成を検討した結果、以下のこ
とがわかった。
面をマイグレーションしてグレインに供給される。この
シリコン原子のマイグレーションには、膜の最表面から
P原子が脱離する過程が律速となる。
にHSG−Siを形成(2.3[eV])する場合の活
性化エネルギに比べPドープ非晶質シリコン上に微結晶
核を形成する活性化エネルギ2.9[eV]は大きく異
なる。よって、Pの濃度が高い膜ではプロセス温度でP
が表面から脱離しないために微結晶が成長しない。した
がって、膜表面のPの濃度を低減することが重要であ
る。
晶核形成過程について述べた。これより、ジシランガス
照射と連続アニール処理を用いた場合、非晶質シリコン
中のPの濃度が高いときには微結晶が成長できないこと
が明らかとなった。
を用いることでこの問題が解決できることを述べる。
を以下に述べる。平坦な膜表面を有するPドープ非晶質
シリコン膜を熱酸化したシリコン基板上に堆積した。P
ドープ非晶質シリコンは、510[℃]でジシランガス
とPH3 ガスとを用いてLPCVD法で形成した。
の濃度が3×1020[atoms/cm3 ]、及び5×
1020[atoms/cm3 ]の膜を用いた。この非晶
質シリコン膜は、露光及び反応性イオンエッチングによ
りパターニングした。この後、アンモニア、過酸化水素
水及び純水を混合した溶液で洗浄し、電極表面の自然酸
化膜を希釈HF水溶液で除去した。
れたウェハを560[℃]に加熱した縦形LPCVD炉
に導入した。この装置は、真空ロードロック機構を有し
ているために、シリコン電極表面が酸化されることな
く、反応チャンバまで導入できる。
0-8[Torr]である。このチャンバ内でウェハの温
度が安定するまで30分間保持した後に、流量50[S
CCM]のシランガス(20%He希釈)をチャンバに
導入し、0.006[Torr]で成膜した。
上に非晶質シリコン膜が選択的に形成される。この選択
的に成長した膜はシランガス(20%He希釈)だけで
成膜しているために、本来は不純物を含まない筈であ
る。しかしながら、実際に成長した膜の中には、Pが観
測された。
晶質シリコンを成膜した場合、Pの濃度勾配が生ずる。
したがって、非晶質シリコン成長中にPがノンドープ非
晶質シリコン膜の中に拡散する。この温度でPは膜内を
拡散することが、前述したEDXの結果よりわかる。
短いために、HSG−Siが形成される膜表面付近での
Pの濃度を低減できる。この結果、前述したPの濃度の
低い1×1020[atoms/cm3 ]の膜と同じよう
に、Pが膜表面から微結晶成長温度で脱離するようにな
るため、電極表面への凹凸形成が実現できる。
m3 ]、及び5×1020[atoms/cm3 ]の膜
に、シランガス照射を異なる時間施した後に、連続して
40分間の窒素中アニール処理を行ったときの容量増加
率が図27に示されている。
プ非晶質シリコン膜表面にも微結晶の成長が可能となっ
たために、表面積が増加したことがわかる。ただし、P
の濃度が高い膜上に凹凸を形成するためには、シランガ
スの照射時間を長くする必要がある。
成長し、膜表面のPの濃度を低下させるのに厚い膜を成
長する必要があるためである。また、Pが濃いためにシ
ランガスの付着係数が低くなっていることも一因と考え
られる。
ドープ非晶質シリコン上に微結晶核を直接堆積すること
はできない。しかし、ノンドープ非晶質シリコン膜をP
ドープシリコン上に成長することで、膜表面のPの濃度
が下がり、これによりPが膜表面から脱離する。
原子が表面をマイグレーションし、微結晶核が膜表面に
形成されるようになる。この結晶核に、マイグレーショ
ンしているシリコン原子が捕獲され、微結晶が成長する
のである。
セスでは非晶質シリコン膜表面のPの濃度が高い場合に
も、最表面のPの濃度を下げることが可能となるために
表面への微結晶形成が可能となる。これにより、表面凹
凸が形成でき、表面積を増加することが可能となる。
した場合には、容量増加率が低くなっていることがわか
る。この理由は、次の第5の実施形態に示されているよ
うに、グレインサイズが小さくなるためである。
することで、サイズの比較的大きい微結晶が形成される
ために、容量増加率が低減しない。詳細は次の第5の実
施形態で述べる。
ランガス照射を施した場合、非晶質シリコンが選択的に
成長することを述べた。この非晶質シリコン成長後に真
空アニール処理を施すことで、微結晶核が熱エネルギに
より形成されることも前述した。このために、グレイン
サイズの均一性に乏しいことを述べた。以下には、この
問題を解決する手法について述べる。
コン(P:3×1020[atoms/cm3 ])を、熱
酸化したシリコン基板上に堆積させた。Pドープ非晶質
シリコンは、510[℃]でシランガスとPH3 ガスと
を用いてLPCVD法で形成した。
イオンエッチングによりパターニングした。この後、ア
ンモニア、過酸化水素水及び純水を混合した水溶液によ
る洗浄を施し、電極表面の自然酸化膜を希釈HF水溶液
で除去した。上述したPドープ非晶質シリコンが形成さ
れたウェハを560[℃]に加熱した縦形LPCVD炉
に導入した。
ているために、シリコン電極表面が酸化されることな
く、反応チャンバまで導入できる。また、反応チャンバ
の到達真空度は1×10-8[Torr]である。このチ
ャンバ内でウェハ温度が安定するまで30分間保持した
後に、流量50[SCCM]のシランガス(20%He
希釈)ガスをチャンバに導入し、0.006[Tor
r]で40分間の成膜を行った。
上に非晶質シリコン膜が選択的に形成される。次に連続
して真空アニールを行った。この処理により、非晶質シ
リコン電極上に微結晶核が形成される。
0分行った時点でチャンバ内に酸素を1分間導入し
(0.01[Torr])、再び、真空アニールを40
分、35分、25分間それぞれの試料に対して施した。
この結果が図28に示されている。
後に酸素を導入し、再び40分間のアニール処理を施し
た場合(同図(a))には、グレインの密度は低く、グ
レインサイズが大きくなっていることがわかる。また、
10分間の真空アニール後に酸素を導入し再び35分間
アニール処理を施した試料の場合(同図(b))には、
5分後に酸素を導入した試料に比べてグレイン密度がほ
ぼ2倍になっていることがわかる。さらに、20分の真
空アニール後に酸素を照射し再び25分間アニール処理
を施した試料の場合(同図(c))には、グレイン密度
がさらに高くなっていることがわかる。また、グレイン
密度の増加に伴い、グレインのサイズは小さくなってい
る。
い領域で、容量増加率が異なるライン(破線と実線)が
それぞれ2本あるが、破線はシランガス照射後に連続ア
ニール処理しているものであり、実線はアニール開始後
5分で第5の実施形態による酸素照射を行ったものであ
る。
る。
した非晶質シリコンを真空アニール処理することで、微
結晶核が熱エネルギにより形成される。この微結晶核
は、アニール時間の増加に伴って増える。
でのシリコン原子のマイグレーションが抑制される。よ
って、酸素を照射した時点で核の発生が止まると考えら
れる。
イグレーションが完全に抑制されるのであればグレイン
の成長も起こらない筈である。しかし、酸素照射後にア
ニール処理を施すことで実際にグレインは成長している
ことが確認できる。
する。
表面は酸化される。しかし、この酸化膜は粗であり、非
常に薄い膜である。したがって、シリコン表面をマイグ
レーションするシリコン原子は存在するものの、マイグ
レーションするシリコンの絶対量は減少する。
くくなる。この理由は、臨界核の大きさに達するまでに
時間がかかるために、核が消滅する確率が高くなるため
だと考えられる。
微結晶は、シリコン原子を捕獲し、これによって成長す
る。そして、成長するに伴い、微結晶は微結晶核周辺の
シリコン原子が消費されるために、その形状が変化す
る。
核の周辺でのみシリコン原子を生成する部分の表面積が
増加する。したがって、核の密度は酸素照射した時より
増加せずに、微結晶のみが成長する。これにより、グレ
インの密度とそのサイズとの制御が可能となる。
Pが熱脱離することで電極表面でシリコン原子がマイグ
レーションすることが可能となり、HSGが形成できる
ことを述べた。このことは、リンが膜表面に存在した場
合、表面でのシリコン原子のマイグレーションが抑制さ
れることを意味する。これを、解決する方法として、P
−doped非晶質シリコン膜の表面に非晶質シリコン
膜を堆積し、HSG−Siを形成する方法について第5
の実施形態で述べた。この方法を用いることで、リン濃
度に依存せず、電極にHSG−Siを形成することが可
能となる。
−doped非晶質シリコンに形成した場合の効果につ
いて述べる。
質シリコン膜を熱酸化したシリコン基板上に堆積した。
P−doped非晶質シリコンは510[℃]でSiH
4 ガスとPH3 ガスを用いてLPCVD法で形成した。
このP−doped非晶質シリコン膜として、リン濃度
が1×1020[atoms/cm3 ]と低い膜を堆積し
た。この非晶質シリコン膜は、露光および反応性イオン
エッチングによりパターニングした。この後、RCA洗
浄を施し、電極表面の自然酸化膜を希釈HF水溶液で除
去した。上述したリンドープ非晶質シリコンが形成され
たウェハを560[℃]に加熱した縦形LPCVD炉に
導入した。この装置は、真空ロードロック機構を有して
いるために、シリコン電極表面が酸化されることなく、
反応チャンバまで導入できる。また、反応チャンバの到
達真空度は1×10-8[Torr]である。このチャン
バ内でウェハ温度が安定するまで30分間保持した後
に、流量50[SCCM]のSiH4 (20%He希
釈)ガスをチャンバに導入し、0.006[Torr]
で成膜した。
ン上に堆積される非晶質シリコン膜厚を薄くしたときの
効果を確認するためにSiH4 ガスの照射時間を変化さ
せた。また、この実験ではグレイン成長の効果を同じと
するために、SiH4 ガス照射後の不活性ガス雰囲気中
でのアニール時間を30分に固定した。この結果を図3
0に示す。図(a)にはSiH4 照射無し、図(b)に
は5分照射、図(c)には10分照射、図(d)には2
0分照射の結果を示す。これより、照射時間が短いほ
ど、HSG−Siの形成密度が低いことがわかる。この
結果は、図5で説明したSi2 H6 の照射と同じ傾向に
あることがわかる。しかし、前述したように、SiH4
ガスを用いて厚いシリコン膜を堆積した場合には非晶質
シリコンとなる。従って、SiH4 ガス照射開始時点
で、Si2 H6 照射を施した場合のような非晶質シリコ
ン電極上への直接核形成が起こっていないことがわか
る。仮に、非晶質シリコン上に核形成が起こっているの
であれば、その上に成長する膜は全て、結晶化してしま
う筈である。しかし、SiH4 を用いた場合には、実際
に非晶質シリコン膜の選択成長が確認されている。
い領域で、照射時間とグレイン密度が比例する理由を詳
細に説明する。
シリコンが選択的に形成される筈である。ただし、この
選択的に成長した膜はSiH4 (20%He希釈)ガス
だけで成膜しているために、本来は不純物を含まない筈
であるが、リンがこの膜中にも拡散される。しかし、選
択成長した非晶質シリコン膜中のリン濃度は電極中の濃
度に比べ非常に少ない。従って、リンドープト非晶質シ
リコン上に堆積したシリコン層の原子は、この温度でマ
イグレーションを起こしやすい。この結果、SiH4 照
射を終えてアニールを開始しはじめた時点で、マイグレ
ーションを開始したシリコン原子が集まった核が形成さ
れる。この現象は、厚い非晶質シリコン膜をリンドープ
非晶質シリコン電極に形成した場合とほぼ同じである。
しかし、非晶質シリコンを成長する時間を短くしていっ
た場合、動きやすいシリコン原子を供給する選択的に成
長した非晶質シリコンの量は数10原子層から1原子層
以下というような状態が実現できる。HSG−Siを形
成する場合には、リンドープ非晶質シリコン上に臨界核
以上の大きさの核を形成する必要がある。電極表面をマ
イグレーションしやすい非晶質シリコン層の量が少ない
ことは、臨界核以上になる核結晶の形成される数が減少
することを意味する。
10分でHSG−Si密度が低いのは、非晶質シリコン
の供給量が少なかったために、電極表面にまばらにしか
臨界核を越えるような微結晶が成長しなかったためと考
えられる。また、SiH4 照射時間を20分程度まで増
加することで、HSG−Siで電極表面が覆われる程度
にまで、臨界核が適度な密度で成長したと考えられる。
することで、直接微結晶核密度を制御することも可能と
なる。この方法は、アニール後に酸素照射処理等がいら
ないために、簡略にHSGを形成する技術として有効で
ある。また、本方法を用いた場合には、電極の膜厚増加
はほとんど見られない。
4 照射時間を変化させたときの容量増加率を示した。グ
レインの密度が増えるに従って、容量が増加しているこ
とがわかる。図31の全体的な傾向は、図27の傾向に
非常に近い。この理由を以下に述べる。図27に示した
結果は、高濃度のリンドープ非晶質シリコン上へのHS
G形成の結果である。高濃度のリンドープ非晶質シリコ
ン上に非晶質シリコンを堆積した場合には、堆積したシ
リコン膜中に拡散してくるリンの濃度が高い。この結
果、シランガスを照射して形成した膜厚が薄いときに
は、高濃度のリンによりシリコン原子がマイグレーショ
ンしにくい。シリコン原子がマイグレーションできる程
度にリン濃度の薄い非晶質シリコン層を形成するために
は、シラン照射時間を増加し、非晶質シリコンの膜厚を
増加する必要がある。また、高濃度にリンがドープされ
た電極にHSGを形成する場合に、シラン照射時間を増
加しなければならない理由として、リンが高濃度に入っ
ている膜への非晶質シリコンの堆積開始までに潜伏時間
が存在するためである。
クメモリ(DRAM)に本発明を適用した場合につき説
明する。図32および33はそのプロセスの工程断面図
を示す。
シリコン基体320に選択的にフィールド酸化膜321
を形成し、DRAMセルにおけるトランジスタのポリシ
リコンゲート323(ワード線ともなる)を選択的に形
成する。なお、図面では、二つのDRAMセルのための
ゲート323がゲート絶縁膜325を介して形成されて
おり、フィールド酸化膜321上には他のセルのゲート
から延びるワード線が形成されている。これらゲート3
23およびフィールド酸化膜321をマスクにしてN型
の不純物(リンやヒ素)が基体320中に選択的に導入
され、各トランジスタのソース/ドレイン領域としての
不純物領域322が形成される。この後、シリコン酸化
膜やボロンおよび/又はリン含有のシリコン酸化膜32
4が全面に形成される。
線コンタクトホール329が絶縁膜324に形成されて
二つのセルの共通領域322の一部が露出される。この
コンタクトホール329は不純物含有のポリシリコン3
30に埋められ、さらにタングステンシリサイドのよう
な高融点金属シリサイド層331がポリシリコン層33
0に接触して形成される。かくしてビット線335が形
成される。
化膜等の絶縁膜が全面に堆積されて厚い絶縁層340が
形成され、キャパシタコンタクトホール341が選択的
に形成される。このコンタクトホール341を埋めて絶
縁膜340の全面にリンドープの非晶質シリコン層が形
成され、選択的に除去されてキャパシタのストレージ用
非晶質シリコン電極層345が形成される。
した第4又は第6の実施形態に従って各非晶質シリコン
電極層345の表面の自然酸化膜を除去して清浄化し、
シランガスの照射により非常に薄いノンドープの非晶質
シリコン層をデポジットし、不活性ガス中で連続アニー
ルして、半球状又は球状のシリコンのグレイン成長によ
り、電極層345の表面を凹凸として、非晶質シリコン
によるストレージ電極350を形成する。
有雰囲気中で熱処理して各ストレージ電極350上に熱
窒化シリコン膜を含む誘電体膜360を形成する。この
ときの熱処理により、各電極350の表面のシリコング
レインに内部からリンが拡散する。また、シリコン電極
350の多結晶化が進む。そして、リンドープの多結晶
又は非晶質シリコンによりセルプレート電極層370が
形成される。
プのDRAMセルのプロセスを示す。図32と同一構成
部は同じ番号で示してその説明は省略する。
40にキャパシタコンタクトホール341を形成した
後、リンドープの非晶質シリコン層をホール341を埋
めながら絶縁膜340上にデポジットし、さらにシリコ
ン酸化膜のような絶縁膜を形成してパターニングする。
この結果、図34(a)のように、各キャパシタコンタ
クトホール341を埋めその上に絶縁膜410を有する
非晶質シリコン層400が形成される。
ン層をデポジットし、絶縁膜410の上表面が露出する
までエッチバックする。そして、絶縁膜410を除去す
ることにより、図34(b)に示すように、各キャパシ
タのシリンダ非晶質シリコン層450が形成される。
コン層450の表面をクリーニングし、シランガスの照
射により比較的厚いノンドープの非晶質シリコンをデポ
ジットし、不活性ガス中でアニールすることにより、表
面が凹凸とされたシリンダシリコン電極層460が、図
34(c)のように形成される。この後、図33(b)
と同様にして誘電体膜470を形成し、その上にセルプ
レート電極層480を形成する。
が大きいDRAMが提供される。
て、非晶質シリコン層を形成し、水素や酸素等のシリコ
ン原子と結合あるいは反応するガスを照射することで表
面が平坦化されたシリコン層が形成されることを説明し
たが、このシリコン層をSRAMの負荷用トランジスタ
に適用した場合を第9の実施形態として以下に説明す
る。図35−図37はそのプロセス断面図である。
子分離領域に、LOCOS法を用いて選択酸化処理によ
り素子分離酸化膜502を形成した。素子形成領域に8
50[℃]で熱酸化を行いゲート酸化膜503を形成し
た。ゲート酸化膜の所定の位置に、バッファードフッ酸
を用いたウェットエッチング等により、レジストマスク
を用いてコンタクト孔504を開孔した。これらのコン
タクト孔がウェットエッチングにより形成できるのは、
多少のオーバーエッチングによりこれらのコンタクト孔
の口径が多少広くなっても支障は無いからである。次
に、全面にLPCVD法によりin−situ P−d
opedシリコン膜を620[℃]で堆積し、N型の多
結晶シリコン膜を形成した。続いてスパッタリング法に
よりタングステンシリサイド膜を堆積した。これらの積
層膜は、レジストをマスクとしたドライエッチング処理
によりパターニングされ、ゲート電極505を形成し
た。ゲート電極505は、それぞれコンタクト孔504
を介してP型シリコン基板501表面に接続している。
このとき、例えばコンタクト孔504におけるゲート電
極505の先端とゲート酸化膜503とのオーバーラッ
プマージンは、0.1μm程度である。フィールド酸化
膜502とゲート電極505とをマスクにしたヒ素のイ
オン注入等により、P型シリコン基板501の表面には
N型拡散層506が形成される。このN型拡散層506
等の不純物濃度は1020から1021[atoms/cm
3 ]程度となる濃度でイオン注入処理を施した。この時
の断面状態図を図35(a)に示した。
シリコン酸化膜507を全面に形成した。この断面図で
は描けないために、図は省略されているがN型拡散層5
06に達する接地コンタクト孔508をレジストマスク
を用いて層間絶縁膜507に開口した。次にスパッタリ
ング法により、全面にタングステンシリサイド膜を堆積
した。このタングステンシリサイド膜の所定の領域に開
口部が形成され、接地コンタクト孔508を介してN型
拡散層506に接続される接地線509が形成される。
を有する層間絶縁膜(シリコン酸化膜)513を全面に
堆積する。このときの断面状態図を図35(b)に示し
た。
7を貫通して、それぞれ概ねコンタクト孔504の直上
の部分のゲート電極505に達するコンタクト孔514
が形成される。このコンタクト孔はレジストをマスクと
してドライエッチング処理により開口した。このときの
状態図を図35(c)に示した。
ン膜を形成し、イオン注入法により1016から10
19[atoms/cm3 ]のN型不純物であるヒ素をド
ープした(ただし、P型の不純物でもよい)。この多結
晶シリコン膜はレジストをマスクとしてドライエッチン
グ処理することでパターニングされ、ゲート電極521
が形成される。これらのゲート電極521は、コンタク
ト孔514を介して、それぞれ上記ゲート電極505に
接続される。このときの断面状態図を図36(a)に示
した。
膜からなるゲート絶縁膜523を全面に形成した。この
成膜は、800[℃]でSiH4 とN2 Oガスを混合し
た雰囲気下で行った。この雰囲気で堆積した膜は段差被
覆性に優れているために、この種のデバイスのゲート絶
縁膜として優れている。尚、本実施形態ではシリコン酸
化膜をゲート絶縁膜に用いたが、酸化膜と窒化膜の積層
膜でもよいし、オキシナイトライド膜を用いてもよい。
口部を有するフォトレジスト膜529をマスクにしてゲ
ート絶縁膜523を異方性ドライエッチングし、それぞ
れゲート電極521にコンタクト孔524が形成され
る。この異方性ドライエッチングは、オーバーエッチン
グぎみに行うことが好ましい。これは、例えばコンタク
ト孔514の側壁部分を覆うゲート電極521の表面
に、ゲート絶縁膜523がサイドウォールスペーサー的
に残置するのをできるだけ回避するためである。
るエッチングとしては、等方性エッチングは好ましくな
い。もし、等方性エッチングでこれらのコンタクト孔を
形成するならば、オーバーエッチングによりこれらのコ
ンタクト孔ではゲート電極521等からはみ出す部分が
生じ、後工程で行う多結晶シリコン膜のエッチングに支
障を来すことになる。また、ゲート電極521を構成す
る材料としては、多結晶シリコン膜が好ましい。これら
ゲート電極521がシリサイド膜、ポリサイド膜あるい
は高融点金属膜等から構成されるならば、ゲート絶縁膜
523とこれらとが直接に接触する部分が存在すること
になり、ゲート絶縁膜の信頼性上好ましくなくなる。
ッシングにより除去した。その後、酸洗浄を行った。コ
ンタクト孔514の側壁部分を覆うゲート電極521の
表面において除去しきれなかったゲート絶縁膜523お
よび自然酸化膜等の除去のために、ゲート絶縁膜523
の表面をフッ酸により洗浄する。続いて、LPCVD法
により全面に非晶質シリコン膜を550[℃]で形成す
る。この非晶質シリコン膜の堆積は到達真空度が1×1
0-8[Torr]を有する高真空CVD装置を用いて行
われた。この成膜条件は、流量200[cc/min]
のシラン(20%He希釈)ガスをチャンバに導入し、
0.1[Torr]で15[nm]の膜堆積を行った。
この処理により酸化膜上に非晶質シリコン膜が堆積す
る。次に堆積が終了すると同時に水素ガスを1[Tor
r]の圧力で導入した。この状態で600[℃]まで加
熱し、3時間のアニール処理を施した。この処理によ
り、グレインが大きくグレインバンダリの少ない多結晶
シリコン膜が形成できた。比較のために、水素ガスを流
すこと無く、シリコン膜堆積と連続アニール処理を施し
たシリコン膜も形成した。さらに、この多結晶シリコン
膜にN型不純物であるAsをイオン注入により導入し
た。これにより、不純物濃度が1016から1018[at
oms/cm3 ]程度のN型多結晶シリコン膜になる。
この多結晶シリコン膜がパターニングされ、多結晶シリ
コン膜パターン531が形成される。これらの多結晶シ
リコン膜パターン531は、それぞれコンタクト孔52
4を介してゲート電極521に接続される。尚、例えば
コンタクト孔524に対する多結晶シリコン膜パターン
531のオーバーラップマージンはあまり大きくでき
ず、高々0.2[μm]程度である。このため、前述の
ように、コンタクト孔524の形成には、バッファード
フッ酸等による等方性エッチングの使用は避けなければ
ならない。かくして図36(b)を得る。
分の多結晶シリコン膜パターン531とゲート電極52
1を覆う部分の多結晶シリコン膜パターン531とが覆
われたフォトレジスト膜539をマスクにしてボロンの
イオン注入を施した。これにより、多結晶シリコン膜パ
ターン531には、P型拡散領域546が形成され、チ
ャネル領域531が残置される。P型拡散領域546の
不純物濃度は、1018から1020[atoms/c
m3 ]程度である。特にP型のドレイン領域であるP型
拡散領域546の不純物濃度が1021[atoms/c
m3 ]台になると、これらを含んだ負荷用PチャネルT
FTのリーク電流が増加する。従って、濃度の制御が重
要となる。このときのデバイス断面状態を図36(c)
に示す。
後、平坦な表面を有する層間絶縁膜553が全面に形成
した。次に、N型拡散層506に達するビットコンタク
ト孔554をレジストマスクによりドライエッチングに
より開孔した。続いて、N型拡散層506に接続される
対を成すビット線559を形成した。このときのデバイ
ス断面図を図37に示した。
した。この結果、非晶質シリコン膜の堆積直後に水素を
導入してアニールした膜を用いたPチャネルTFTのO
N電流が、水素を導入しなかった場合の10倍という良
好な結果が得られた。またOFF電流においても水素を
導入した方が5[%]程度の減少が確認できた。これよ
り非晶質シリコンの堆積直後のアニール時に水素導入を
行うことが効果的であることがわかった。この理由とし
て、本実験で堆積した非晶質シリコン膜厚が15[n
m]程度と非常に薄いために、ゲート絶縁膜と反対側に
凹凸が存在しても、キャリアのモビリティに差が出たと
考えられる。
後に水素を導入し、加熱処理を連続して施した。これに
よりTFTの特性改善が確認できた。ただし、このTF
Tの特性の改善は、次に示すTFT用シリコン膜の形成
方法でも確認できた。非晶質シリコンの堆積直後に水素
を導入して、この雰囲気中で450[℃]程度まで降温
し、炉よりウェハを大気中に取り出す。この大気暴露に
より、膜表面には自然酸化膜が形成される。このシリコ
ン膜を600[℃]の窒素雰囲気中でアニール処理し、
結晶化させることで多結晶シリコン膜を形成した。この
膜を用いたTFTのON電流が、水素を導入しなかった
場合の18倍という良好な結果が得られた。また、OF
F電流においても水素を導入した方が5[%]程度の減
少が確認できた。これより非晶質シリコンの堆積直後の
降温時にも水素導入を行うことが効果的であることがわ
かった。この主な理由としては、シリコン膜表面の平坦
性が挙げられる。
ート絶縁膜を形成した後に、チャネルおよびソース・ド
レイン用のシリコン膜を形成するタイプのSRAMへの
応用を行った。ただし、この膜をチャネルおよびソース
・ドレイン用のシリコン膜を堆積した後に、ゲート絶縁
膜およびゲート電極を形成するタイプのデバイスに応用
することが可能である。この構造を用いた場合には、表
面凹凸の効果がさらに顕著になるものと考えられる。こ
のため、本実施形態で提案したシリコン膜の堆積方法が
TFTの特性向上に有効に作用するはずである。
ぼ同じ構造のSRAMを試作した。ただし、Pチャネル
TFTのテャネル領域に使用するシリコン膜の形成方法
のみ変えた。そこで、以下にはこのシリコン膜の形成方
法についてのみ記す。
膜を550[℃]で形成する。この非晶質シリコン膜の
堆積は到達真空度が1×10-8[Torr]を有する高
真空CVD装置を用いて行われた。この成膜は、流量2
00[cc/min]のシラン(20%He希釈)ガス
をチャンバに導入し、0.1[Torr]で15[n
m]の非晶質シリコンが堆積される条件とした。この処
理により酸化膜上に非晶質シリコン膜が堆積する。次に
堆積が終了すると同時にNH3 ガスを1[Torr]の
圧力で導入した。この状態で600[℃]まで加熱し、
3時間のアニール処理を施した。また、NH3 ガスをS
iH4 ガスの停止後、600[℃]まで加熱する間の2
0分間だけ導入し、600[℃]で3時間の真空アニー
ル処理をする方法も検討した。
結晶シリコン膜が形成できた。比較のために、NH3 ガ
スを流すこと無く、シリコン膜堆積と連続アニール処理
を施したシリコン膜も形成した。さらに、この多結晶シ
リコン膜にN型不純物であるAsをイオン注入により導
入した。これにより、不純物濃度が1016から10
18[atoms/cm3 ]程度のN型多結晶シリコン膜
になる。この多結晶シリコン膜をパターニングし、多結
晶シリコン膜パターンを形成した。
TFTの特性を比較した。この結果、非晶質シリコン膜
の堆積直後にNH3 ガスを導入してアニールした膜を用
いたPチャネルTFTのON電流が、NH3 を導入しな
かった場合の10倍という良好な結果が得られた。ま
た、OFF電流においてもNH3 を導入した方が5
[%]程度の減少が確認できた。これより非晶質シリコ
ンの堆積直後のアニール時にNH3 導入を行うことが効
果的であることがわかった。ただし、水素導入に比べ
て、改善の度合いが小さかった。この理由として、NH
3 を使って非晶質シリコン表面を窒化した後にアニール
により結晶化した場合、核の生成密度が高くなり、グレ
インバンダリが増加したためと考えられる。
後にNH3 ガスを導入し、加熱処理を連続して施した。
これによりTFTの特性改善が確認できた。ただし、こ
のTFT特性の改善は、次に示すTFT用シリコン膜の
形成方法でも確認できる。非晶質シリコンの堆積直後に
NH3 を導入して、この雰囲気中で450[℃]程度ま
で降温し、炉よりウェハを大気中に取り出す。NH3 ガ
スに電極を曝すことにより、電極表面には1[nm]程
度の厚さの窒化膜が形成される。このシリコン膜を60
0[℃]の窒素雰囲気中でアニール処理し、結晶化させ
ることで多結晶シリコン膜を形成した。この膜を用いた
TFTのON電流が、NH3 を導入しなかった場合の8
倍という良好な結果が得られた。また、OFF電流にお
いても水素を導入した方が3[%]程度の減少が確認で
きた。これより非晶質シリコンの堆積直後の降温時にも
NH3 導入を行うことが効果的であることがわかった。
この主な理由としては、シリコン膜表面の平坦性が挙げ
られる。
ート絶縁膜を形成した後に、チャネルおよびソース・ド
レイン用のシリコン膜を形成するタイプのSRAMへの
応用を行った。ただし、この膜をチャネルおよびソース
・ドレイン用のシリコン膜を堆積した後に、ゲート絶縁
膜およびゲート電極を形成するタイプのデバイスに応用
することが可能である。この構造を用いた場合には、表
面凹凸の効果がさらに顕著になるものと考えられる。こ
のため、本実施形態で提案したシリコン膜の堆積方法が
TFTの特性向上に有効に作用するはずである。
ぼ同じ構造のSRAMを試作した。ただし、Pチャネル
TFTのチャネル領域に使用するシリコン膜の形成方法
のみ変えた。そこで、以下にはこのシリコン膜の形成方
法についてのみ記す。
膜を550[℃]で形成する。この非晶質シリコン膜の
堆積は到達真空度が1×10-8[Torr]を有する高
真空CVD装置を用いて行われた。この成膜は、流量2
00[cc/min]のシラン(20%He希釈)ガス
をチャンバに導入し、0.1[Torr]で15[n
m]の非晶質シリコンが堆積される条件とした。この処
理により酸化膜上に非晶質シリコン膜が堆積する。次に
堆積が終了すると同時に酸素ガスを100[Torr]
の圧力で導入した。この状態で600[℃]まで加熱
し、3時間のアニール処理を施した。また、酸素ガスを
SiH4 ガスの停止後、600[℃]まで加熱する間の
20分間だけ導入し、600[℃]で3時間の真空アニ
ール処理をする方法も検討した。
結晶シリコン膜が形成できた。比較のために、酸素ガス
を流すこと無く、シリコン膜堆積と連続アニール処理を
施したシリコン膜も形成した。さらに、この多結晶シリ
コン膜にN型不純物であるAsをイオン注入により導入
した。これにより、不純物濃度が1016から1018[a
toms/cm3 ]程度のN型多結晶シリコン膜にな
る。この多結晶シリコン膜をパターニングし、多結晶シ
リコン膜パターンを形成した。
TFTの特性を比較した。この結果、非晶質シリコン膜
の堆積直後に酸素ガスを導入してアニールした膜を用い
たPチャネルTFTのON電流が、酸素を導入しなかっ
た場合の15倍という良好な結果が得られた。また、O
FF電流においても酸素を導入した方が5[%]程度の
減少が確認できた。これより非晶質シリコンの堆積直後
のアニール時に酸素導入を行うことが効果的であること
がわかった。
後に酸素ガスを導入し、加熱処理を連続して施した。こ
れによりTFTの特性改善が確認できた。ただし、この
TFT特性の改善は、次に示すTFT用シリコン膜の形
成方法でも確認できる。非晶質シリコンの堆積直後に酸
素ガスを導入して、この雰囲気中で450[℃]程度ま
で降温し、炉よりウェハを大気中に取り出す。酸素ガス
に電極を曝すことにより、電極表面には1[nm]程度
の厚さの酸化膜が形成される。このシリコン膜を600
[℃]の窒素雰囲気中でアニール処理し、結晶化させる
ことで多結晶シリコン膜を形成した。この膜を用いたT
FTのON電流が、NH3 を導入しなかった場合の10
倍という良好な結果が得られた。また、OFF電流にお
いても水素を導入した方が5[%]程度の減少が確認で
きた。これより非晶質シリコンの堆積直後の降温時にも
酸素導入を行うことが効果的であることがわかった。こ
の主な理由としては、シリコン膜表面の平坦性が挙げら
れる。
ート絶縁膜を形成した後に、チャネルおよびソース・ド
レイン用のシリコン膜を形成するタイプのSRAMへの
応用を行った。ただし、この膜をチャネルおよびソース
・ドレイン用のシリコン膜を堆積した後に、ゲート絶縁
膜およびゲート電極を形成するタイプのSRAMに応用
することが可能である。この構造を用いた場合には、表
面凹凸の効果がさらに顕著になるものと考えられる。こ
のため、本実施形態で提案したシリコン膜の堆積方法が
この種の構造のTFTの特性向上にも有効に作用するは
ずである。また、この方法を用いた場合には、酸素照射
で形成した酸化膜をゲート酸化膜に用いることができ
る。これによりプロセスの簡略化も実現できる。
れた非晶質シリコン層を有する基板を真空中又は不活性
ガス中において加熱処理し、この処理後にシランガスに
基板をさらすことにより、非晶質シリコン上に非晶質シ
リコンを選択的に成長させることができるのである。こ
のとき、シランガスの分圧値を1×10-3[Torr]
以下にすることにより、より高い選択性が得られるので
ある。
は酸化性ガスに基板をさらしつつ降温させることによ
り、非晶質シリコン膜表面に微結晶が形成されないよう
にできるのである。
基板を加熱処理することにより、非晶質シリコン上に微
結晶に起因する凹凸を形成することができるのである。
素ガスを基板に照射し、この後に非酸化性ガス雰囲気中
で基板を加熱処理することにより、照射処理を施した時
点での核密度を保ちつつ、微結晶核の成長を続けること
ができるのである。
基板に真空中又は不活性ガス中における加熱処理後、非
酸化性ガス雰囲気中で基板を加熱処理して微結晶に起因
する凹凸を形成させ、さらにより高い温度で基板を加熱
処理することにより、微結晶中に不純物を添加させるこ
とができる。
シリコンとしてPドープ非晶質シリコンを用いた。As
(ヒ素)を添加したAsドープ非晶質シリコンもPドー
プ非晶質シリコンと同様の性質を有する。したがって、
非晶質シリコンとしてAsドープ非晶質シリコンを用い
てもよい。
リコン膜の表面に凹凸を形成し、電極表面積を増加する
ことができるという効果がある。また本発明によれば、
非晶質シリコン膜を選択的に成長させることができると
いう効果がある。さらに本発明によれば、滑らかな表面
を有するシリコン膜を容易に形成できるという効果もあ
る。
したPドープ非晶質シリコン上でのグレインの成長過程
を示す図である。
図である。
示す図である。
である。
時間との依存性を示す図である。
形成したグレインを示す図である。
表面状態を示す図である。
図である。
の成長状態を示す図である。
である。
コン上のグレインの成長過程を示す図である。
のサイズの時間依存性を示す図である。
長初期の成長過程を示す図である。
きくなった時の成長過程を示す図である。
ダ電極上に形成されたグレインのサイズとシリンダ電極
の厚さとの関係を示す図である。
する凹凸を有するシリンダ電極形状を示す図である。
形状を示す図である。
のサイズの成長時間依存性を示す図である。
長機構を示す図である。
をノンドープシリコンと比較して示す図である。
る。
2 、SiH3 、P及びP2 の脱離を示す図である。
る。
り形成したリンドープ非晶質シリコン上でのグレインの
成長過程を示す図である。
へのHSG−Siの形成による、容量増加率がシランガ
ス照射時間に依存することを示す図である。
面状態を示す図である。
凹凸形成の変化を示す図である。
変化を示す図である。
ある。
面図である。
Claims (3)
- 【請求項1】 表面の自然酸化膜が除去された非晶質シ
リコン層を有する基板を真空中又は不活性ガス中におい
て加熱処理する第1のステップと、このステップ後にシ
ランガスに前記基板をさらす第2のステップと、前記第
2のステップ後に水素を含むガス又は酸化性ガスに前記
基板をさらしつつ降温させる第3のステップとを含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項2】 前記シランガスの分圧値が1×10-3T
orr以下であることを特徴とする請求項1記載の半導
体装置の製造方法。 - 【請求項3】 前記非晶質シリコン層にリン又はヒ素が
添加されていることを特徴とする請求項1又は2記載の
半導体装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7284485A JP2833545B2 (ja) | 1995-03-06 | 1995-10-05 | 半導体装置の製造方法 |
| EP96103418A EP0731491A3 (en) | 1995-03-06 | 1996-03-05 | Method of producing silicon layer having surface controlled to be uneven or even |
| TW085102682A TW368695B (en) | 1995-03-06 | 1996-03-05 | Method of producing silicon layer having surface controlled to be uneven |
| TW085114573A TW376545B (en) | 1995-03-06 | 1996-03-05 | Method of producing silicon layer having surface controlling to be even |
| KR1019960006282A KR100221755B1 (ko) | 1995-03-06 | 1996-03-06 | 평탄화되지 않거나 평탄화되도록 제어되는 표면을 갖는 실리콘층의 생성 방법 |
| KR1019960044067A KR19980025800A (ko) | 1995-10-05 | 1996-10-05 | 플래너 유전체층 형성 방법 및 다중 레벨 배선 패턴 |
| US08/829,358 US5910019A (en) | 1995-03-06 | 1997-04-02 | Method of producing silicon layer having surface controlled to be uneven or even |
| US08/926,408 US5989969A (en) | 1995-03-06 | 1997-09-08 | Method of producing silicon layer having surface controlled to be uneven |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-72276 | 1995-03-06 | ||
| JP7227695 | 1995-03-06 | ||
| JP7284485A JP2833545B2 (ja) | 1995-03-06 | 1995-10-05 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10231089A Division JP3039532B2 (ja) | 1995-03-06 | 1998-07-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306646A JPH08306646A (ja) | 1996-11-22 |
| JP2833545B2 true JP2833545B2 (ja) | 1998-12-09 |
Family
ID=26413416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7284485A Expired - Fee Related JP2833545B2 (ja) | 1995-03-06 | 1995-10-05 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5910019A (ja) |
| EP (1) | EP0731491A3 (ja) |
| JP (1) | JP2833545B2 (ja) |
| KR (1) | KR100221755B1 (ja) |
| TW (2) | TW376545B (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100219482B1 (ko) * | 1996-05-23 | 1999-09-01 | 윤종용 | 반도체 메모리 장치의 커패시터 제조 방법 |
| JP3070660B2 (ja) * | 1996-06-03 | 2000-07-31 | 日本電気株式会社 | 気体不純物の捕獲方法及び半導体製造装置 |
| KR100281979B1 (ko) * | 1997-03-19 | 2001-03-02 | 황철주 | 반도체웨이퍼세정방법및산화막형성방법 |
| JP2982739B2 (ja) * | 1997-04-22 | 1999-11-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3024589B2 (ja) | 1997-04-23 | 2000-03-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6245632B1 (en) | 1997-05-22 | 2001-06-12 | Samsung Electronics Co., Ltd. | Variable temperature methods of forming hemispherical grained silicon (HSG-Si) layers |
| US6255159B1 (en) | 1997-07-14 | 2001-07-03 | Micron Technology, Inc. | Method to form hemispherical grained polysilicon |
| JPH1140763A (ja) * | 1997-07-15 | 1999-02-12 | Nec Corp | 半導体装置の製造方法 |
| JP3159136B2 (ja) * | 1997-07-18 | 2001-04-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| EP0902462B1 (en) * | 1997-09-08 | 2006-08-30 | Samsung Electronics Co., Ltd. | A method for manufacturing a capacitor lower electrode of a semiconductor memory device |
| DE69734877T2 (de) * | 1997-09-10 | 2006-09-14 | Samsung Electronics Co., Ltd., Suwon | Vorrichtung zur Herstellung von einem Halbleiter-Bauelement und ein diese Vorrichtung verwendendes Verfahren zur Herstellung einer Polysilicium-Schicht |
| JP3180740B2 (ja) | 1997-11-11 | 2001-06-25 | 日本電気株式会社 | キャパシタの製造方法 |
| JPH11162876A (ja) | 1997-11-28 | 1999-06-18 | Nec Corp | 半導体装置の製造装置及び製造方法 |
| JPH11233735A (ja) | 1998-02-16 | 1999-08-27 | Nec Corp | 下部電極構造、それを用いたキャパシタ及びその形成方法 |
| JP3244049B2 (ja) * | 1998-05-20 | 2002-01-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2000012783A (ja) * | 1998-06-22 | 2000-01-14 | Nippon Asm Kk | 半導体素子の製造方法 |
| JP3468347B2 (ja) * | 1998-06-22 | 2003-11-17 | 日本エー・エス・エム株式会社 | 半導体素子の製造方法 |
| KR100290835B1 (ko) * | 1998-06-23 | 2001-07-12 | 윤종용 | 반도체소자의제조방법 |
| KR100282709B1 (ko) * | 1998-08-28 | 2001-03-02 | 윤종용 | 반구형 실리콘을 이용한 캐패시터의 제조 방법 |
| US6127221A (en) * | 1998-09-10 | 2000-10-03 | Vanguard International Semiconductor Corporation | In situ, one step, formation of selective hemispherical grain silicon layer, and a nitride-oxide dielectric capacitor layer, for a DRAM application |
| US6291294B1 (en) * | 1998-10-13 | 2001-09-18 | Taiwan Semiconductor Manufacturing Corporation | Method for making a stack bottom storage node having reduced crystallization of amorphous polysilicon |
| JP3125770B2 (ja) * | 1998-11-11 | 2001-01-22 | 日本電気株式会社 | 容量素子の形成方法 |
| US6959384B1 (en) * | 1999-12-14 | 2005-10-25 | Intertrust Technologies Corporation | Systems and methods for authenticating and protecting the integrity of data streams and other data |
| KR100587046B1 (ko) * | 2000-05-31 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 전하저장 전극 제조 방법 |
| US6406981B1 (en) * | 2000-06-30 | 2002-06-18 | Intel Corporation | Method for the manufacture of semiconductor devices and circuits |
| US6743697B2 (en) * | 2000-06-30 | 2004-06-01 | Intel Corporation | Thin silicon circuits and method for making the same |
| US7237125B2 (en) * | 2000-08-28 | 2007-06-26 | Contentguard Holdings, Inc. | Method and apparatus for automatically deploying security components in a content distribution system |
| AUPQ975900A0 (en) * | 2000-08-30 | 2000-09-21 | Unisearch Limited | A process for the fabrication of a quantum computer |
| JP4876306B2 (ja) * | 2000-10-19 | 2012-02-15 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100347764B1 (ko) * | 2000-10-19 | 2002-08-09 | 삼성전자 주식회사 | 주사전자현미경 이미지를 이용한 반도체 웨이퍼 표면의 입자성장도 수치적 분석방법과 이를 위한 장치 |
| US6459482B1 (en) | 2000-10-24 | 2002-10-01 | Advanced Micro Devices, Inc. | Grainless material for calibration sample |
| JP2003078028A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6746933B1 (en) * | 2001-10-26 | 2004-06-08 | International Business Machines Corporation | Pitcher-shaped active area for field effect transistor and method of forming same |
| US6887755B2 (en) * | 2003-09-05 | 2005-05-03 | Micron Technology, Inc. | Methods of forming rugged silicon-containing surfaces |
| US7341907B2 (en) * | 2005-04-05 | 2008-03-11 | Applied Materials, Inc. | Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon |
| US20060276038A1 (en) * | 2005-06-03 | 2006-12-07 | Pun Arthur F | Thermal desorption of oxide from surfaces |
| JP2007053279A (ja) * | 2005-08-19 | 2007-03-01 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR100691958B1 (ko) * | 2005-10-13 | 2007-03-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US20080227267A1 (en) * | 2007-03-14 | 2008-09-18 | Theodorus Gerardus Maria Oosterlaken | Stop mechanism for trench reshaping process |
| KR101455304B1 (ko) * | 2007-10-05 | 2014-11-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법 |
| US20090090915A1 (en) * | 2007-10-05 | 2009-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| JP5311957B2 (ja) * | 2007-10-23 | 2013-10-09 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP5311955B2 (ja) * | 2007-11-01 | 2013-10-09 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| KR101610260B1 (ko) * | 2008-12-15 | 2016-04-08 | 삼성전자주식회사 | 전자빔 어닐링 장치 및 이를 이용한 어닐링 방법 |
| US8263988B2 (en) | 2010-07-16 | 2012-09-11 | Micron Technology, Inc. | Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing |
| KR20120064364A (ko) * | 2010-12-09 | 2012-06-19 | 삼성전자주식회사 | 태양 전지의 제조 방법 |
| US8669184B2 (en) * | 2011-01-24 | 2014-03-11 | Macronix International Co., Ltd. | Method for improving flatness of a layer deposited on polycrystalline layer |
| CN103681244B (zh) * | 2013-12-25 | 2016-09-14 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜的制备方法及其制作系统 |
| US9443730B2 (en) | 2014-07-18 | 2016-09-13 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US9837271B2 (en) | 2014-07-18 | 2017-12-05 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| JP6545093B2 (ja) * | 2015-12-14 | 2019-07-17 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
| US10460932B2 (en) | 2017-03-31 | 2019-10-29 | Asm Ip Holding B.V. | Semiconductor device with amorphous silicon filled gaps and methods for forming |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4497683A (en) * | 1982-05-03 | 1985-02-05 | At&T Bell Laboratories | Process for producing dielectrically isolated silicon devices |
| KR900007686B1 (ko) * | 1986-10-08 | 1990-10-18 | 후지쓰 가부시끼가이샤 | 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법 |
| DE68922054T2 (de) * | 1988-09-30 | 1995-08-03 | Kanegafuchi Chemical Ind | Verfahren zum Stabilisieren von amorphen Halbleitern. |
| JP2894361B2 (ja) * | 1990-02-16 | 1999-05-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2937395B2 (ja) * | 1990-03-20 | 1999-08-23 | 日本電気株式会社 | 半導体素子 |
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
| JP2508948B2 (ja) * | 1991-06-21 | 1996-06-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3159796B2 (ja) * | 1992-07-24 | 2001-04-23 | 宮崎沖電気株式会社 | 半導体素子の製造方法 |
| JPH06163850A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 半導体装置の製造方法 |
| EP0678907B1 (en) * | 1994-04-22 | 2002-02-27 | Nec Corporation | Method for fabricating reverse-staggered thin-film transistor |
-
1995
- 1995-10-05 JP JP7284485A patent/JP2833545B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-05 EP EP96103418A patent/EP0731491A3/en not_active Withdrawn
- 1996-03-05 TW TW085114573A patent/TW376545B/zh not_active IP Right Cessation
- 1996-03-05 TW TW085102682A patent/TW368695B/zh not_active IP Right Cessation
- 1996-03-06 KR KR1019960006282A patent/KR100221755B1/ko not_active Expired - Fee Related
-
1997
- 1997-04-02 US US08/829,358 patent/US5910019A/en not_active Expired - Lifetime
- 1997-09-08 US US08/926,408 patent/US5989969A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW376545B (en) | 1999-12-11 |
| TW368695B (en) | 1999-09-01 |
| US5989969A (en) | 1999-11-23 |
| EP0731491A3 (en) | 2000-09-06 |
| US5910019A (en) | 1999-06-08 |
| JPH08306646A (ja) | 1996-11-22 |
| KR100221755B1 (ko) | 1999-09-15 |
| EP0731491A2 (en) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833545B2 (ja) | 半導体装置の製造方法 | |
| EP0521644B1 (en) | Method of manufacturing polysilicon film | |
| JP2701803B2 (ja) | 半導体装置の製造方法 | |
| US5582640A (en) | Semiconductor device and its fabricating method | |
| US20060289902A1 (en) | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer | |
| US7932138B2 (en) | Method for manufacturing thin film transistor | |
| US6933228B2 (en) | Method of manufacturing of contact plug in a contact hole on a silicon substrate | |
| US5858852A (en) | Fabrication process of a stack type semiconductor capacitive element | |
| JP3246476B2 (ja) | 容量素子の製造方法、及び、容量素子 | |
| JP2000082804A (ja) | 無欠陥領域を有する半導体 | |
| JPH0786431A (ja) | 半導体装置の製造方法 | |
| JP3149910B2 (ja) | 半導体装置の製造方法 | |
| US7049230B2 (en) | Method of forming a contact plug in a semiconductor device | |
| US20150279694A1 (en) | DRAM Cells and Methods of Forming Silicon Dioxide | |
| JP3039532B2 (ja) | 半導体装置の製造方法 | |
| JPH11274097A (ja) | 半導体装置の製造方法 | |
| CN101471265A (zh) | 制造薄膜晶体管的方法 | |
| US6403455B1 (en) | Methods of fabricating a memory device | |
| JP3269531B2 (ja) | 半導体装置の製造方法 | |
| JPH097909A (ja) | 半導体装置の製造方法 | |
| JPH1140763A (ja) | 半導体装置の製造方法 | |
| JPH11261065A (ja) | シリコンゲートfetの製造方法 | |
| JP2014082351A (ja) | 半導体装置の製造方法 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JP3439381B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |