JP3159136B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3159136B2 JP3159136B2 JP19442397A JP19442397A JP3159136B2 JP 3159136 B2 JP3159136 B2 JP 3159136B2 JP 19442397 A JP19442397 A JP 19442397A JP 19442397 A JP19442397 A JP 19442397A JP 3159136 B2 JP3159136 B2 JP 3159136B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- temperature
- silicon film
- film
- reaction section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表面に凹凸を有す
るシリコン膜を形成する半導体装置の方法に関する。
るシリコン膜を形成する半導体装置の方法に関する。
【０００２】
【従来の技術】最近、ダイナミックＲＡＭ（以下、ＤＲ
ＡＭという）等の半導体メモリのような半導体装置で
は、さらに高い集積度が要求されており、この要求に応
えるために、各メモリセルに必要な面積も極めて縮小さ
れている。例えば、１ＭＤＲＡＭあるいは４ＭＤＲＡＭ
の場合では、最小設計幅が０．８ミクロンとなるような
設計ルールが採用されており、他方、１６ＭＤＲＡＭの
場合では、最小設計幅が０．６ミクロン以下となるよう
な設計ルールが採用されている。このように、メモリセ
ルの面積が縮小すると、メモリセルに蓄積される電荷の
量も小さくなってしまい、高集積化とともに、メモリセ
ルとして必要な電荷量を確保することが難しくなってい
る。
ＡＭという）等の半導体メモリのような半導体装置で
は、さらに高い集積度が要求されており、この要求に応
えるために、各メモリセルに必要な面積も極めて縮小さ
れている。例えば、１ＭＤＲＡＭあるいは４ＭＤＲＡＭ
の場合では、最小設計幅が０．８ミクロンとなるような
設計ルールが採用されており、他方、１６ＭＤＲＡＭの
場合では、最小設計幅が０．６ミクロン以下となるよう
な設計ルールが採用されている。このように、メモリセ
ルの面積が縮小すると、メモリセルに蓄積される電荷の
量も小さくなってしまい、高集積化とともに、メモリセ
ルとして必要な電荷量を確保することが難しくなってい
る。
【０００３】一方、メモリセルに必要な電荷量を確保す
るために、トレンチ型または積層型のキャパシタを備え
たメモリセルが提案され、実用化されている。
るために、トレンチ型または積層型のキャパシタを備え
たメモリセルが提案され、実用化されている。
【０００４】このうち、積層型キャパシタを有するメモ
リセル構造は、トレンチ型のキャパシタを備えたものに
比較して、ソフトエラー耐性において高く、また、シリ
コン基板に損傷を与えないという利点を有しているた
め、次世代におけるメモリセル構造として期待されてい
る。また、トレンチキャパシタを積層型トレンチ構造と
することで、トレンチにおけるα線耐性を高めることも
検討されている。従って、積層型メモリセルは、次世代
技術として有望である。
リセル構造は、トレンチ型のキャパシタを備えたものに
比較して、ソフトエラー耐性において高く、また、シリ
コン基板に損傷を与えないという利点を有しているた
め、次世代におけるメモリセル構造として期待されてい
る。また、トレンチキャパシタを積層型トレンチ構造と
することで、トレンチにおけるα線耐性を高めることも
検討されている。従って、積層型メモリセルは、次世代
技術として有望である。
【０００５】ここで、６４Ｍ以上のＤＲＡＭに適用でき
る積層型キャパシタとして、ＨＳＧ（ｈｅｍｉ−ｓｐｈ
ｅｒｉｃａｌ−ｇｒａｉｎ）技術、すなわち、半球状粒
子技術を用いたものが提案されている。ＨＳＧ技術は、
キャパシタの蓄積電極の表面に半球状の粒子あるいはマ
ッシュルーム状の粒子を多数形成することにより、実質
的に蓄積電極の表面積を拡大し、これによって、大きな
容量を実現しようとするものである。
る積層型キャパシタとして、ＨＳＧ（ｈｅｍｉ−ｓｐｈ
ｅｒｉｃａｌ−ｇｒａｉｎ）技術、すなわち、半球状粒
子技術を用いたものが提案されている。ＨＳＧ技術は、
キャパシタの蓄積電極の表面に半球状の粒子あるいはマ
ッシュルーム状の粒子を多数形成することにより、実質
的に蓄積電極の表面積を拡大し、これによって、大きな
容量を実現しようとするものである。
【０００６】上記した半球状グレインが形成された蓄積
電極を形成する方法が特開平０３−２７２１６５号公報
に記載されている。この方法は、ＬＰＣＶＤのシリコン
膜成長において、シリコン膜の結晶性がアモルファスか
らポリシリコンに遷移する温度で半球状のグレインが形
成されるというものである。この膜を積層型キャパシタ
の下部電極に適用することで、電極表面積が大幅に増加
し、そのため蓄積電荷量が増加することとなる。
電極を形成する方法が特開平０３−２７２１６５号公報
に記載されている。この方法は、ＬＰＣＶＤのシリコン
膜成長において、シリコン膜の結晶性がアモルファスか
らポリシリコンに遷移する温度で半球状のグレインが形
成されるというものである。この膜を積層型キャパシタ
の下部電極に適用することで、電極表面積が大幅に増加
し、そのため蓄積電荷量が増加することとなる。
【０００７】特開平０３−２６３３７０号公報には、表
面の凹凸状態は不明であるが、ＬＰＣＶＤのシリコン膜
成長において、シリコン膜の結晶性がアモルファスから
ポリシリコンに遷移する温度で電極表面積が増加するこ
とが記載されている。その後、渡辺等から発表された論
文“Ｄｅｖｉｃｅ ａｐｐｌｉｃａｔｉｏｎ ａｎｄｓ
ｔｒｕｃｔｕｒｅ ｏｂｓｅｒｖａｔｉｏｎ ｆｏｒ
ｈｅｍｉｓｐｈｅｒｉｃａｌ ｇｒａｉｎｅｄ Ｓｉ”
Ｊｏｕｒｎａｌ ｏｆ ＡｐｐｌｉｅｄＰｈｙｓｉｃ
ｓ，Ｖｏｌ．７１，Ｎｏ７，ｐｐ．３５３８〜３５４
３，１９９２より、この半球状あるいはマッシュルーム
状の形状を有するグレインの成長機構が明らかにされ
た。
面の凹凸状態は不明であるが、ＬＰＣＶＤのシリコン膜
成長において、シリコン膜の結晶性がアモルファスから
ポリシリコンに遷移する温度で電極表面積が増加するこ
とが記載されている。その後、渡辺等から発表された論
文“Ｄｅｖｉｃｅ ａｐｐｌｉｃａｔｉｏｎ ａｎｄｓ
ｔｒｕｃｔｕｒｅ ｏｂｓｅｒｖａｔｉｏｎ ｆｏｒ
ｈｅｍｉｓｐｈｅｒｉｃａｌ ｇｒａｉｎｅｄ Ｓｉ”
Ｊｏｕｒｎａｌ ｏｆ ＡｐｐｌｉｅｄＰｈｙｓｉｃ
ｓ，Ｖｏｌ．７１，Ｎｏ７，ｐｐ．３５３８〜３５４
３，１９９２より、この半球状あるいはマッシュルーム
状の形状を有するグレインの成長機構が明らかにされ
た。
【０００８】具体的には、表面の凹凸を形成しているグ
レインは、ＣＶＤ法によるシリコン膜の成長過程で形成
されるのではなく、シリコン膜の成長直後のアニールの
最中に熱的に結晶核が形成され、この微結晶核に表面を
マイグレーションしているシリコン原子が捕獲されるこ
とにより形成される。これらの前記論文や前記した特許
公報には、非晶質シリコンから多結晶シリコンに遷移す
る極めて狭い温度範囲に制御することが重要であると記
載されている。
レインは、ＣＶＤ法によるシリコン膜の成長過程で形成
されるのではなく、シリコン膜の成長直後のアニールの
最中に熱的に結晶核が形成され、この微結晶核に表面を
マイグレーションしているシリコン原子が捕獲されるこ
とにより形成される。これらの前記論文や前記した特許
公報には、非晶質シリコンから多結晶シリコンに遷移す
る極めて狭い温度範囲に制御することが重要であると記
載されている。
【０００９】ここで、上記したような電極表面に凹凸を
有する積層型キャパシタは、以下のようにして製造され
る。まず、ＭＯＳＦＥＴ等の半導体素子を含む基板上に
層間絶縁膜が設けられる。次に、この層間絶縁膜に対し
てコンタクトホールが形成され、このコンタクトホール
を介して、最終的に半導体素子に電気的に接続されるシ
リコン膜が堆積される。このシリコン膜をパターニング
して下部電極を形成する。下部電極上への凸凹の形成
は、前述した技術等を用いて行われる。凸凹を形成した
後には、容量絶縁膜および上部電極を順次積層すること
により、積層型キャパシタが得られる。
有する積層型キャパシタは、以下のようにして製造され
る。まず、ＭＯＳＦＥＴ等の半導体素子を含む基板上に
層間絶縁膜が設けられる。次に、この層間絶縁膜に対し
てコンタクトホールが形成され、このコンタクトホール
を介して、最終的に半導体素子に電気的に接続されるシ
リコン膜が堆積される。このシリコン膜をパターニング
して下部電極を形成する。下部電極上への凸凹の形成
は、前述した技術等を用いて行われる。凸凹を形成した
後には、容量絶縁膜および上部電極を順次積層すること
により、積層型キャパシタが得られる。
【００１０】上記したように、凸凹を構成する半球状あ
るいはマッシュルーム状のグレイン形成には、堆積する
シリコン膜の結晶性がアモルファスから多結晶に遷移す
る非常に狭い遷移温度で実現できることが報告されてい
る。
るいはマッシュルーム状のグレイン形成には、堆積する
シリコン膜の結晶性がアモルファスから多結晶に遷移す
る非常に狭い遷移温度で実現できることが報告されてい
る。
【００１１】しかし、ＬＰＣＶＤ装置を用いて、特開平
０３−２７２１６５号公報に記載のアモルファスから多
結晶に遷移する温度に炉内温度を正確に合わせ込み、多
数枚のウェハに対して一括して凹凸を形成することを試
みたところ、ウェハの炉内位置を反映してデバイス特性
もばらついてしまうという問題が生じた。
０３−２７２１６５号公報に記載のアモルファスから多
結晶に遷移する温度に炉内温度を正確に合わせ込み、多
数枚のウェハに対して一括して凹凸を形成することを試
みたところ、ウェハの炉内位置を反映してデバイス特性
もばらついてしまうという問題が生じた。
【００１２】通常の炉芯管を用いたバッチ型ＬＰＣＶＤ
装置におけるシリコン膜の堆積等において、炉内での膜
厚均一性を向上するために成膜用原料ガスの下流側の温
度をガスの上流側の温度に比べて高くする方法が一般に
用いられている。バッチ式の成膜装置においては、成膜
用の原料ガスが炉内を流れる間に、成膜に寄与するため
に消費され、ガスの下流側での原料ガスの濃度が下が
る。
装置におけるシリコン膜の堆積等において、炉内での膜
厚均一性を向上するために成膜用原料ガスの下流側の温
度をガスの上流側の温度に比べて高くする方法が一般に
用いられている。バッチ式の成膜装置においては、成膜
用の原料ガスが炉内を流れる間に、成膜に寄与するため
に消費され、ガスの下流側での原料ガスの濃度が下が
る。
【００１３】このために、反応炉内を均一な温度にした
のでは、成膜用の原料ガス濃度の違いを反映して、ガス
上流側での膜厚が下流側の膜厚に比べて厚くなってしま
う。従って、原料ガス濃度が低いガスの下流側の温度を
高めることで、下流側の成膜効率を高めて膜厚を均一に
する試みがなされてきた。
のでは、成膜用の原料ガス濃度の違いを反映して、ガス
上流側での膜厚が下流側の膜厚に比べて厚くなってしま
う。従って、原料ガス濃度が低いガスの下流側の温度を
高めることで、下流側の成膜効率を高めて膜厚を均一に
する試みがなされてきた。
【００１４】そこで、本発明者は、表面凹凸を多数枚の
ウェハに対して一括して形成するプロセスにおいて、原
料ガスの上流側の温度に比べ、下流側の温度をやや高め
に設定することを試みた。この結果、炉内での膜厚均一
性は向上したが、凸凹の均一性が大幅に変化してしまう
という問題が生じた。
ウェハに対して一括して形成するプロセスにおいて、原
料ガスの上流側の温度に比べ、下流側の温度をやや高め
に設定することを試みた。この結果、炉内での膜厚均一
性は向上したが、凸凹の均一性が大幅に変化してしまう
という問題が生じた。
【００１５】
【発明が解決しようとする課題】前述したように、ＬＰ
ＣＶＤ装置を用いて多数枚のウェハに対して一括してＨ
ＳＧを形成したところ、温度は炉内で均一になっている
にもかかわらず、ウェハの炉内位置により、グレインの
サイズやグレインの密度、さらにはグレインの形状がば
らついてしまうことがわかった。この表面形状の違いを
反映し、ＬＰＣＶＤ装置で処理した時の炉内位置によ
り、キャパシタに蓄積される電荷量が変化してしまっ
た。
ＣＶＤ装置を用いて多数枚のウェハに対して一括してＨ
ＳＧを形成したところ、温度は炉内で均一になっている
にもかかわらず、ウェハの炉内位置により、グレインの
サイズやグレインの密度、さらにはグレインの形状がば
らついてしまうことがわかった。この表面形状の違いを
反映し、ＬＰＣＶＤ装置で処理した時の炉内位置によ
り、キャパシタに蓄積される電荷量が変化してしまっ
た。
【００１６】これを改善するため、従来ＬＰＣＶＤで一
括処理するときに採用されているガス下流側の温度を上
流側より高める成膜法を検討した。しかし、上記したよ
うに、凸凹の形成状態は逆に悪化してしまうという結果
が得られた。
括処理するときに採用されているガス下流側の温度を上
流側より高める成膜法を検討した。しかし、上記したよ
うに、凸凹の形成状態は逆に悪化してしまうという結果
が得られた。
【００１７】従って、従来試みられてきた方法を適用し
ても、炉内位置に依存せず均一な形状の凹凸をシリコン
膜表面に形成することが困難であることが判明した。
ても、炉内位置に依存せず均一な形状の凹凸をシリコン
膜表面に形成することが困難であることが判明した。
【００１８】本発明の目的は、積層型キャパシタの下部
電極に適用するシリコン膜表面のグレインに起因する凸
凹を大量にかつ均一に生産する製造方法、具体的には、
バッチ式ＬＰＣＶＤ装置炉内位置に依存せず、均一なシ
リコン膜表面のグレインに起因する凸凹を形成する半導
体装置の製造方法を提供するものである。
電極に適用するシリコン膜表面のグレインに起因する凸
凹を大量にかつ均一に生産する製造方法、具体的には、
バッチ式ＬＰＣＶＤ装置炉内位置に依存せず、均一なシ
リコン膜表面のグレインに起因する凸凹を形成する半導
体装置の製造方法を提供するものである。
【００１９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、シリコン膜
表面に半球状あるいはマッシュルーム状のグレインを成
長させる半導体装置の製造方法であって、 シリコン膜成
長用ガスが導入される反応部におけるガス上流側の温度
を下流側の温度に比べて高く設定するものである。
め、本発明に係る半導体装置の製造方法は、シリコン膜
表面に半球状あるいはマッシュルーム状のグレインを成
長させる半導体装置の製造方法であって、 シリコン膜成
長用ガスが導入される反応部におけるガス上流側の温度
を下流側の温度に比べて高く設定するものである。
【００２０】
【００２１】また前記シリコン膜成長用ガスは、水素及
びシリコン原子よりなる分子を含むものである。
びシリコン原子よりなる分子を含むものである。
【００２２】また前記反応部に導入されるガスを該反応
部と同温度に予め予熱して供給するものである。
部と同温度に予め予熱して供給するものである。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
より説明する。
【００２４】（実施形態１）図１は、本発明の実施形態
１に係る半導体装置の製造方法を実施するための縦型Ｌ
ＰＣＶＤ装置を示す構成図である。
１に係る半導体装置の製造方法を実施するための縦型Ｌ
ＰＣＶＤ装置を示す構成図である。
【００２５】図１において、２２はウェハ搬送用ロボッ
ト、２３はカセットである。また、反応部２０１は縦置
きに設置されており、その周囲に設置されたヒータ２０
７により加熱されるようになっている。また縦置きの反
応部２０１内には、ウェハ１０が出し入れされる。具体
的には、ウェハ１０は、設置用ボート２０５に支持さ
れ、ウェハ１０を支持した設置用ボート２０５は、設置
台２０４により縦置きの反応部２０１内に下部から出し
入れされるようになっている。また縦置きの反応部２０
１内は、下部側からドライポンプ２６で真空引きされ、
上部側から反応ガス（ＳｉＨ4，Ｎ2／Ｏ2）が供給され
るようになっている。
ト、２３はカセットである。また、反応部２０１は縦置
きに設置されており、その周囲に設置されたヒータ２０
７により加熱されるようになっている。また縦置きの反
応部２０１内には、ウェハ１０が出し入れされる。具体
的には、ウェハ１０は、設置用ボート２０５に支持さ
れ、ウェハ１０を支持した設置用ボート２０５は、設置
台２０４により縦置きの反応部２０１内に下部から出し
入れされるようになっている。また縦置きの反応部２０
１内は、下部側からドライポンプ２６で真空引きされ、
上部側から反応ガス（ＳｉＨ4，Ｎ2／Ｏ2）が供給され
るようになっている。
【００２６】まず、図１に示す縦型ＬＰＣＶＤ装置を用
いることにより、特開平０３−２７２１６５号公報に開
示された方法を実施して、半球状のグレインやマッシュ
ルーム状のグレイン（以下、ＨＳＧという）を形成する
ことについて検討した。
いることにより、特開平０３−２７２１６５号公報に開
示された方法を実施して、半球状のグレインやマッシュ
ルーム状のグレイン（以下、ＨＳＧという）を形成する
ことについて検討した。
【００２７】上述した方法のプロセスでは、ＬＰＣＶＤ
のシリコン膜成長において、シリコン膜の結晶性がアモ
ルファスからポリシリコンに遷移する温度で半球状のグ
レインを形成している。この膜を積層型キャパシタの下
部電極に適用することで、電極表面積が大幅に増加し、
蓄積電荷量が増加する。
のシリコン膜成長において、シリコン膜の結晶性がアモ
ルファスからポリシリコンに遷移する温度で半球状のグ
レインを形成している。この膜を積層型キャパシタの下
部電極に適用することで、電極表面積が大幅に増加し、
蓄積電荷量が増加する。
【００２８】図１の装置を用いて、反応部２０１でＨＳ
Ｇを成長させる温度を内部熱電対で測定したところ５９
０℃であった。一方、外部熱電対の温度は５５０℃であ
った。反応部２０１内の温度分布は、±１℃以内まで合
わせ込んだ。この温度において、５００ｓｃｃｍでシラ
ンガス（ＳｉＨ4）を１Ｔｏｒｒｒの圧力で反応部２０
１内に流し、１０００Åのシリコン膜を、リンがドープ
された多結晶シリコン膜上に堆積し、反応部２０１で１
４分のアニールを行なった。
Ｇを成長させる温度を内部熱電対で測定したところ５９
０℃であった。一方、外部熱電対の温度は５５０℃であ
った。反応部２０１内の温度分布は、±１℃以内まで合
わせ込んだ。この温度において、５００ｓｃｃｍでシラ
ンガス（ＳｉＨ4）を１Ｔｏｒｒｒの圧力で反応部２０
１内に流し、１０００Åのシリコン膜を、リンがドープ
された多結晶シリコン膜上に堆積し、反応部２０１で１
４分のアニールを行なった。
【００２９】その後に、熱窒化プロセス＋ＣＶＤ窒化膜
成長＋窒化膜酸化により、容量絶縁膜を形成し、上部電
極であるポリシリコン電極を堆積した。ＨＳＧ中への不
純物の拡散は、容量膜形成時の加熱処理中に、ＨＳＧの
下層に位置するリンが添加されたポリシリコンからＨＳ
Ｇに熱拡散させる方法を用いた。また図１に示すＬＰＣ
ＶＤ装置を用いてＨＳＧを成長させる場合、ウェハ１０
は設置用ボート２０５にウェハ搬送用ロボット２２を使
って設置される。ウェハ１０が設置されたボート２０５
を、加熱された反応部２０１内まで上昇させ、４０分間
温度安定を行なった。この温度安定時間を経た後のウェ
ハ１０の温度は、反応部２０１内の温度と同じとなる。
ウェハ温度が安定した後、前述したプロセス条件でＨＳ
Ｇを形成した。
成長＋窒化膜酸化により、容量絶縁膜を形成し、上部電
極であるポリシリコン電極を堆積した。ＨＳＧ中への不
純物の拡散は、容量膜形成時の加熱処理中に、ＨＳＧの
下層に位置するリンが添加されたポリシリコンからＨＳ
Ｇに熱拡散させる方法を用いた。また図１に示すＬＰＣ
ＶＤ装置を用いてＨＳＧを成長させる場合、ウェハ１０
は設置用ボート２０５にウェハ搬送用ロボット２２を使
って設置される。ウェハ１０が設置されたボート２０５
を、加熱された反応部２０１内まで上昇させ、４０分間
温度安定を行なった。この温度安定時間を経た後のウェ
ハ１０の温度は、反応部２０１内の温度と同じとなる。
ウェハ温度が安定した後、前述したプロセス条件でＨＳ
Ｇを形成した。
【００３０】ＨＳＧ成長後のウェハを観察した結果、Ｈ
ＳＧがウェハ表面に形成できていることがわかった。し
かし、ＨＳＧの形状や密度は、反応部２０１内でのウェ
ハ成長位置により変化しており、これがデバイス特性に
も影響を与えることがわかった。
ＳＧがウェハ表面に形成できていることがわかった。し
かし、ＨＳＧの形状や密度は、反応部２０１内でのウェ
ハ成長位置により変化しており、これがデバイス特性に
も影響を与えることがわかった。
【００３１】具体的には、反応部２０１内でのボート２
０５の上部側（ガス下流側）で形成した膜の表面には、
６００Å程度の大きさのＨＳＧが緻密に形成されてい
る。一方、ボート２０５のセンター付近では７００Å程
度のＨＳＧグレインが緻密に形成されていた。また、ボ
ート２０５の下部側（ガス上流側）では、ＨＳＧの密度
は、ボートセンター付近の約半分程度と少なく、グレイ
ン間に平坦な部分も存在した。また、この位置でのグレ
インサイズは、４００Å程度と他の部分に比べて小さい
ことがわかった。
０５の上部側（ガス下流側）で形成した膜の表面には、
６００Å程度の大きさのＨＳＧが緻密に形成されてい
る。一方、ボート２０５のセンター付近では７００Å程
度のＨＳＧグレインが緻密に形成されていた。また、ボ
ート２０５の下部側（ガス上流側）では、ＨＳＧの密度
は、ボートセンター付近の約半分程度と少なく、グレイ
ン間に平坦な部分も存在した。また、この位置でのグレ
インサイズは、４００Å程度と他の部分に比べて小さい
ことがわかった。
【００３２】そこで、本発明の実施形態１では、このよ
うな反応部２０１内での不均一性を補正する目的で、反
応部２０１内での温度を変更することを検討した。一般
に、ＬＰＣＶＤでは、ガス上流側に比べてガス下流側の
温度を高めることで、成膜される膜厚を均一にすること
が試みられている。この理由は、ガス下流側になるに従
い、成膜原料ガスが消費され、ガス濃度が低くなるため
である。このガス濃度の低下を補うために、ガス下流側
の温度を下げるのである。
うな反応部２０１内での不均一性を補正する目的で、反
応部２０１内での温度を変更することを検討した。一般
に、ＬＰＣＶＤでは、ガス上流側に比べてガス下流側の
温度を高めることで、成膜される膜厚を均一にすること
が試みられている。この理由は、ガス下流側になるに従
い、成膜原料ガスが消費され、ガス濃度が低くなるため
である。このガス濃度の低下を補うために、ガス下流側
の温度を下げるのである。
【００３３】具体的には、図２に示すように反応部２０
１内での温度を設定した。反応部２０１内での温度を変
えた以外は、前記実験条件と全く同じ条件でＨＳＧ形成
を試みた。ＨＳＧ成長後のウェハを観察した結果、ＨＳ
Ｇの形状や密度は、反応部２０１内のウェハ成長位置に
よりさらに大きく変化していた。
１内での温度を設定した。反応部２０１内での温度を変
えた以外は、前記実験条件と全く同じ条件でＨＳＧ形成
を試みた。ＨＳＧ成長後のウェハを観察した結果、ＨＳ
Ｇの形状や密度は、反応部２０１内のウェハ成長位置に
よりさらに大きく変化していた。
【００３４】上述の方法においては、図２（ｂ）に示す
ように、ボート２０５の上部側（ガス下流側）で形成し
た膜の表面では、数個のグレイン同士が結合したタイプ
のＨＳＧが緻密に形成されている。一方、ボート２０５
のセンター付近では、７００Å程度のＨＳＧグレインが
緻密に形成されていた。また、ボート２０５の下部側
（ガス上流側）では、ＨＳＧは非常にまばらにしか形成
されていなかった。しかし、堆積されたシリコン膜の堆
積は、ボート位置に依存性がなく、均一性が向上した。
ように、ボート２０５の上部側（ガス下流側）で形成し
た膜の表面では、数個のグレイン同士が結合したタイプ
のＨＳＧが緻密に形成されている。一方、ボート２０５
のセンター付近では、７００Å程度のＨＳＧグレインが
緻密に形成されていた。また、ボート２０５の下部側
（ガス上流側）では、ＨＳＧは非常にまばらにしか形成
されていなかった。しかし、堆積されたシリコン膜の堆
積は、ボート位置に依存性がなく、均一性が向上した。
【００３５】この原因を調査するため、図２（ａ）に示
すように、反応部２０１内にて均一な温度で成膜したシ
リコン膜の分析を行なった。この結果、シリコン膜中の
水素濃度が、ウェハを設置した場所により大きく異なる
ことがわかった。
すように、反応部２０１内にて均一な温度で成膜したシ
リコン膜の分析を行なった。この結果、シリコン膜中の
水素濃度が、ウェハを設置した場所により大きく異なる
ことがわかった。
【００３６】上述したシリコン膜の分析においては、シ
リコン膜を真空中で加熱し、膜中から脱離するガスを分
析するＴＤＳ分析（熱脱離分析）法を用いて評価を行な
った。ガス上流側では、下流側で成膜したシリコン膜に
比べて、約１．３倍の水素が存在することがわかった。
この水素のＨＳＧ化に及ぼす影響を調べたところ、水素
が存在すると、シリコン原子のマイグレーションが抑制
されることがわかった。
リコン膜を真空中で加熱し、膜中から脱離するガスを分
析するＴＤＳ分析（熱脱離分析）法を用いて評価を行な
った。ガス上流側では、下流側で成膜したシリコン膜に
比べて、約１．３倍の水素が存在することがわかった。
この水素のＨＳＧ化に及ぼす影響を調べたところ、水素
が存在すると、シリコン原子のマイグレーションが抑制
されることがわかった。
【００３７】具体的には、水素が熱脱離することで、こ
の水素に結合していたシリコン原子がマイグレーション
できるようになるのである。
の水素に結合していたシリコン原子がマイグレーション
できるようになるのである。
【００３８】シリコン原子の表面マイグレーションが抑
制されるということは、シリコン膜表面での微結晶核の
形成を抑制するとともに、結晶粒の成長をも抑制するこ
とにつながる。
制されるということは、シリコン膜表面での微結晶核の
形成を抑制するとともに、結晶粒の成長をも抑制するこ
とにつながる。
【００３９】そこで、シリコン膜表面及び膜中の水素濃
度が反応部２０１内での位置により、変化する原因を調
査した。この結果、ガス上流側では、ガスが加熱された
直後であるために、シラン（ＳｉＨ4）の熱分解されて
いる量はガス下流側に比べて少ない。なぜならば、ガス
下流側では、シランガスは反応部２０１のヒータ２４に
より加熱される時間が長くなるために、シラン分子は熱
分解し水素が脱離する形態に変化するものが増加する。
この原料ガスに含まれる水素量の違いが膜中の水素の違
いとして現れたものと考えられる。また、はっきりとは
判らないが、装置構造上、ガスの滞留時間が反応部の炉
内位置により異なることが、原因となっている可能性も
ある。
度が反応部２０１内での位置により、変化する原因を調
査した。この結果、ガス上流側では、ガスが加熱された
直後であるために、シラン（ＳｉＨ4）の熱分解されて
いる量はガス下流側に比べて少ない。なぜならば、ガス
下流側では、シランガスは反応部２０１のヒータ２４に
より加熱される時間が長くなるために、シラン分子は熱
分解し水素が脱離する形態に変化するものが増加する。
この原料ガスに含まれる水素量の違いが膜中の水素の違
いとして現れたものと考えられる。また、はっきりとは
判らないが、装置構造上、ガスの滞留時間が反応部の炉
内位置により異なることが、原因となっている可能性も
ある。
【００４０】上述したように、水素濃度の違いが影響し
ている可能性がある。ただし、これは、一つの可能性で
あり、水素が原因と断定できるまでには至っていない。
そこで、本発明の実施形態１では、水素の多いガス上流
側の温度を下流側に比べて高くすることにより、ＨＳＧ
成長を促進させ、反応部２０１内でのＨＳＧ成長ばらつ
きを補正することを試みた。
ている可能性がある。ただし、これは、一つの可能性で
あり、水素が原因と断定できるまでには至っていない。
そこで、本発明の実施形態１では、水素の多いガス上流
側の温度を下流側に比べて高くすることにより、ＨＳＧ
成長を促進させ、反応部２０１内でのＨＳＧ成長ばらつ
きを補正することを試みた。
【００４１】すなわち、図３に示すように、ガス上流側
（ボート２０５の下部側）の温度をガス下流側（ボート
２０５の上部側）に比べて高めることで、ＨＳＧの炉内
位置依存性はなくなり、均一なＨＳＧが一括して形成で
きることが判った。このときの反応部の炉内における温
度分布を図３に示す。具体的には、グレインサイズ７０
０Å程度のグレインがウェハ全面に緻密に形成されてい
た。ただし、この温度分布の採用により、ボートの上部
側でのシリコン膜厚がボートの下部側でのシリコン膜厚
に対して薄くなるという傾向が見られた。
（ボート２０５の下部側）の温度をガス下流側（ボート
２０５の上部側）に比べて高めることで、ＨＳＧの炉内
位置依存性はなくなり、均一なＨＳＧが一括して形成で
きることが判った。このときの反応部の炉内における温
度分布を図３に示す。具体的には、グレインサイズ７０
０Å程度のグレインがウェハ全面に緻密に形成されてい
た。ただし、この温度分布の採用により、ボートの上部
側でのシリコン膜厚がボートの下部側でのシリコン膜厚
に対して薄くなるという傾向が見られた。
【００４２】（実施形態２）図４に示したような縦型Ｌ
ＰＣＶＤ装置を用いることで、特開平０３−２７２１６
５号公報に開示された方法を用いてＨＳＧを形成するこ
とを検討した。実施形態１で述べた装置との違いは、反
応部２０１に供給するガスをヒータ２４により予め反応
部２０１内の温度とほぼ同じ温度で加熱し、これを反応
部２０１の下部側から上部側に向けて供給し、反応部２
０１の上部側からドライポンプ２６で排気するようにし
たことにある。
ＰＣＶＤ装置を用いることで、特開平０３−２７２１６
５号公報に開示された方法を用いてＨＳＧを形成するこ
とを検討した。実施形態１で述べた装置との違いは、反
応部２０１に供給するガスをヒータ２４により予め反応
部２０１内の温度とほぼ同じ温度で加熱し、これを反応
部２０１の下部側から上部側に向けて供給し、反応部２
０１の上部側からドライポンプ２６で排気するようにし
たことにある。
【００４３】図４の装置を用いて、実施形態１と同じ方
法で実験を行なった。具体的には、反応部２０１の炉内
温度を５９０℃に設定し、炉内の温度分布を±１℃以内
までに調整した。この温度において、５００ｓｃｃｍで
シランガスを１Ｔｏｒｒの圧力で反応部２０１の炉内に
流し、１０００Åのシリコン膜を、リンがドープされた
多結晶シリコン膜上に堆積し、反応部２０１内で１４分
のアニールを行なった。その後に、熱窒化プロセス＋Ｃ
ＶＤ窒化膜成長＋窒化膜酸化により、容量絶縁膜を形成
し、上部電極であるポリシリコン電極を堆積した。ＨＳ
Ｇ中への不純物の拡散は、容量膜形成時の加熱処理中
に、ＨＳＧ下層のリンが添加されたポリシリコンからＨ
ＳＧに熱拡散させる方法を用いた。
法で実験を行なった。具体的には、反応部２０１の炉内
温度を５９０℃に設定し、炉内の温度分布を±１℃以内
までに調整した。この温度において、５００ｓｃｃｍで
シランガスを１Ｔｏｒｒの圧力で反応部２０１の炉内に
流し、１０００Åのシリコン膜を、リンがドープされた
多結晶シリコン膜上に堆積し、反応部２０１内で１４分
のアニールを行なった。その後に、熱窒化プロセス＋Ｃ
ＶＤ窒化膜成長＋窒化膜酸化により、容量絶縁膜を形成
し、上部電極であるポリシリコン電極を堆積した。ＨＳ
Ｇ中への不純物の拡散は、容量膜形成時の加熱処理中
に、ＨＳＧ下層のリンが添加されたポリシリコンからＨ
ＳＧに熱拡散させる方法を用いた。
【００４４】この条件によるＨＳＧ成長後のウェハを観
察した結果、ＨＳＧがウェハ表面に形成できていること
がわかった。また、反応部２０１の炉内温度が均一であ
るにも拘らず、ＨＳＧの形状や密度は、実施形態１に比
べて、反応部２０１の炉内でのウェハ成長位置に依存性
が少ないことがわかった。
察した結果、ＨＳＧがウェハ表面に形成できていること
がわかった。また、反応部２０１の炉内温度が均一であ
るにも拘らず、ＨＳＧの形状や密度は、実施形態１に比
べて、反応部２０１の炉内でのウェハ成長位置に依存性
が少ないことがわかった。
【００４５】具体的には、ボート２０５の下部側（ガス
下流側）で形成した膜の表面には、７００Å程度の大き
さのＨＳＧが緻密に形成されている。一方、ボート２０
５のセンター付近でも７００Å程度のＨＳＧグレインが
緻密に形成されていた。また、ボート２０５の上部側
（ガス上流側）では、ＨＳＧのサイズは６００Å程度と
若干小さく、密度もボート２０５のセンター付近の９０
％程度であった。
下流側）で形成した膜の表面には、７００Å程度の大き
さのＨＳＧが緻密に形成されている。一方、ボート２０
５のセンター付近でも７００Å程度のＨＳＧグレインが
緻密に形成されていた。また、ボート２０５の上部側
（ガス上流側）では、ＨＳＧのサイズは６００Å程度と
若干小さく、密度もボート２０５のセンター付近の９０
％程度であった。
【００４６】そこで、本発明の実施形態２では、反応部
２０１に供給するガスをガス加熱部２４に通してヒータ
２０７により予め反応部２０１内の温度とほぼ同じ温度
で加熱し、これを反応部２０１の下部側から上部側に向
けて供給し、さらに、ボート２０５の上部側のみ２℃高
くしている。本発明の実施形態２によれば、反応部２０
１内での位置に拘らず全面で均一なＨＳＧを得ることが
できた。
２０１に供給するガスをガス加熱部２４に通してヒータ
２０７により予め反応部２０１内の温度とほぼ同じ温度
で加熱し、これを反応部２０１の下部側から上部側に向
けて供給し、さらに、ボート２０５の上部側のみ２℃高
くしている。本発明の実施形態２によれば、反応部２０
１内での位置に拘らず全面で均一なＨＳＧを得ることが
できた。
【００４７】
【発明の効果】以上説明したように本発明によれば、バ
ッチ式ＣＶＤ装置を用いて、半球状あるいはマッシュル
ーム状のグレインを形成する際に、反応部内でのガス上
流部の温度に対しガス下流部の温度を下げることによ
り、反応部内での処理位置に依存しない均一な凸凹を形
成することができる。
ッチ式ＣＶＤ装置を用いて、半球状あるいはマッシュル
ーム状のグレインを形成する際に、反応部内でのガス上
流部の温度に対しガス下流部の温度を下げることによ
り、反応部内での処理位置に依存しない均一な凸凹を形
成することができる。
【図１】本発明の実施形態１に係る半導体装置の製造方
法を実施する半導体製造装置を示す構成図である。
法を実施する半導体製造装置を示す構成図である。
【図２】本発明の実施形態１に係る半導体装置の製造方
法を説明する構成図である。
法を説明する構成図である。
【図３】本発明の実施形態１に係る半導体装置の製造方
法を説明する構成図である。
法を説明する構成図である。
【図４】本発明の実施形態２に係る半導体装置の形成方
法を実施する半導体製造装置を示す構成図である。
法を実施する半導体製造装置を示す構成図である。
１０ ウェハ ２３ カセット ２２ ウェハ搬送用ロボット ２０１ 反応部 ２４、２０７ ヒーター ２６ ドライポンプ ２０５ ウェハ設置用ボート ２０４ 設置台 ２０６ ダミーウェハ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108
Claims (3)
- 【請求項１】 シリコン膜表面に半球状あるいはマッシ
ュルーム状のグレインを成長させる半導体装置の製造方
法であって、 シリコン膜成長用ガスが導入される反応部におけるガス
上流側の温度を下流側の温度に比べて高く設定するもの
であることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記シリコン膜成長用ガスは、水素及び
シリコン原子よりなる分子を含むものであることを特徴
とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記反応部に導入されるガスを該反応部
と同温度に予め予熱して供給するものであることを特徴
とする請求項１に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19442397A JP3159136B2 (ja) | 1997-07-18 | 1997-07-18 | 半導体装置の製造方法 |
| KR1019980028884A KR100318034B1 (ko) | 1997-07-18 | 1998-07-16 | 반구형 그레인을 갖는 반도체 장치의 제조 방법 |
| CN98102872A CN1097308C (zh) | 1997-07-18 | 1998-07-16 | 制造具有半球形颗粒的半导体器件的工艺 |
| GB9815646A GB2329279B (en) | 1997-07-18 | 1998-07-17 | Process for producing a semiconductor device having hemispherical grains |
| US09/118,931 US6140204A (en) | 1997-07-18 | 1998-07-20 | Process for producing a semiconductor device having hemispherical grains (HSG) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19442397A JP3159136B2 (ja) | 1997-07-18 | 1997-07-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140504A JPH1140504A (ja) | 1999-02-12 |
| JP3159136B2 true JP3159136B2 (ja) | 2001-04-23 |
Family
ID=16324368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19442397A Expired - Fee Related JP3159136B2 (ja) | 1997-07-18 | 1997-07-18 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6140204A (ja) |
| JP (1) | JP3159136B2 (ja) |
| KR (1) | KR100318034B1 (ja) |
| CN (1) | CN1097308C (ja) |
| GB (1) | GB2329279B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007629A (ja) * | 2001-04-03 | 2003-01-10 | Canon Inc | シリコン系膜の形成方法、シリコン系膜および半導体素子 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3607054A (en) * | 1969-05-05 | 1971-09-21 | Us Army | Method for extending the growth of vapor-liquid-solid grown crystals |
| NL7812388A (nl) * | 1978-12-21 | 1980-06-24 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze. |
| JP2894361B2 (ja) * | 1990-02-16 | 1999-05-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2937395B2 (ja) * | 1990-03-20 | 1999-08-23 | 日本電気株式会社 | 半導体素子 |
| JPH0897159A (ja) * | 1994-09-29 | 1996-04-12 | Handotai Process Kenkyusho:Kk | エピタキシャル成長方法および成長装置 |
| JP2833545B2 (ja) * | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100224707B1 (ko) * | 1995-12-23 | 1999-10-15 | 윤종용 | 반도체 장치 커패시터의 제조방법 |
| US5618747A (en) * | 1996-06-03 | 1997-04-08 | Industrial Technology Research Institute | Process for producing a stacked capacitor having polysilicon with optimum hemispherical grains |
| KR100235938B1 (ko) * | 1996-06-24 | 1999-12-15 | 김영환 | 반구형 실리콘 제조방법 |
| US5747377A (en) * | 1996-09-06 | 1998-05-05 | Powerchip Semiconductor Corp. | Process for forming shallow trench isolation |
| JP2962250B2 (ja) * | 1996-11-12 | 1999-10-12 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
-
1997
- 1997-07-18 JP JP19442397A patent/JP3159136B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-16 CN CN98102872A patent/CN1097308C/zh not_active Expired - Fee Related
- 1998-07-16 KR KR1019980028884A patent/KR100318034B1/ko not_active Expired - Fee Related
- 1998-07-17 GB GB9815646A patent/GB2329279B/en not_active Expired - Fee Related
- 1998-07-20 US US09/118,931 patent/US6140204A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2329279B (en) | 2000-01-12 |
| CN1097308C (zh) | 2002-12-25 |
| GB2329279A (en) | 1999-03-17 |
| GB9815646D0 (en) | 1998-09-16 |
| KR100318034B1 (ko) | 2002-02-19 |
| KR19990013954A (ko) | 1999-02-25 |
| JPH1140504A (ja) | 1999-02-12 |
| CN1207581A (zh) | 1999-02-10 |
| US6140204A (en) | 2000-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795313B2 (ja) | 容量素子及びその製造方法 | |
| JP2833545B2 (ja) | 半導体装置の製造方法 | |
| JP2636755B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10303368A (ja) | 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ | |
| US6559037B2 (en) | Process for producing semiconductor device having crystallized film formed from deposited amorphous film | |
| JP3614290B2 (ja) | 半球型グレーンの多結晶シリコン膜を持つ半導体装置の製造方法 | |
| JP3313840B2 (ja) | 半導体装置の製造方法 | |
| JPH1056155A (ja) | 半導体メモリ装置のキャパシタ下部電極の製造方法 | |
| US6211077B1 (en) | Method for forming polycrystal silicon film for semiconductor elements | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3159136B2 (ja) | 半導体装置の製造方法 | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| JP2982863B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JPH0645521A (ja) | 半導体素子の製造方法 | |
| US6943089B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| JPH1140763A (ja) | 半導体装置の製造方法 | |
| JPH04252018A (ja) | 多結晶シリコン膜の形成方法 | |
| KR100316064B1 (ko) | 반도체장치의 하부전극 형성방법 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| GB2313477A (en) | Hemispherical grain formation on amorphous silicon | |
| KR100338818B1 (ko) | 반도체장치의 전하저장전극 형성방법 | |
| JPH0555156A (ja) | シリコン半導体基板中への砒素ドーピング方法 | |
| EP0902462B1 (en) | A method for manufacturing a capacitor lower electrode of a semiconductor memory device | |
| JP3039532B2 (ja) | 半導体装置の製造方法 | |
| JP4278728B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |