JP2833901B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2833901B2 JP2833901B2 JP4013920A JP1392092A JP2833901B2 JP 2833901 B2 JP2833901 B2 JP 2833901B2 JP 4013920 A JP4013920 A JP 4013920A JP 1392092 A JP1392092 A JP 1392092A JP 2833901 B2 JP2833901 B2 JP 2833901B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- external lead
- die frame
- semiconductor device
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明はコンピュータ等の情報処
理装置に搭載される半導体装置に関し、より詳細には半
導体素子を樹脂でモールドして成る半導体装置の改良に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device mounted on an information processing apparatus such as a computer, and more particularly to an improvement of a semiconductor device in which a semiconductor element is molded with a resin.
【０００２】[0002]
【従来の技術】従来、コンピュータ等の情報処理装置に
搭載される樹脂モールドタイプの半導体装置は図２に示
すように半導体素子11と、コバール金属(Fe-Ni-Co 合
金) や42アロイ(Fe-Ni合金) 等の金属材料から成るダイ
フレーム12及び複数個の外部リード端子13と、エポキシ
樹脂等の有機樹脂から成るモールド材14とから構成され
ており、ダイフレーム12上に半導体素子11を金 シリコ
ン共晶合金等のロウ材を介して固定するとともに半導体
素子11の各電極を外部リード端子13にボンディングワイ
ヤ15を介して電気的に接続し、しかる後、前記半導体素
子11、ダイフレーム12及び外部リード端子13の一部をモ
ールド材14でモールドすることによって製作されてい
る。2. Description of the Related Art Conventionally, as shown in FIG. 2, a resin mold type semiconductor device mounted on an information processing apparatus such as a computer has a semiconductor element 11 and a Kovar metal (Fe--Ni--Co alloy) or a 42 alloy (Fe). -Ni alloy) and a die material 12 and a plurality of external lead terminals 13 and a molding material 14 made of an organic resin such as an epoxy resin. Each electrode of the semiconductor element 11 is electrically connected to an external lead terminal 13 via a bonding wire 15 while being fixed via a brazing material such as gold silicon eutectic alloy, and then the semiconductor element 11 and the die frame 12 are fixed. And it is manufactured by molding a part of the external lead terminal 13 with a molding material 14.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置は半導体素子をモールドするモールド材
がエポキシ樹脂等の有機樹脂から成り、その熱伝導率が
1.0 ×10-3 cal/cm ・sec ・℃程度と低く熱を伝導し難
いものであるためこのモールド材で高密度化、高集積化
が進み作動時に多量の熱を発生する近時の半導体素子を
モールドした場合、半導体素子の作動時に発生する熱は
前記モールド材によって大気中への放出が阻害され、そ
の結果、半導体素子は該半導体素子自身の発する熱で高
温となり、半導体素子に熱破壊を起こしたり、特性に変
化をきたし、誤動作したりするという欠点を有してい
た。However, in this conventional semiconductor device, a molding material for molding a semiconductor element is made of an organic resin such as an epoxy resin, and its thermal conductivity is low.
1.0 × 10 -3 cal / cm ・ sec ・ Since it is as low as about ℃ and it is difficult to conduct heat, high density and high integration of this molding material has been advanced and a large amount of heat is generated during operation in recent years. When the semiconductor element is molded, the heat generated during the operation of the semiconductor element is prevented from being released into the atmosphere by the molding material. As a result, the semiconductor element becomes high in temperature due to the heat generated by the semiconductor element itself, causing thermal damage to the semiconductor element. It has the drawback that it may be caused, the characteristics may be changed, and a malfunction may occur.
【０００４】[0004]
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子が発する熱を大気中に良好に
放出させ、半導体素子を常に低温として長期間にわたり
正常、安定に作動させることができる半導体装置を提供
することにある。SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned drawbacks, and has as its object to radiate the heat generated by a semiconductor element to the atmosphere satisfactorily and to keep the semiconductor element at a low temperature to operate normally and stably for a long time It is to provide a semiconductor device which can be operated.
【０００５】[0005]
【課題を解決するための手段】本発明はダイフレームに
固定された半導体素子の電極を外部リード端子に接続す
るとともに該半導体素子、ダイフレーム及び外部リード
端子の一部を樹脂でモールドして成る半導体装置であっ
て、前記ダイフレーム及び外部リード端子を熱伝導率が
4.5 ×10-2 cal/cm ・sec ・℃以上の電気絶縁性基体で
熱的接続したことを特徴とするものである。According to the present invention, an electrode of a semiconductor element fixed to a die frame is connected to an external lead terminal, and a part of the semiconductor element, the die frame and the external lead terminal is molded with a resin. A semiconductor device, wherein the die frame and the external lead terminals have thermal conductivity.
It is characterized by being thermally connected by an electrically insulating substrate of 4.5 × 10 -2 cal / cm 2 sec / ° C. or more.
【０００６】[0006]
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
【０００７】図１は本発明の半導体装置の一実施例を示
し、１はダイフレーム、２は外部リード端子、３はモー
ルド材である。FIG. 1 shows an embodiment of a semiconductor device according to the present invention, wherein 1 is a die frame, 2 is an external lead terminal, and 3 is a molding material.
【０００８】前記ダイフレーム１はその上面に半導体素
子４が金−シリコン共晶合金等のロウ材を介して接着固
定され、該ダイフレーム１は半導体素子４を支持する支
持部材として作用する。A semiconductor element 4 is bonded and fixed to the upper surface of the die frame 1 via a brazing material such as a gold-silicon eutectic alloy, and the die frame 1 functions as a support member for supporting the semiconductor element 4.
【０００９】前記ダイフレーム１はコバール金属や４２
アロイ等の金属から成り、コバール金属等のインゴット
（塊）を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の板状に形成され
る。The die frame 1 is made of Kovar metal or 42.
It is made of a metal such as an alloy, and is formed into a predetermined plate shape by employing a conventionally known metal working method such as a rolling method or a punching method for an ingot (lumps) such as Kovar metal.
【００１０】また前記ダイフレーム１はその上面に半導
体素子４を強固に固定するためにニッケル(Ni)及び金(A
u)がメッキ法により順次、所定厚みに層着されている。The die frame 1 has nickel (Ni) and gold (A) for firmly fixing the semiconductor element 4 on its upper surface.
u) is sequentially layered to a predetermined thickness by a plating method.
【００１１】前記ダイフレーム１上への半導体素子４の
固定は、加熱部材（不図示）により約 400℃に加熱され
たダイフレーム１上に半導体素子４を載置させ、ダイフ
レーム１に層着させた金と半導体素子４を構成するシリ
コンとを反応させ共晶合金を形成させることによって行
われる。The semiconductor element 4 is fixed on the die frame 1 by placing the semiconductor element 4 on the die frame 1 heated to about 400 ° C. by a heating member (not shown) and layering the semiconductor element 4 on the die frame 1. The eutectic alloy is formed by reacting the deposited gold with silicon constituting the semiconductor element 4.
【００１２】前記ダイフレーム１の周辺にはまた複数個
の外部リード端子２が配されており、該外部リード端子
２の各々の一端にはダイフレーム１上に固定された半導
体素子４の各電極がボンディングワイヤ５を介して電気
的に接続され、各外部リード端子２を外部電気回路に接
続することによって半導体素子４はその電極が外部リー
ド端子２及ボンディングワイヤ５を介し外部電気回路に
接続されることとなる。A plurality of external lead terminals 2 are also arranged around the die frame 1, and one end of each of the external lead terminals 2 is provided with an electrode of a semiconductor element 4 fixed on the die frame 1. Are electrically connected via bonding wires 5, and each of the external lead terminals 2 is connected to an external electric circuit, whereby the electrodes of the semiconductor element 4 are connected to the external electric circuit via the external lead terminals 2 and the bonding wires 5. The Rukoto.
【００１３】前記複数個の外部リード端子２はコバール
金属や４２アロイ等の金属から成り、ダイフレーム１と
同様の方法によって所定の板状に形成される。The plurality of external lead terminals 2 are made of a metal such as Kovar metal or 42 alloy, and are formed in a predetermined plate shape by the same method as the die frame 1.
【００１４】尚、前記各外部リード端子２はその外表面
にニッケル(Ni)、金(Au)等の耐蝕性に優れ、且つ良導電
性である金属をメッキ法により1.0 乃至20.0μm の厚み
層着させておくと外部リード端子２の酸化腐食を有効に
防止することができるとともに外部リード端子２にボン
ディングワイヤ５を極めて強固に接合させることが可能
となる。従って、前記外部リード端子２の表面にはニッ
ケル、金等を1.0 乃至20.0μm の厚み層着させておくこ
とが好ましい。Each of the external lead terminals 2 has a thickness of 1.0 to 20.0 μm on its outer surface by plating a metal having excellent corrosion resistance and good conductivity, such as nickel (Ni) or gold (Au), by plating. When attached, the oxidative corrosion of the external lead terminal 2 can be effectively prevented, and the bonding wire 5 can be bonded to the external lead terminal 2 very firmly. Therefore, it is preferable that nickel, gold, or the like be deposited on the surface of the external lead terminal 2 in a thickness of 1.0 to 20.0 μm.
【００１５】また前記ダイフレーム１及び外部リード端
子２はその下部に熱伝導率が4.5 ×10-2 cal/cm ・sec
・℃以上の電気絶縁性基体６がダイフレーム１及び各外
部リード端子２の両方に共通に当接するようにして配さ
れている。前記電気絶縁性基体６はダイフレーム１と複
数個の外部リード端子２とを熱的接続する作用を為し、
該電気絶縁性基体６によってダイフレーム１上に固定さ
れた半導体素子４の発する熱は複数個の外部リード端子
２に良好に伝導されるとともに各外部リード端子２を介
して大気中に放出され、半導体素子4 を常に低温となす
ことができる。The die frame 1 and the external lead terminals 2 have a thermal conductivity of 4.5 × 10 -2 cal / cm 2 sec underneath.
The electrically insulating substrate 6 having a temperature of not less than ° C. is disposed so as to be in contact with both the die frame 1 and the external lead terminals 2 in common. The electrically insulating base 6 serves to thermally connect the die frame 1 and the plurality of external lead terminals 2,
The heat generated by the semiconductor element 4 fixed on the die frame 1 by the electrically insulating substrate 6 is satisfactorily conducted to the plurality of external lead terminals 2 and is released to the atmosphere via each external lead terminal 2, The temperature of the semiconductor element 4 can always be kept low.
【００１６】尚、前記電気絶縁性基体6 はその熱伝導率
が4.5 ×10-2 cal/cm ・sec ・℃未満であるとダイフレ
ーム１に固定されている半導体素子４の発する熱を各外
部リード端子２に良好に伝導させることができず、半導
体素子４を該半導体素子４自身の発する熱で高温とし熱
破壊等を招来させてしまう。従って、前記電気絶縁性基
体６はその熱伝導率が4.5 ×10-2 cal/cm ・sec ・℃以
上のものに特定される。If the thermal conductivity of the electrically insulating substrate 6 is less than 4.5 × 10 -2 cal / cm 2 · sec · ° C., the heat generated by the semiconductor element 4 fixed to the die frame 1 The semiconductor element 4 cannot be conducted well to the lead terminals 2, and the temperature of the semiconductor element 4 is increased by the heat generated by the semiconductor element 4 itself, thereby causing thermal destruction or the like. Therefore, the electrical insulating substrate 6 is specified to have a thermal conductivity of 4.5 × 10 -2 cal / cm 2 · sec · ° C. or more.
【００１７】また前記電気絶縁性基体６はそれ自体が電
気絶縁性であことからダイフレーム１と複数個の外部リ
ード端子２の両方に共通に当接させたとしても各外部リ
ード端子２はその各々の電気的独立が維持され、その結
果、半導体素子４の各電極を所定の外部リード端子２に
安定に接続させることができる。Since the electrically insulative base 6 itself is electrically insulative, even if it is in contact with both the die frame 1 and the plurality of external lead terminals 2, each of the external lead terminals 2 is not electrically insulated. The electrical independence of each is maintained, and as a result, each electrode of the semiconductor element 4 can be stably connected to the predetermined external lead terminal 2.
【００１８】更に前記電気絶縁性基体6 は窒化アルミニ
ウム質焼結体、炭化珪素質焼結体等の良熱伝導性の無機
物や金属板の外表面を酸化処理し、電気絶縁性となした
ものが使用され、例えば窒化アルミニウム質焼結体で形
成する場合には主原料としての窒化アルミニウム粉末に
焼結助剤としての酸化イットリウム、カルシア等の粉末
及び適当な有機溶剤、溶媒を添加混合して泥漿物を作る
とともに該泥漿物をドクターブレード法やカレンダロー
ル法等を採用することによってグリーンシート( 生シー
ト) を形成し、しかる後、前記グリーンシートに適当な
打ち抜き加工を施こすとともにこれを複数枚積層し、約
1800℃の高温で焼成することによって製作される。Further, the electrically insulating substrate 6 is made of an inorganic material having good thermal conductivity, such as an aluminum nitride sintered body or a silicon carbide sintered body, or an outer surface of a metal plate which is oxidized to be electrically insulating. Is used, for example, when formed from an aluminum nitride-based sintered body, a powder of yttrium oxide as a sintering aid, calcia, etc. and a suitable organic solvent, a solvent are added to aluminum nitride powder as a main raw material and mixed. A green sheet (raw sheet) is formed by making a slurry and adopting a doctor blade method, a calendar roll method, or the like, and then the green sheet is subjected to an appropriate punching process and a plurality of the green sheets are formed. Laminated, about
It is manufactured by firing at a high temperature of 1800 ° C.
【００１９】また更に前記電気絶縁性基体６が当接され
た上面に半導体素子４を有するダイフレーム１及び外部
リード端子２は、外部リード端子２の一部を残してすべ
てがエポキシ樹脂等の有機樹脂から成るモールド材６に
よってモールドされ、該モールド材６で半導体素子４を
大気から完全に遮断することによって最終製品としての
半導体装置となる。Further, the die frame 1 and the external lead terminal 2 having the semiconductor element 4 on the upper surface thereof in contact with the electrically insulating substrate 6 are all made of an organic resin such as epoxy resin except for a part of the external lead terminal 2. The semiconductor device 4 is molded by a molding material 6 made of a resin, and the semiconductor element 4 is completely shielded from the atmosphere by the molding material 6, thereby forming a semiconductor device as a final product.
【００２０】前記半導体素子４等のモールド材６による
モールドは電気絶縁性基体６、半導体素子４が固定され
たダイフレーム１及び外部リード端子２を所定の治具内
にセットするとともに治具内にエポキシ等の液状樹脂を
滴下注入し、しかる後、注入した樹脂を180 ℃程度の温
度、100Kgf/mm2程度の圧力を加え熱硬化させることによ
って行われる。The molding with the molding material 6 of the semiconductor element 4 and the like is performed by setting the electrically insulating base 6, the die frame 1 to which the semiconductor element 4 is fixed, and the external lead terminals 2 in a predetermined jig, and placing the same in the jig. This is performed by dropping and injecting a liquid resin such as epoxy, and then thermally curing the injected resin by applying a temperature of about 180 ° C. and a pressure of about 100 kgf / mm 2 .
【００２１】かくして本発明の半導体装置は外部リード
端子２を外部電気回路に接続させ、内部の半導体素子４
を外部電気回路に電気的に接続することによってコンピ
ュータ等の情報処理装置に搭載されることとなる。Thus, in the semiconductor device of the present invention, the external lead terminal 2 is connected to an external electric circuit, and the internal semiconductor element 4
Is electrically connected to an external electric circuit to be mounted on an information processing apparatus such as a computer.
【００２２】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。It should be noted that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention.
【００２３】[0023]
【発明の効果】本発明の半導体装置よれば半導体素子が
固定されるダイフレームと外部リード端子とを熱伝導率
が4.5 ×10-2 cal/cm ・sec ・℃以上の電気絶縁性基体
で熱的接続させたことから半導体素子が作動時に発生す
る熱は電気絶縁性基体を介して外部リード端子に伝導さ
れるとともに該外部リード端子を介して大気中に良好に
放出され、その結果、半導体素子を常に低温として長期
間にわたり正常、且つ安定に作動させることが可能とな
る。According to the semiconductor device of the present invention, the die frame to which the semiconductor element is fixed and the external lead terminals are heated by an electrically insulating substrate having a thermal conductivity of 4.5 × 10 -2 cal / cm · sec · ° C or more. The heat generated during operation of the semiconductor element is electrically conducted to the external lead terminal via the electrically insulating substrate and is well released to the atmosphere via the external lead terminal, as a result of the connection. Can be operated normally and stably for a long time at a low temperature.
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。FIG. 1 is a sectional view showing one embodiment of a semiconductor device of the present invention.
【図２】従来の半導体装置の断面図である。FIG. 2 is a cross-sectional view of a conventional semiconductor device.
１・・・・ダイフレーム ２・・・・外部リード端子 ３・・・・モールド材 ４・・・・半導体素子 ６・・・・電気絶縁性基体 DESCRIPTION OF SYMBOLS 1 ... Die frame 2 ... External lead terminal 3 ... Mold material 4 ... Semiconductor element 6 ... Electric insulating base
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/56 H01L 23/28 - 23/30 H01L 23/34 H01L 23/373 H01L 23/50──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/56 H01L 23/28-23/30 H01L 23/34 H01L 23/373 H01L 23/50
Claims (1)
極を外部リード端子に接続するとともに該半導体素子、
ダイフレーム及び外部リード端子の一部を樹脂でモール
ドして成る半導体装置であって、前記ダイフレームおよ
び外部リード端子を熱伝導率が4.5 ×10-2 cal/cm ・se
c ・℃以上の電気絶縁性基体で熱的接続したことを特徴
とする半導体装置。An electrode of a semiconductor element fixed to a die frame is connected to an external lead terminal and said semiconductor element is connected to an external lead terminal.
A semiconductor device formed by molding a part of a die frame and external lead terminals with a resin, wherein the die frame and the external lead terminals have a thermal conductivity of 4.5 × 10 −2 cal / cm · se
(c) A semiconductor device characterized by being thermally connected by an electrically insulating substrate having a temperature of not less than-° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4013920A JP2833901B2 (en) | 1992-01-29 | 1992-01-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4013920A JP2833901B2 (en) | 1992-01-29 | 1992-01-29 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206184A JPH05206184A (en) | 1993-08-13 |
| JP2833901B2 true JP2833901B2 (en) | 1998-12-09 |
Family
ID=11846616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4013920A Expired - Fee Related JP2833901B2 (en) | 1992-01-29 | 1992-01-29 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833901B2 (en) |
-
1992
- 1992-01-29 JP JP4013920A patent/JP2833901B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206184A (en) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5193452B2 (en) | Method of manufacturing apparatus having power semiconductor element and housing | |
| JP2000183222A (en) | Semiconductor device and manufacturing method thereof | |
| EP3570318A1 (en) | Method for bonding an electrically conductive element to a bonding partner | |
| JP2833901B2 (en) | Semiconductor device | |
| WO2007057954A1 (en) | Semiconductor device and method for manufacturing same | |
| JP2662738B2 (en) | Semiconductor device with ceramic fins | |
| JPH0637209A (en) | Semiconductor device | |
| JP3279849B2 (en) | Semiconductor device | |
| JP4369582B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06163751A (en) | Semiconductor device | |
| JP4089958B2 (en) | Multiple wiring board | |
| JP3359521B2 (en) | Method for manufacturing semiconductor device | |
| JP3441194B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4227477B2 (en) | Electronic component mounting substrate, electronic device, and method of manufacturing electronic component mounting substrate | |
| JP2011151338A (en) | Circuit board, and electronic device using the same | |
| JP3911477B2 (en) | Multiple wiring board | |
| JPH06125023A (en) | Semiconductor device | |
| JP2828578B2 (en) | Semiconductor device | |
| JPH05160327A (en) | Semiconductor device | |
| JP2571571Y2 (en) | Package for storing semiconductor elements | |
| JP3281778B2 (en) | Semiconductor device | |
| JP3181008B2 (en) | Semiconductor device | |
| JPH08125098A (en) | Semiconductor device and manufacturing method thereof | |
| JP4000064B2 (en) | Semiconductor element storage package and semiconductor device | |
| JP3420476B2 (en) | Package for storing semiconductor elements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |