JP2833901B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2833901B2 JP2833901B2 JP4013920A JP1392092A JP2833901B2 JP 2833901 B2 JP2833901 B2 JP 2833901B2 JP 4013920 A JP4013920 A JP 4013920A JP 1392092 A JP1392092 A JP 1392092A JP 2833901 B2 JP2833901 B2 JP 2833901B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- external lead
- die frame
- semiconductor device
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ等の情報処
理装置に搭載される半導体装置に関し、より詳細には半
導体素子を樹脂でモールドして成る半導体装置の改良に
関するものである。
理装置に搭載される半導体装置に関し、より詳細には半
導体素子を樹脂でモールドして成る半導体装置の改良に
関するものである。
【０００２】
【従来の技術】従来、コンピュータ等の情報処理装置に
搭載される樹脂モールドタイプの半導体装置は図２に示
すように半導体素子11と、コバール金属(Fe-Ni-Co 合
金) や42アロイ(Fe-Ni合金) 等の金属材料から成るダイ
フレーム12及び複数個の外部リード端子13と、エポキシ
樹脂等の有機樹脂から成るモールド材14とから構成され
ており、ダイフレーム12上に半導体素子11を金 シリコ
ン共晶合金等のロウ材を介して固定するとともに半導体
素子11の各電極を外部リード端子13にボンディングワイ
ヤ15を介して電気的に接続し、しかる後、前記半導体素
子11、ダイフレーム12及び外部リード端子13の一部をモ
ールド材14でモールドすることによって製作されてい
る。
搭載される樹脂モールドタイプの半導体装置は図２に示
すように半導体素子11と、コバール金属(Fe-Ni-Co 合
金) や42アロイ(Fe-Ni合金) 等の金属材料から成るダイ
フレーム12及び複数個の外部リード端子13と、エポキシ
樹脂等の有機樹脂から成るモールド材14とから構成され
ており、ダイフレーム12上に半導体素子11を金 シリコ
ン共晶合金等のロウ材を介して固定するとともに半導体
素子11の各電極を外部リード端子13にボンディングワイ
ヤ15を介して電気的に接続し、しかる後、前記半導体素
子11、ダイフレーム12及び外部リード端子13の一部をモ
ールド材14でモールドすることによって製作されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置は半導体素子をモールドするモールド材
がエポキシ樹脂等の有機樹脂から成り、その熱伝導率が
1.0 ×10-3 cal/cm ・sec ・℃程度と低く熱を伝導し難
いものであるためこのモールド材で高密度化、高集積化
が進み作動時に多量の熱を発生する近時の半導体素子を
モールドした場合、半導体素子の作動時に発生する熱は
前記モールド材によって大気中への放出が阻害され、そ
の結果、半導体素子は該半導体素子自身の発する熱で高
温となり、半導体素子に熱破壊を起こしたり、特性に変
化をきたし、誤動作したりするという欠点を有してい
た。
来の半導体装置は半導体素子をモールドするモールド材
がエポキシ樹脂等の有機樹脂から成り、その熱伝導率が
1.0 ×10-3 cal/cm ・sec ・℃程度と低く熱を伝導し難
いものであるためこのモールド材で高密度化、高集積化
が進み作動時に多量の熱を発生する近時の半導体素子を
モールドした場合、半導体素子の作動時に発生する熱は
前記モールド材によって大気中への放出が阻害され、そ
の結果、半導体素子は該半導体素子自身の発する熱で高
温となり、半導体素子に熱破壊を起こしたり、特性に変
化をきたし、誤動作したりするという欠点を有してい
た。
【０００４】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子が発する熱を大気中に良好に
放出させ、半導体素子を常に低温として長期間にわたり
正常、安定に作動させることができる半導体装置を提供
することにある。
で、その目的は半導体素子が発する熱を大気中に良好に
放出させ、半導体素子を常に低温として長期間にわたり
正常、安定に作動させることができる半導体装置を提供
することにある。
【０００５】
【課題を解決するための手段】本発明はダイフレームに
固定された半導体素子の電極を外部リード端子に接続す
るとともに該半導体素子、ダイフレーム及び外部リード
端子の一部を樹脂でモールドして成る半導体装置であっ
て、前記ダイフレーム及び外部リード端子を熱伝導率が
4.5 ×10-2 cal/cm ・sec ・℃以上の電気絶縁性基体で
熱的接続したことを特徴とするものである。
固定された半導体素子の電極を外部リード端子に接続す
るとともに該半導体素子、ダイフレーム及び外部リード
端子の一部を樹脂でモールドして成る半導体装置であっ
て、前記ダイフレーム及び外部リード端子を熱伝導率が
4.5 ×10-2 cal/cm ・sec ・℃以上の電気絶縁性基体で
熱的接続したことを特徴とするものである。
【０００６】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
る。
【０００７】図１は本発明の半導体装置の一実施例を示
し、１はダイフレーム、２は外部リード端子、３はモー
ルド材である。
し、１はダイフレーム、２は外部リード端子、３はモー
ルド材である。
【０００８】前記ダイフレーム１はその上面に半導体素
子４が金−シリコン共晶合金等のロウ材を介して接着固
定され、該ダイフレーム１は半導体素子４を支持する支
持部材として作用する。
子４が金−シリコン共晶合金等のロウ材を介して接着固
定され、該ダイフレーム１は半導体素子４を支持する支
持部材として作用する。
【０００９】前記ダイフレーム１はコバール金属や４２
アロイ等の金属から成り、コバール金属等のインゴット
（塊）を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の板状に形成され
る。
アロイ等の金属から成り、コバール金属等のインゴット
（塊）を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の板状に形成され
る。
【００１０】また前記ダイフレーム１はその上面に半導
体素子４を強固に固定するためにニッケル(Ni)及び金(A
u)がメッキ法により順次、所定厚みに層着されている。
体素子４を強固に固定するためにニッケル(Ni)及び金(A
u)がメッキ法により順次、所定厚みに層着されている。
【００１１】前記ダイフレーム１上への半導体素子４の
固定は、加熱部材（不図示）により約 400℃に加熱され
たダイフレーム１上に半導体素子４を載置させ、ダイフ
レーム１に層着させた金と半導体素子４を構成するシリ
コンとを反応させ共晶合金を形成させることによって行
われる。
固定は、加熱部材（不図示）により約 400℃に加熱され
たダイフレーム１上に半導体素子４を載置させ、ダイフ
レーム１に層着させた金と半導体素子４を構成するシリ
コンとを反応させ共晶合金を形成させることによって行
われる。
【００１２】前記ダイフレーム１の周辺にはまた複数個
の外部リード端子２が配されており、該外部リード端子
２の各々の一端にはダイフレーム１上に固定された半導
体素子４の各電極がボンディングワイヤ５を介して電気
的に接続され、各外部リード端子２を外部電気回路に接
続することによって半導体素子４はその電極が外部リー
ド端子２及ボンディングワイヤ５を介し外部電気回路に
接続されることとなる。
の外部リード端子２が配されており、該外部リード端子
２の各々の一端にはダイフレーム１上に固定された半導
体素子４の各電極がボンディングワイヤ５を介して電気
的に接続され、各外部リード端子２を外部電気回路に接
続することによって半導体素子４はその電極が外部リー
ド端子２及ボンディングワイヤ５を介し外部電気回路に
接続されることとなる。
【００１３】前記複数個の外部リード端子２はコバール
金属や４２アロイ等の金属から成り、ダイフレーム１と
同様の方法によって所定の板状に形成される。
金属や４２アロイ等の金属から成り、ダイフレーム１と
同様の方法によって所定の板状に形成される。
【００１４】尚、前記各外部リード端子２はその外表面
にニッケル(Ni)、金(Au)等の耐蝕性に優れ、且つ良導電
性である金属をメッキ法により1.0 乃至20.0μm の厚み
層着させておくと外部リード端子２の酸化腐食を有効に
防止することができるとともに外部リード端子２にボン
ディングワイヤ５を極めて強固に接合させることが可能
となる。従って、前記外部リード端子２の表面にはニッ
ケル、金等を1.0 乃至20.0μm の厚み層着させておくこ
とが好ましい。
にニッケル(Ni)、金(Au)等の耐蝕性に優れ、且つ良導電
性である金属をメッキ法により1.0 乃至20.0μm の厚み
層着させておくと外部リード端子２の酸化腐食を有効に
防止することができるとともに外部リード端子２にボン
ディングワイヤ５を極めて強固に接合させることが可能
となる。従って、前記外部リード端子２の表面にはニッ
ケル、金等を1.0 乃至20.0μm の厚み層着させておくこ
とが好ましい。
【００１５】また前記ダイフレーム１及び外部リード端
子２はその下部に熱伝導率が4.5 ×10-2 cal/cm ・sec
・℃以上の電気絶縁性基体６がダイフレーム１及び各外
部リード端子２の両方に共通に当接するようにして配さ
れている。前記電気絶縁性基体６はダイフレーム１と複
数個の外部リード端子２とを熱的接続する作用を為し、
該電気絶縁性基体６によってダイフレーム１上に固定さ
れた半導体素子４の発する熱は複数個の外部リード端子
２に良好に伝導されるとともに各外部リード端子２を介
して大気中に放出され、半導体素子4 を常に低温となす
ことができる。
子２はその下部に熱伝導率が4.5 ×10-2 cal/cm ・sec
・℃以上の電気絶縁性基体６がダイフレーム１及び各外
部リード端子２の両方に共通に当接するようにして配さ
れている。前記電気絶縁性基体６はダイフレーム１と複
数個の外部リード端子２とを熱的接続する作用を為し、
該電気絶縁性基体６によってダイフレーム１上に固定さ
れた半導体素子４の発する熱は複数個の外部リード端子
２に良好に伝導されるとともに各外部リード端子２を介
して大気中に放出され、半導体素子4 を常に低温となす
ことができる。
【００１６】尚、前記電気絶縁性基体6 はその熱伝導率
が4.5 ×10-2 cal/cm ・sec ・℃未満であるとダイフレ
ーム１に固定されている半導体素子４の発する熱を各外
部リード端子２に良好に伝導させることができず、半導
体素子４を該半導体素子４自身の発する熱で高温とし熱
破壊等を招来させてしまう。従って、前記電気絶縁性基
体６はその熱伝導率が4.5 ×10-2 cal/cm ・sec ・℃以
上のものに特定される。
が4.5 ×10-2 cal/cm ・sec ・℃未満であるとダイフレ
ーム１に固定されている半導体素子４の発する熱を各外
部リード端子２に良好に伝導させることができず、半導
体素子４を該半導体素子４自身の発する熱で高温とし熱
破壊等を招来させてしまう。従って、前記電気絶縁性基
体６はその熱伝導率が4.5 ×10-2 cal/cm ・sec ・℃以
上のものに特定される。
【００１７】また前記電気絶縁性基体６はそれ自体が電
気絶縁性であことからダイフレーム１と複数個の外部リ
ード端子２の両方に共通に当接させたとしても各外部リ
ード端子２はその各々の電気的独立が維持され、その結
果、半導体素子４の各電極を所定の外部リード端子２に
安定に接続させることができる。
気絶縁性であことからダイフレーム１と複数個の外部リ
ード端子２の両方に共通に当接させたとしても各外部リ
ード端子２はその各々の電気的独立が維持され、その結
果、半導体素子４の各電極を所定の外部リード端子２に
安定に接続させることができる。
【００１８】更に前記電気絶縁性基体6 は窒化アルミニ
ウム質焼結体、炭化珪素質焼結体等の良熱伝導性の無機
物や金属板の外表面を酸化処理し、電気絶縁性となした
ものが使用され、例えば窒化アルミニウム質焼結体で形
成する場合には主原料としての窒化アルミニウム粉末に
焼結助剤としての酸化イットリウム、カルシア等の粉末
及び適当な有機溶剤、溶媒を添加混合して泥漿物を作る
とともに該泥漿物をドクターブレード法やカレンダロー
ル法等を採用することによってグリーンシート( 生シー
ト) を形成し、しかる後、前記グリーンシートに適当な
打ち抜き加工を施こすとともにこれを複数枚積層し、約
1800℃の高温で焼成することによって製作される。
ウム質焼結体、炭化珪素質焼結体等の良熱伝導性の無機
物や金属板の外表面を酸化処理し、電気絶縁性となした
ものが使用され、例えば窒化アルミニウム質焼結体で形
成する場合には主原料としての窒化アルミニウム粉末に
焼結助剤としての酸化イットリウム、カルシア等の粉末
及び適当な有機溶剤、溶媒を添加混合して泥漿物を作る
とともに該泥漿物をドクターブレード法やカレンダロー
ル法等を採用することによってグリーンシート( 生シー
ト) を形成し、しかる後、前記グリーンシートに適当な
打ち抜き加工を施こすとともにこれを複数枚積層し、約
1800℃の高温で焼成することによって製作される。
【００１９】また更に前記電気絶縁性基体６が当接され
た上面に半導体素子４を有するダイフレーム１及び外部
リード端子２は、外部リード端子２の一部を残してすべ
てがエポキシ樹脂等の有機樹脂から成るモールド材６に
よってモールドされ、該モールド材６で半導体素子４を
大気から完全に遮断することによって最終製品としての
半導体装置となる。
た上面に半導体素子４を有するダイフレーム１及び外部
リード端子２は、外部リード端子２の一部を残してすべ
てがエポキシ樹脂等の有機樹脂から成るモールド材６に
よってモールドされ、該モールド材６で半導体素子４を
大気から完全に遮断することによって最終製品としての
半導体装置となる。
【００２０】前記半導体素子４等のモールド材６による
モールドは電気絶縁性基体６、半導体素子４が固定され
たダイフレーム１及び外部リード端子２を所定の治具内
にセットするとともに治具内にエポキシ等の液状樹脂を
滴下注入し、しかる後、注入した樹脂を180 ℃程度の温
度、100Kgf/mm2程度の圧力を加え熱硬化させることによ
って行われる。
モールドは電気絶縁性基体６、半導体素子４が固定され
たダイフレーム１及び外部リード端子２を所定の治具内
にセットするとともに治具内にエポキシ等の液状樹脂を
滴下注入し、しかる後、注入した樹脂を180 ℃程度の温
度、100Kgf/mm2程度の圧力を加え熱硬化させることによ
って行われる。
【００２１】かくして本発明の半導体装置は外部リード
端子２を外部電気回路に接続させ、内部の半導体素子４
を外部電気回路に電気的に接続することによってコンピ
ュータ等の情報処理装置に搭載されることとなる。
端子２を外部電気回路に接続させ、内部の半導体素子４
を外部電気回路に電気的に接続することによってコンピ
ュータ等の情報処理装置に搭載されることとなる。
【００２２】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２３】
【発明の効果】本発明の半導体装置よれば半導体素子が
固定されるダイフレームと外部リード端子とを熱伝導率
が4.5 ×10-2 cal/cm ・sec ・℃以上の電気絶縁性基体
で熱的接続させたことから半導体素子が作動時に発生す
る熱は電気絶縁性基体を介して外部リード端子に伝導さ
れるとともに該外部リード端子を介して大気中に良好に
放出され、その結果、半導体素子を常に低温として長期
間にわたり正常、且つ安定に作動させることが可能とな
る。
固定されるダイフレームと外部リード端子とを熱伝導率
が4.5 ×10-2 cal/cm ・sec ・℃以上の電気絶縁性基体
で熱的接続させたことから半導体素子が作動時に発生す
る熱は電気絶縁性基体を介して外部リード端子に伝導さ
れるとともに該外部リード端子を介して大気中に良好に
放出され、その結果、半導体素子を常に低温として長期
間にわたり正常、且つ安定に作動させることが可能とな
る。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図２】従来の半導体装置の断面図である。
１・・・・ダイフレーム ２・・・・外部リード端子 ３・・・・モールド材 ４・・・・半導体素子 ６・・・・電気絶縁性基体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/56 H01L 23/28 - 23/30 H01L 23/34 H01L 23/373 H01L 23/50
Claims (1)
- 【請求項１】ダイフレームに固定された半導体素子の電
極を外部リード端子に接続するとともに該半導体素子、
ダイフレーム及び外部リード端子の一部を樹脂でモール
ドして成る半導体装置であって、前記ダイフレームおよ
び外部リード端子を熱伝導率が4.5 ×10-2 cal/cm ・se
c ・℃以上の電気絶縁性基体で熱的接続したことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4013920A JP2833901B2 (ja) | 1992-01-29 | 1992-01-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4013920A JP2833901B2 (ja) | 1992-01-29 | 1992-01-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206184A JPH05206184A (ja) | 1993-08-13 |
| JP2833901B2 true JP2833901B2 (ja) | 1998-12-09 |
Family
ID=11846616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4013920A Expired - Fee Related JP2833901B2 (ja) | 1992-01-29 | 1992-01-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833901B2 (ja) |
-
1992
- 1992-01-29 JP JP4013920A patent/JP2833901B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206184A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5193452B2 (ja) | パワー半導体素子とハウジングとを備えた装置の製造方法 | |
| JP2000183222A (ja) | 半導体装置およびその製造方法 | |
| EP3570318A1 (en) | Method for bonding an electrically conductive element to a bonding partner | |
| JP2833901B2 (ja) | 半導体装置 | |
| WO2007057954A1 (ja) | 半導体装置及びその製造方法 | |
| JP2662738B2 (ja) | セラミックス放熱フィン付半導体装置 | |
| JPH0637209A (ja) | 半導体装置 | |
| JP3279849B2 (ja) | 半導体装置 | |
| JP4369582B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06163751A (ja) | 半導体装置 | |
| JP4089958B2 (ja) | 多数個取り配線基板 | |
| JP3359521B2 (ja) | 半導体装置の製造方法 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP4227477B2 (ja) | 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法 | |
| JP2011151338A (ja) | 回路基板およびそれを用いた電子装置 | |
| JP3911477B2 (ja) | 多数個取り配線基板 | |
| JPH06125023A (ja) | 半導体装置 | |
| JP2828578B2 (ja) | 半導体装置 | |
| JPH05160327A (ja) | 半導体装置 | |
| JP2571571Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3281778B2 (ja) | 半導体装置 | |
| JP3181008B2 (ja) | 半導体装置 | |
| JPH08125098A (ja) | 半導体装置及びその製造方法 | |
| JP4000064B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3420476B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |