JP2855992B2 - 検査入力系列の自動生成方式 - Google Patents
検査入力系列の自動生成方式Info
- Publication number
- JP2855992B2 JP2855992B2 JP4239475A JP23947592A JP2855992B2 JP 2855992 B2 JP2855992 B2 JP 2855992B2 JP 4239475 A JP4239475 A JP 4239475A JP 23947592 A JP23947592 A JP 23947592A JP 2855992 B2 JP2855992 B2 JP 2855992B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- unit
- setting
- value
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は検査入力系列の自動生成
方式に関して、特に未定義な入力ビット列に、入力値を
設定し、故障シミュレーションした後、故障が見つから
ない場合にはバックトラックを行い、検出率を向上させ
る手段を持つ検査入力系列の自動生成方式に関する。
方式に関して、特に未定義な入力ビット列に、入力値を
設定し、故障シミュレーションした後、故障が見つから
ない場合にはバックトラックを行い、検出率を向上させ
る手段を持つ検査入力系列の自動生成方式に関する。
【０００２】
【従来の技術】従来は、１つの故障を抽出し、その故障
について検出される入力値を入力ビット列に設定し、そ
の１つの故障が検出されることを確認してから、未定義
な入力ビット列に無作為な入力値を設定したのち、コン
カレント故障シミュレーションを行い、検出率を求めて
いた。尚、コンカレント故障シミュレーションについて
は、樹下，藤原「デジタル回路の故障診断（上）」工学
図書，１９８３を参照のこと。
について検出される入力値を入力ビット列に設定し、そ
の１つの故障が検出されることを確認してから、未定義
な入力ビット列に無作為な入力値を設定したのち、コン
カレント故障シミュレーションを行い、検出率を求めて
いた。尚、コンカレント故障シミュレーションについて
は、樹下，藤原「デジタル回路の故障診断（上）」工学
図書，１９８３を参照のこと。
【０００３】
【発明が解決しようとする課題】上述した従来の検査入
力系列の自動生成方式は、１つの故障を対象とし入力値
を決めるので、その故障に関与しない未定義の入力ビッ
トは無作為に値が与えられていた。このため、他の故障
に関しては、見つかりにくいパターンが発生する確率が
高いという問題点があった。
力系列の自動生成方式は、１つの故障を対象とし入力値
を決めるので、その故障に関与しない未定義の入力ビッ
トは無作為に値が与えられていた。このため、他の故障
に関しては、見つかりにくいパターンが発生する確率が
高いという問題点があった。
【０００４】
【課題を解決するための手段】第１の発明は、無作為に
入力値を入力ビット列に数ビットずつ設定していく入力
設定部と、入力設定部に設定された入力値よりコンカレ
ント故障シミュレーションを行うシミュレーション部
と、前記シミュレーション部でシミュレーションされた
結果故障が１つも見つからなければ終了を判定する終了
判定部と、前記終了判定部で終了しないと判定された時
今まで設定した入力値を変更する入力設定更新部と、前
記故障が見つかった時今まで設定した入力ビット列を変
更不可能にする入力ビット固定部と、他の未設定入力ビ
ット列に入力を追加するように前記入力設定部に指示す
る入力追加指示部を備える。
入力値を入力ビット列に数ビットずつ設定していく入力
設定部と、入力設定部に設定された入力値よりコンカレ
ント故障シミュレーションを行うシミュレーション部
と、前記シミュレーション部でシミュレーションされた
結果故障が１つも見つからなければ終了を判定する終了
判定部と、前記終了判定部で終了しないと判定された時
今まで設定した入力値を変更する入力設定更新部と、前
記故障が見つかった時今まで設定した入力ビット列を変
更不可能にする入力ビット固定部と、他の未設定入力ビ
ット列に入力を追加するように前記入力設定部に指示す
る入力追加指示部を備える。
【０００５】また、第２の発明は、前記シミュレーショ
ン部にて演算単位毎にコンカレント故障シミュレーショ
ンを行い前記シミュレーションの正常出力結果が故障リ
スト演算時の出力結果と食い違い、かつ前記故障リスト
演算時の値が’不定’の時前記演算単位に’不定’な入
力があると認識するＤフロンティア認識部と、前記Ｄフ
ロンティア認識部から通達されるＤフロンティア存在通
知を受取り入力ビット列の方向に前記演算単位に設定す
べき値を設定するよう要求するノード設定要求部と、前
記ノード設定要求部から出された設定要求を前記演算単
位の’不定’入力に接続されているすべての前段の演算
単位に伝播する多重後方伝播部と、さらに前記多重後方
伝播部で伝播され入力ビット列まで到達した要求値をそ
の入力ビット列に設定する要求設定部を備える。
ン部にて演算単位毎にコンカレント故障シミュレーショ
ンを行い前記シミュレーションの正常出力結果が故障リ
スト演算時の出力結果と食い違い、かつ前記故障リスト
演算時の値が’不定’の時前記演算単位に’不定’な入
力があると認識するＤフロンティア認識部と、前記Ｄフ
ロンティア認識部から通達されるＤフロンティア存在通
知を受取り入力ビット列の方向に前記演算単位に設定す
べき値を設定するよう要求するノード設定要求部と、前
記ノード設定要求部から出された設定要求を前記演算単
位の’不定’入力に接続されているすべての前段の演算
単位に伝播する多重後方伝播部と、さらに前記多重後方
伝播部で伝播され入力ビット列まで到達した要求値をそ
の入力ビット列に設定する要求設定部を備える。
【０００６】
【実施例】次に、本発明の構成について図面を参照して
説明する。
説明する。
【０００７】図１は第１の発明の一実施例の構成図であ
り、無作為に入力値を入力ビット列に数ビットずつ設定
していく 入力設定部１と、入力設定部１に設定された
入力値よりコンカレント故障シミュレーションを行うシ
ミュレーション部２と、シミュレーション部２でシミュ
レーションされた結果、故障が１つも見つからなけれ
ば、終了を判定する終了判定部３と、終了判定部３で終
了しないと判定された時、今まで設定した入力値を変更
する（以後バックトラックと呼ぶ）入力設定更新部４
と、故障が見つかった時、今まで設定した入力ビット列
を変更不可能にする入力ビット固定部５と、他の未設定
入力ビット列に入力を追加するように入力設定部１に指
示する入力追加指示部６、入力設定部１で値を設定さ
れ、入力ビット固定部５で設定値を固定され、入力設定
更新部４で設定値を更新される入力ビット列７で構成さ
れる。
り、無作為に入力値を入力ビット列に数ビットずつ設定
していく 入力設定部１と、入力設定部１に設定された
入力値よりコンカレント故障シミュレーションを行うシ
ミュレーション部２と、シミュレーション部２でシミュ
レーションされた結果、故障が１つも見つからなけれ
ば、終了を判定する終了判定部３と、終了判定部３で終
了しないと判定された時、今まで設定した入力値を変更
する（以後バックトラックと呼ぶ）入力設定更新部４
と、故障が見つかった時、今まで設定した入力ビット列
を変更不可能にする入力ビット固定部５と、他の未設定
入力ビット列に入力を追加するように入力設定部１に指
示する入力追加指示部６、入力設定部１で値を設定さ
れ、入力ビット固定部５で設定値を固定され、入力設定
更新部４で設定値を更新される入力ビット列７で構成さ
れる。
【０００８】本発明の動作例を図１にそって、図２のフ
ローチャートを参照しながら説明する。
ローチャートを参照しながら説明する。
【０００９】１． 入力設定部１は、入力設定が可能で
あるか判断し(101) 、開始時には設定可能なので、入力
ビット列７に入力値を無作為に決定し(102) 、設定して
シミュレーション部２に通知する(103) 。 ２． 入力設定部１で、入力ビット列７の全てに既に入
力を設定し終えてしまって入力設定が不可能の場合(10
1) 、現入力ビット列を検査入力系列として登録し、入
力ビット列７を初期化した後(104) 、入力ビット列７に
入力値を無作為に決定し(102) 、設定してシミュレーシ
ョン部２に通知する(103) 。
あるか判断し(101) 、開始時には設定可能なので、入力
ビット列７に入力値を無作為に決定し(102) 、設定して
シミュレーション部２に通知する(103) 。 ２． 入力設定部１で、入力ビット列７の全てに既に入
力を設定し終えてしまって入力設定が不可能の場合(10
1) 、現入力ビット列を検査入力系列として登録し、入
力ビット列７を初期化した後(104) 、入力ビット列７に
入力値を無作為に決定し(102) 、設定してシミュレーシ
ョン部２に通知する(103) 。
【００１０】３． シミュレーション部２は、通知され
た後、入力ビット列７を入力としてコンカレント故障シ
ミュレーションを行う。
た後、入力ビット列７を入力としてコンカレント故障シ
ミュレーションを行う。
【００１１】４． 終了判定部３は、シミュレーション
が行われた後、検出故障があれば入力ビット固定部５へ
通知する。検出故障がなく指定検出率に達していなけれ
ば、バックトラックを行うため入力設定更新部４に通知
する。また指定検出率に達していればそのまま実行を終
了する。
が行われた後、検出故障があれば入力ビット固定部５へ
通知する。検出故障がなく指定検出率に達していなけれ
ば、バックトラックを行うため入力設定更新部４に通知
する。また指定検出率に達していればそのまま実行を終
了する。
【００１２】５． 入力ビット固定部５は、終了判定部
から通知されると入力ビット列７に現在設定されている
入力ビットの入力設定値を固定し、入力設定更新部４に
よる更新が不可能になるようにする。その後入力追加指
示部６に通知する。
から通知されると入力ビット列７に現在設定されている
入力ビットの入力設定値を固定し、入力設定更新部４に
よる更新が不可能になるようにする。その後入力追加指
示部６に通知する。
【００１３】６． 入力追加指示部６は、入力設定部１
へ、まだ設定されていない入力ビットへの追加を設定す
るように指示を出す。
へ、まだ設定されていない入力ビットへの追加を設定す
るように指示を出す。
【００１４】７． 入力設定更新部４は、終了判定部か
ら通知されると入力ビット列７に現在設定されている入
力ビットの入力設定値を変更し、シミュレーション部２
に通知する。
ら通知されると入力ビット列７に現在設定されている入
力ビットの入力設定値を変更し、シミュレーション部２
に通知する。
【００１５】図３は第２の発明の一実施例の構成図であ
り、無作為または通知された要求値により入力値を入力
ビット列に数ビットずつ設定していく入力設定部１と、
入力設定部１に設定された入力値よりコンカレント故障
シミュレーションを行うシミュレーション部２と、シミ
ュレーション部２でシミュレーションされた結果、故障
が１つも見つからなければ、終了を判定する終了判定部
３と、終了判定部３で終了しないと判定された時、今ま
で設定した入力値を変更する（以後バックトラックと呼
ぶ）入力設定更新部４と、故障が見つかった時、今まで
設定した入力ビット列を変更不可能にする入力ビット固
定部５と、他の未設定入力ビット列に入力を追加するよ
うに入力設定部１に指示する入力追加指示部６と、入力
設定部１で値を設定され、入力ビット固定部５で設定値
を固定され、入力設定更新部４で設定値を更新される入
力ビット列７と、特にシミュレーション部２において、
演算単位の故障リストの出力値が’不定’の時、この演
算単位に’不定’な入力があると認識するＤフロンティ
ア認識部８と、Ｄフロンティア認識部８から通達され
る、Ｄフロンティア存在通知を受取り、入力ビット列の
方向（ファンイン側）に、演算単位に設定すべき値を設
定するよう要求するノード設定要求部９と、ノード設定
要求部９から出された設定要求を、演算単位の’不定’
入力に接続されているすべての前段の演算単位に伝播す
る多重後方伝播部１０、さらに多重後方伝播部１０で伝
播され、入力ビット列まで到達した要求値をその入力ビ
ット列に設定する要求設定部１１で構成される。
り、無作為または通知された要求値により入力値を入力
ビット列に数ビットずつ設定していく入力設定部１と、
入力設定部１に設定された入力値よりコンカレント故障
シミュレーションを行うシミュレーション部２と、シミ
ュレーション部２でシミュレーションされた結果、故障
が１つも見つからなければ、終了を判定する終了判定部
３と、終了判定部３で終了しないと判定された時、今ま
で設定した入力値を変更する（以後バックトラックと呼
ぶ）入力設定更新部４と、故障が見つかった時、今まで
設定した入力ビット列を変更不可能にする入力ビット固
定部５と、他の未設定入力ビット列に入力を追加するよ
うに入力設定部１に指示する入力追加指示部６と、入力
設定部１で値を設定され、入力ビット固定部５で設定値
を固定され、入力設定更新部４で設定値を更新される入
力ビット列７と、特にシミュレーション部２において、
演算単位の故障リストの出力値が’不定’の時、この演
算単位に’不定’な入力があると認識するＤフロンティ
ア認識部８と、Ｄフロンティア認識部８から通達され
る、Ｄフロンティア存在通知を受取り、入力ビット列の
方向（ファンイン側）に、演算単位に設定すべき値を設
定するよう要求するノード設定要求部９と、ノード設定
要求部９から出された設定要求を、演算単位の’不定’
入力に接続されているすべての前段の演算単位に伝播す
る多重後方伝播部１０、さらに多重後方伝播部１０で伝
播され、入力ビット列まで到達した要求値をその入力ビ
ット列に設定する要求設定部１１で構成される。
【００１６】本発明の動作例を図３にそって、図４のフ
ローチャートを参照しながら説明する。
ローチャートを参照しながら説明する。
【００１７】１． 入力設定部３１は、入力設定が可能
であるか判断し(101) 、開始時には設定可能なので、要
求設定部１１から要求されている設定値（以後要求値と
呼ぶ）があるか調べる(105) 。開始時は要求値はないの
で、入力ビット列７に入力値を無作為に決定し(102) 、
設定してシミュレーション部３２に通知する(103) 。 ２． 入力設定部３１で、入力ビット列７に入力設定が
可能であり(101) 、要求設定部１１からの要求値がある
場合(105) 、要求値を入力値として決定し(106) 、設定
してシミュレーション部３２に通知する(103) 。 ３． 入力設定部３１で、入力ビット列７の全てに既に
入力を設定し終えてしまって入力設定が不可能の場合(1
01) 、現入力ビット列を検査入力系列として登録し、入
力ビット列を初期化した後(104) 、要求設定部１１から
の要求値があるならば(105) 、要求値を入力値として決
定し(106) 、要求値がなければ(105) 入力ビット列７に
入力値を無作為に決定し(102) 、設定してシミュレーシ
ョン部３２に通知する(103) 。
であるか判断し(101) 、開始時には設定可能なので、要
求設定部１１から要求されている設定値（以後要求値と
呼ぶ）があるか調べる(105) 。開始時は要求値はないの
で、入力ビット列７に入力値を無作為に決定し(102) 、
設定してシミュレーション部３２に通知する(103) 。 ２． 入力設定部３１で、入力ビット列７に入力設定が
可能であり(101) 、要求設定部１１からの要求値がある
場合(105) 、要求値を入力値として決定し(106) 、設定
してシミュレーション部３２に通知する(103) 。 ３． 入力設定部３１で、入力ビット列７の全てに既に
入力を設定し終えてしまって入力設定が不可能の場合(1
01) 、現入力ビット列を検査入力系列として登録し、入
力ビット列を初期化した後(104) 、要求設定部１１から
の要求値があるならば(105) 、要求値を入力値として決
定し(106) 、要求値がなければ(105) 入力ビット列７に
入力値を無作為に決定し(102) 、設定してシミュレーシ
ョン部３２に通知する(103) 。
【００１８】４． シミュレーション部３２は、通知さ
れた後、入力ビット列７を入力としてコンカレント故障
シミュレーションを行う。この時、演算単位毎の演算終
了後、Ｄフロンティア認識部８を動作させる。
れた後、入力ビット列７を入力としてコンカレント故障
シミュレーションを行う。この時、演算単位毎の演算終
了後、Ｄフロンティア認識部８を動作させる。
【００１９】５． Ｄフロンティア認識部８は、演算単位毎の
コンカレント故障シミュレーションの演算終了後、演算
単位に故障リストが発生していて、かつその故障リスト
の演算結果が’不定’であるかどうか調べ、条件を満た
していればノード設定要求部９に通知する。
コンカレント故障シミュレーションの演算終了後、演算
単位に故障リストが発生していて、かつその故障リスト
の演算結果が’不定’であるかどうか調べ、条件を満た
していればノード設定要求部９に通知する。
【００２０】６． 終了判定部３は、シミュレーション
が行われた後、検出故障があれば入力ビット固定部５へ
通知する。検出故障がなく指定検出率に達していなけれ
ば、バックトラックを行うため入力設定更新部４に通知
する。また指定検出率に達していればそのまま実行を終
了する。
が行われた後、検出故障があれば入力ビット固定部５へ
通知する。検出故障がなく指定検出率に達していなけれ
ば、バックトラックを行うため入力設定更新部４に通知
する。また指定検出率に達していればそのまま実行を終
了する。
【００２１】７． 入力ビット固定部５は、終了判定部
３から通知されると入力ビット列７に現在設定されてい
る入力ビットの入力設定値を固定し、入力設定更新部４
による更新が不可能になるようにする。その後入力追加
指示部６に通知する。
３から通知されると入力ビット列７に現在設定されてい
る入力ビットの入力設定値を固定し、入力設定更新部４
による更新が不可能になるようにする。その後入力追加
指示部６に通知する。
【００２２】８． 入力追加指示部６は、入力設定部３
１へまだ設定されていない入力ビットへの追加を設定す
るように指示を出す。
１へまだ設定されていない入力ビットへの追加を設定す
るように指示を出す。
【００２３】９． 入力設定更新部４は、終了判定部か
ら通知されると入力ビット列７に現在設定されている入
力ビットの入力設定値を変更し、シミュレーション部３
２に通知する。
ら通知されると入力ビット列７に現在設定されている入
力ビットの入力設定値を変更し、シミュレーション部３
２に通知する。
【００２４】１０． ノード設定要求部９は、Ｄフロンティア
認識部８から通知された演算単位がどのような入力があ
れば故障リスト出力が’不定’でなく故障が見つかる出
力になるか演算し、そのための入力値をその演算単位に
設定してもらうように要求を多重後方伝播部１０に通知
する。
認識部８から通知された演算単位がどのような入力があ
れば故障リスト出力が’不定’でなく故障が見つかる出
力になるか演算し、そのための入力値をその演算単位に
設定してもらうように要求を多重後方伝播部１０に通知
する。
【００２５】１１． 多重後方伝播部１０は、ノード設
定要求部９から通知された演算単位が入力ビット列７で
なければ、通知された演算単位の設定要求のある全入力
について、ファンイン側に設定すべき入力値を要求する
（要求値と呼ぶ）。その後ファンイン側の演算単位に関
して要求値を出力するための入力値（新たな要求値）を
演算しファンイン側に要求する。
定要求部９から通知された演算単位が入力ビット列７で
なければ、通知された演算単位の設定要求のある全入力
について、ファンイン側に設定すべき入力値を要求する
（要求値と呼ぶ）。その後ファンイン側の演算単位に関
して要求値を出力するための入力値（新たな要求値）を
演算しファンイン側に要求する。
【００２６】１２． 多重後方伝播部１０で、入力ビッ
ト列７まで到達した要求値があれば、要求設定部１１に
通知する。
ト列７まで到達した要求値があれば、要求設定部１１に
通知する。
【００２７】１３． 要求設定部１１は、多重後方伝播
部１０より通知された要求値があれば、入力設定部３１
で入力ビット列７に値を追加する時にその要求値を要求
したビット位置に設定するよう入力設定部３１に通知す
る。
部１０より通知された要求値があれば、入力設定部３１
で入力ビット列７に値を追加する時にその要求値を要求
したビット位置に設定するよう入力設定部３１に通知す
る。
【００２８】
【発明の効果】以上説明したように第１の発明は、多く
の故障を対象として、入力値を決めるので、見つける故
障の数が多い高品質のパターンを発生することができる
効果がある。さらに、第２の発明は、多くの故障を対象
とし、各々の故障が見つかる入力値を求めた後設定する
ため、高品質のパターンを短時間で発生することができ
るという効果を有している。
の故障を対象として、入力値を決めるので、見つける故
障の数が多い高品質のパターンを発生することができる
効果がある。さらに、第２の発明は、多くの故障を対象
とし、各々の故障が見つかる入力値を求めた後設定する
ため、高品質のパターンを短時間で発生することができ
るという効果を有している。
【図１】第１の発明の一実施例を示すブロック図であ
る。
る。
【図２】本実施例の入力設定部１の動作フローチャート
である。
である。
【図３】第２の発明の一実施例を示すブロック図であ
る。
る。
【図４】本実施例の入力設定部３１の動作フローチャー
トである。
トである。
１，３１ 入力設定部 ２，３２ シミュレーション部 ３ 終了判定部 ４ 入力設定更新部 ５ 入力ビット固定部 ６ 入力追加指示部 ７ 入力ビット列 ８ Ｄフロンティア認識部 ９ ノード設定要求部 １０ 多重後方伝播部 １１ 要求設定部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/28 G06F 11/25 G06F 17/50
Claims (2)
- 【請求項１】無作為に入力値を入力ビット列に数ビット
ずつ設定していく入力設定部と、入力設定部に設定され
た入力値よりコンカレント故障シミュレーションを行う
シミュレーション部と、前記シミュレーション部でシミ
ュレーションされた結果故障が１つも見つからなければ
終了を判定する終了判定部と、前記終了判定部で終了し
ないと判定された時今まで設定した入力値を変更する入
力設定更新部と、前記故障が見つかった時今まで設定し
た入力ビット列を変更不可能にする入力ビット固定部
と、他の未設定入力ビット列に入力を追加するように前
記入力設定部に指示する入力追加指示部を備えることを
特徴とする検査入力系列の自動生成方式。 - 【請求項２】前記シミュレーション部にて演算単位毎に
コンカレント故障シミュレーションを行い前記シミュレ
ーションの正常出力結果が故障リスト演算時の出力結果
と食い違い、かつ前記故障リスト演算時の値が’不定’
の時前記演算単位に’不定’な入力があると認識するＤ
フロンティア認識部と、前記Ｄフロンティア認識部から
通達されるＤフロンティア存在通知を受取り入力ビット
列の方向に前記演算単位に設定すべき値を設定するよう
要求するノード設定要求部と、前記ノード設定要求部か
ら出された設定要求を前記演算単位の’不定’入力に接
続されているすべての前段の演算単位に伝播する多重後
方伝播部と、さらに前記多重後方伝播部で伝播され入力
ビット列まで到達した要求値をその入力ビット列に設定
する要求設定部を備えることを特徴とする請求項１記載
の検査入力系列の自動生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239475A JP2855992B2 (ja) | 1992-09-08 | 1992-09-08 | 検査入力系列の自動生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239475A JP2855992B2 (ja) | 1992-09-08 | 1992-09-08 | 検査入力系列の自動生成方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0688860A JPH0688860A (ja) | 1994-03-29 |
| JP2855992B2 true JP2855992B2 (ja) | 1999-02-10 |
Family
ID=17045328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4239475A Expired - Fee Related JP2855992B2 (ja) | 1992-09-08 | 1992-09-08 | 検査入力系列の自動生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2855992B2 (ja) |
-
1992
- 1992-09-08 JP JP4239475A patent/JP2855992B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0688860A (ja) | 1994-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4488595B2 (ja) | テストパターン生成方法 | |
| Friedman | Diagnosis of short-circuit faults in combinational circuits | |
| JP2953975B2 (ja) | テストパタン生成装置およびテストパタン生成方法 | |
| JP2607029B2 (ja) | 信号遷移伝搬検出方法 | |
| JP2921502B2 (ja) | 順序回路の故障箇所推定方法 | |
| JP2855992B2 (ja) | 検査入力系列の自動生成方式 | |
| JPH06230075A (ja) | シリアルスキャンチェーンにおける不良フリップフロップの検出方法 | |
| JP2855999B2 (ja) | ハードウェアシミュレータを用いた検査入力系列の自動生成方式 | |
| CN117172206B (zh) | 测试用例生成方法、装置、电子设备及存储介质 | |
| JP2917969B2 (ja) | 論理等価性検証方法および論理等価性検証装置 | |
| JPH03290761A (ja) | 論理回路の設計方法 | |
| JP2785901B2 (ja) | 検査系列生成方法および検査系列生成装置 | |
| JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
| JPH0926986A (ja) | テストパタン生成方法及び遅延検証方法 | |
| JP4907788B2 (ja) | 故障伝搬経路推定システム | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP2932749B2 (ja) | 検査系列生成方法 | |
| JPH07159499A (ja) | 論理回路の原理的未検出故障判定方法及びテストパターン生成方法 | |
| JP2815073B2 (ja) | 並行プログラムに対する試験手順生成方法 | |
| JP2569881B2 (ja) | コンカレント故障シミュレーション方式 | |
| JP2000241514A (ja) | テストパターンの並列生成方法およびテストパターン生成装置 | |
| JP2597760B2 (ja) | パス活性化方法 | |
| US20200134115A1 (en) | Architecture for ordered write of data collected in parallel | |
| CN113742154A (zh) | 扫描链修复方法、装置及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |