JP2864050B2 - Power switching circuit - Google Patents
Power switching circuitInfo
- Publication number
- JP2864050B2 JP2864050B2 JP2236211A JP23621190A JP2864050B2 JP 2864050 B2 JP2864050 B2 JP 2864050B2 JP 2236211 A JP2236211 A JP 2236211A JP 23621190 A JP23621190 A JP 23621190A JP 2864050 B2 JP2864050 B2 JP 2864050B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- input terminal
- switching circuit
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主電源と副電源を切り換えるための電源切り
換え回路に関するものである。Description: BACKGROUND OF THE INVENTION The present invention relates to a power supply switching circuit for switching between a main power supply and a sub power supply.
本発明は従来のモノリシックIC化された2つの電源を
切り換える機能を持つ回路において、該電源切り換え回
路を構成しているスイッチトランジスタと該スイッチト
ランジスタの基板とソース間に接続されたトランジスタ
は該電源切り換え回路の出力端子から電源を供給されて
いるインバータにより駆動され、かつ該スイッチトラン
ジスタの基板とドレイン間に接続されたトランジスタは
該インバータの入力電圧により駆動されることによっ
て、副電源から主電源側への電流の流出を防止し、副電
源の電池寿命を延ばす効率の良い電源切り換え回路を実
現するものである。The present invention relates to a conventional circuit having a function of switching between two power supplies formed as a monolithic IC. The transistor connected between the substrate and the drain of the switch transistor is driven by the inverter supplied with power from the output terminal of the circuit, and the transistor connected between the substrate and the drain of the circuit is driven by the input voltage of the inverter, so that the sub-power supply is shifted to the main power supply side. The present invention realizes an efficient power supply switching circuit that prevents the current from flowing out and prolongs the battery life of the sub power supply.
従来の電源切り換え回路図を第2図に示す。入力端子
1から主電源入力端子2から副電源が入力される。主電
源が入力されている場合には、コンパレータ3の出力は
Highレベルになり、インバータ4を介してスイッチトラ
ンジスタ5のゲートはLOWレベルになる。するとスイッ
チトランジスタ5はONし出力端子6には、主電源の電圧
が出力される。一方、主電源が切れて副電源のみになっ
た場合には、スイッチトランジスタ5はOFFし、出力端
子6にはショットキーダイオード7を通して副電源の電
圧が発生する。FIG. 2 shows a conventional power supply switching circuit diagram. An auxiliary power is input from an input terminal 1 to a main power input terminal 2. When the main power is input, the output of the comparator 3 is
It goes high, and the gate of the switch transistor 5 goes low via the inverter 4. Then, the switch transistor 5 is turned on, and the voltage of the main power supply is output to the output terminal 6. On the other hand, when the main power is turned off and only the sub power is supplied, the switch transistor 5 is turned off, and the voltage of the sub power is generated at the output terminal 6 through the Schottky diode 7.
この場合スイッチトランジスタ5のソースと基板が接
続されているためにスイッチトランジスタ5のソースと
ドレイン間にドレイン端をアノードとし、ソース端をカ
ソードとする寄生のダイオードが存在してしまい副電源
の電流が入力端子1側へ流入し消費され、副電源の電池
寿命を著しく短くしてしまうという欠点がある。In this case, since the source and the substrate of the switch transistor 5 are connected, there is a parasitic diode having the drain terminal as the anode and the source terminal as the cathode between the source and the drain of the switch transistor 5, and the current of the sub power supply is reduced. There is a drawback that the power flows into the input terminal 1 side and is consumed, thereby significantly shortening the battery life of the sub power supply.
本発明は従来の技術の課題を解決することを目的とし
副電源から入力端子1側への電流の流入を防止し電池寿
命を延ばすことを可能ならしめた。SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and has made it possible to prevent the current from flowing from the auxiliary power supply to the input terminal 1 side, thereby extending the battery life.
具体的には、前記インバータの電源を出力端子6から
供給し、スイッチトランジスタのソースと基板間及びド
レインと基板間にそれぞれトランジスタを設け、該トラ
ンジスタの一方とスイッチトランジスタ5をインバータ
4で駆動し、他方のトランジスタをインバータ4の入力
電圧で駆動するものである。Specifically, power of the inverter is supplied from an output terminal 6, transistors are provided between the source and the substrate of the switch transistor and between the drain and the substrate, and one of the transistors and the switch transistor 5 are driven by the inverter 4, The other transistor is driven by the input voltage of the inverter 4.
本発明の電源切り換え回路は、第1図に示すように、
スイッチトランジスタのソース及びドレインと基板間に
それぞれ接続したトランジスタを出力端子から正電源を
供給されたインバータによって駆動するために、スイッ
チトランジスタに存在する寄生ダイオードの向きを主電
源,副電源の有無によって切り換えることができた。The power supply switching circuit of the present invention, as shown in FIG.
In order to drive the transistors connected between the source and drain of the switch transistor and the substrate by the inverter supplied with positive power from the output terminal, the direction of the parasitic diode present in the switch transistor is switched depending on the presence of the main power and the sub power. I was able to.
以下、図面に従って本発明の電源切り換え回路の実施
例を詳細に説明する。Hereinafter, embodiments of the power supply switching circuit of the present invention will be described in detail with reference to the drawings.
第1図は本発明による電源切り換え回路図である。第
2図と同等の部分は説明を省略する。スイッチトランジ
スタ5の基板とソース間に基板側をソースとしたトラン
ジスタ8が接続され、基板とドレイン間に基板側をソー
スとしたトランジスタ9が接続されている。またトラン
ジスタ8のゲートはスイッチトランジスタ5のゲートと
接続され、インバータ4の出力端子から供給されてい
る。一方トランジスタ9のゲートは、インバータ4の入
力端子から供給されている。さらにインバータ4の正電
源端子は出力端子6に接続されている。FIG. 1 is a power supply switching circuit diagram according to the present invention. The description of the same parts as those in FIG. 2 is omitted. A transistor 8 whose source is on the substrate side is connected between the substrate and the source of the switch transistor 5, and a transistor 9 whose source is on the substrate side is connected between the substrate and the drain. The gate of the transistor 8 is connected to the gate of the switch transistor 5 and supplied from the output terminal of the inverter 4. On the other hand, the gate of the transistor 9 is supplied from the input terminal of the inverter 4. Further, the positive power supply terminal of the inverter 4 is connected to the output terminal 6.
次に動作を説明する。入力端子1に主電源が印加され
ると、前述したようにインバータ4の出力はLOWレベル
になりスイッチトランジスタをONさせる。この時トラン
ジスタ8も同時にONする。しかしトランジスタ9のゲー
トはインバータ4の入力端子から印加されるためトラン
ジスタ9はOFFする。この結果、スイッチトランジスタ
5の入力端子1側の電極とスイッチトランジスタ5の基
板はトランジスタ8により短絡されるため、スイッチト
ランジスタ5に基板効果が働かず、スイッチトランジス
タ5は低いON抵抗を持ち、スイッチトランジスタ5の電
圧降下は小さい。従って出力端子6には、ほぼ主電源の
電圧が出力される。Next, the operation will be described. When the main power is applied to the input terminal 1, as described above, the output of the inverter 4 becomes LOW level and the switch transistor is turned ON. At this time, the transistor 8 is also turned on at the same time. However, since the gate of the transistor 9 is applied from the input terminal of the inverter 4, the transistor 9 is turned off. As a result, the electrode on the input terminal 1 side of the switch transistor 5 and the substrate of the switch transistor 5 are short-circuited by the transistor 8, so that the substrate effect does not work on the switch transistor 5, the switch transistor 5 has a low ON resistance, and the switch transistor 5 has a low ON resistance. 5 has a small voltage drop. Therefore, almost the voltage of the main power supply is output to the output terminal 6.
入力端子1の主電源が除去され、入力端子2に副電極
のみが印加された場合について説明する。入力端子1の
主電源が除去されるためにコンパレータ3には電源が供
給されずコンパレータ3の出力はハイインピーダンス状
態になるが、抵抗10によりプルダウンされ、インバータ
4の入力端子はLOWレベルになる。一方出力端子6には
ショットキーダイオード7を通して入力端子2に印加さ
れている副電源の電圧が出力され、インバータ4に電圧
を供給する。このためインバータ4の出力は、Highレベ
ルに反転する。この結果トランジスタ8はOFFし、トラ
ンジスタ9はONする。また、スイッチトランジスタ5も
OFFする。トランジスタ9がONするため、スイッチトラ
ンジスタ5の出力端子6側の電極と基板が短絡され、入
力端子1側をアノードとし、出力端子6側をカソードと
する寄生のダイオードが形成される。しかし、このダイ
オードは、出力端子6が正電位、入力端子1が接地電位
であるため逆バイアスされ入力端子2から入力端子1に
向かっての電流の流出はない。A case where the main power supply of the input terminal 1 is removed and only the sub-electrode is applied to the input terminal 2 will be described. Since the main power supply of the input terminal 1 is removed, the power is not supplied to the comparator 3 and the output of the comparator 3 is in a high impedance state. On the other hand, the voltage of the sub power supply applied to the input terminal 2 is output to the output terminal 6 through the Schottky diode 7 and supplies the voltage to the inverter 4. Therefore, the output of the inverter 4 is inverted to the high level. As a result, the transistor 8 turns off and the transistor 9 turns on. Also, the switch transistor 5
Turn off. Since the transistor 9 is turned on, the electrode on the output terminal 6 side of the switch transistor 5 and the substrate are short-circuited, and a parasitic diode having the anode on the input terminal 1 side and the cathode on the output terminal 6 side is formed. However, this diode is reverse-biased because the output terminal 6 is at the positive potential and the input terminal 1 is at the ground potential, so that no current flows from the input terminal 2 to the input terminal 1.
以上述べたように本発明によれば、インバータの正電
源を出力端子から供給し、スイッチトランジスタのソー
ス及びドレインと基板間にそれぞれトランジスタを設
け、スイッチトランジスタと該それぞれのトランジスタ
を該インバータの入力または出力端子で駆動することに
より、一方の入力端子に印加された副電源の電池寿命を
延ばすことができるという効果がある。As described above, according to the present invention, the positive power supply of the inverter is supplied from the output terminal, the transistor is provided between the source and drain of the switch transistor and the substrate, and the switch transistor and the respective transistor are connected to the input or the inverter of the inverter. Driving at the output terminal has the effect of extending the battery life of the sub-power supply applied to one input terminal.
第1図は本発明による電源切り換え回路図、第2図は従
来の電源切り換え回路図である。 1,2……入力端子 5,8,9……トランジスタ 4……インバータ 7……ショットキーダイオード 10……抵抗FIG. 1 is a power supply switching circuit diagram according to the present invention, and FIG. 2 is a conventional power supply switching circuit diagram. 1,2 Input terminal 5,8,9 Transistor 4 Inverter 7 Schottky diode 10 Resistor
Claims (1)
ずれか一方を切り換えて切り換え回路の出力端子に出力
する電源切り換え回路において、 前記主電源の入力端子と前記出力端子間に接続されたMO
S型スイッチトランジスタと、 該MOS型スイッチトランジスタのソース電極と該MOS型ス
イッチトランジスタを構成する基板との間に接続した第
2のトランジスタと、 前記MOS型スイッチトランジスタのドレイン電極と前記
基板との間に接続した第3のトランジスタと、 該電源切り換え回路の出力端子を電源とするとともに、
主電源の入力端子の電圧の有無により駆動されるインバ
ータとを設け、 前記第1及び第2のトランジスタを前記インバータの入
力端子および該インバータの出力端子の電圧で駆動する
ように構成した ことを特徴とした電源切り換え回路。1. A power supply switching circuit for switching one of an input terminal of a main power supply and an input terminal of a sub power supply and outputting to an output terminal of a switching circuit, wherein the power supply switching circuit is connected between the input terminal of the main power supply and the output terminal. MO
An S-type switch transistor; a second transistor connected between a source electrode of the MOS-type switch transistor and a substrate forming the MOS-type switch transistor; and a second transistor connected between a drain electrode of the MOS-type switch transistor and the substrate. A third transistor connected to the power supply switching circuit;
An inverter driven by the presence or absence of a voltage at an input terminal of a main power supply, wherein the first and second transistors are driven by voltages at an input terminal of the inverter and an output terminal of the inverter. Power supply switching circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236211A JP2864050B2 (en) | 1990-09-05 | 1990-09-05 | Power switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236211A JP2864050B2 (en) | 1990-09-05 | 1990-09-05 | Power switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04117133A JPH04117133A (en) | 1992-04-17 |
| JP2864050B2 true JP2864050B2 (en) | 1999-03-03 |
Family
ID=16997425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236211A Expired - Lifetime JP2864050B2 (en) | 1990-09-05 | 1990-09-05 | Power switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864050B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4587804B2 (en) * | 2004-12-22 | 2010-11-24 | 株式会社リコー | Voltage regulator circuit |
| JP4591110B2 (en) * | 2005-02-18 | 2010-12-01 | ミツミ電機株式会社 | Power supply device and power supply control method |
| JP5150188B2 (en) * | 2007-10-04 | 2013-02-20 | ローム株式会社 | Back gate switching circuit, charge control device, electronic equipment |
| JP5674687B2 (en) | 2012-01-17 | 2015-02-25 | 株式会社東芝 | Switch circuit and power supply device |
| JP5937436B2 (en) * | 2012-06-28 | 2016-06-22 | アルプス電気株式会社 | Protection circuit |
| WO2015170479A1 (en) | 2014-05-09 | 2015-11-12 | パナソニックIpマネジメント株式会社 | Rectifier circuit, and rectifier and wireless power supply device equipped with same |
-
1990
- 1990-09-05 JP JP2236211A patent/JP2864050B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04117133A (en) | 1992-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733796B2 (en) | Switch circuit | |
| US4736121A (en) | Charge pump circuit for driving N-channel MOS transistors | |
| US7592831B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| EP0419991A2 (en) | Load driver with reduced dissipation under reverse-battery conditions | |
| US4727465A (en) | Drive circuit for N-channel power MOS transistors of push-pull stages | |
| JPH02303074A (en) | Photocoupler device | |
| JPS6196763A (en) | Controlling circuit for semiconductor element | |
| US20020140466A1 (en) | Output circuit of semiconductor circuit wtih power consumption reduced | |
| JP2864050B2 (en) | Power switching circuit | |
| CN114207968B (en) | Drive circuit | |
| JP3130443B2 (en) | Switching regulator | |
| JP2718258B2 (en) | Output circuit | |
| JP2740474B2 (en) | Power control circuit | |
| JPH0522988Y2 (en) | ||
| JPH09114529A (en) | Power supply circuit | |
| JPH0562477A (en) | Charge pump circuit | |
| JPH04167814A (en) | Semiconductor switching circuit | |
| JP3607044B2 (en) | Voltage switching circuit | |
| JP3429969B2 (en) | Bias circuit | |
| JP2805349B2 (en) | Switching circuit | |
| JP3361953B2 (en) | Bridge inverter circuit | |
| JP2675456B2 (en) | Power supply switching device | |
| JPH0631346U (en) | Electronics | |
| JP2003302925A (en) | Display element drive circuit | |
| JPS6333735B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |