JP2864766B2

JP2864766B2 - データキャリア

Info

Publication number: JP2864766B2
Application number: JP2789691A
Authority: JP
Inventors: 好美神田
Original assignee: Omron Corp
Current assignee: Omron Corp
Priority date: 1991-01-28
Filing date: 1991-01-28
Publication date: 1999-03-08
Anticipated expiration: 2014-03-08
Also published as: JPH04252392A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は工作機の工具や工場にお
ける部品，製品の管理又は物流システム等の物品識別シ
ステムに用いられるデータキャリアに関するものであ
る。

【０００２】

【従来の技術】従来工作機の工具の管理や工場における
組立搬送ラインでの部品，製品の識別等を機械化するた
めには工具，部品，製品等の種々の物品を識別して管理
するシステムが必要となる。そこで特開平１−151832号
のように識別対象物にメモリを有するデータキャリアを
設け、外部からデータ伝送によってデータキャリアのメ
モリに必要な情報を書込んでおき、必要に応じてその情
報を読出すようにした物品識別システムが提案されてい
る。

【０００３】このようなデータキャリアは図４に示すよ
うに受信用のコイルに共振回路３１が接続され、共振回
路３１に得られる信号を波形整形回路３２で波形整形
し、ゲートアレイやＣＰＵ等で構成されるメモリ制御部
３３を介して大容量のメモリ３４にデータを書込み、又
は与えられたコマンドに基づいてデータを読出して振動
吸収回路３５によって共振回路３１の振動を吸収するこ
とによりデータを送出するようにしている。

【０００４】

【発明が解決しようとする課題】しかしながらこのよう
な従来のデータキャリアは比較的容量の大きいメモリを
搭載できるように構成されている。従ってゲートアレイ
やＣＰＵ等によって構成されるメモリ制御部が複雑にな
り、又容量の大きいメモリを用いるため価格を低減する
ことができないという欠点があった。従ってこのような
大容量のメモリを必要とせず、小容量、例えば数ビット
から数十ビットのメモリ容量で足りる場合には適してい
ないという欠点があった。

【０００５】本発明はこのような従来のデータキャリア
の問題点に鑑みてなされたものであって、小容量化に適
し極めて簡単な構成で小容量のデータを保持し、従来の
書込／読出制御ユニットをそのまま用いてデータを書込
みそのデータを読出すことができるようにすることを技
術的課題とする。

【０００６】

【課題を解決するための手段】本発明は送信モードでは
スタートビットを含む書込みデータに対応してデューテ
ィ比が異なり、受信モードではデューティ比が一定のＰ
ＷＭ信号を受信する共振回路と、共振回路に得られる受
信出力を平滑して波形整形する波形整形回路と、波形整
形回路より得られる信号がシフトパルスとして与えら
れ、波形整形回路より得られる書込データを循環させて
保持するシフトレジスタと、シフトレジスタの出力によ
りシフトレジスタに与えられる入力を波形整形回路の出
力からシフトレジスタの出力に切換える信号切換手段
と、シフトレジスタと同一のビット数を計数したときに
出力を反転させるカウンタと、波形整形回路より得られ
る整形パルス及びシフトレジスタの出力をカウンタの出
力によって選択する読出データ選択手段と、受信モード
で一定のデューティ比の信号が与えられたときに読出デ
ータ選択手段により読出された信号に基づいて共振回路
の残響を制御する振動吸収回路と、を有することを特徴
とするものである。

【０００７】

【作用】このような特徴を有する本発明によれば、デー
タキャリアのデータ書込み時にはデューティ比が異なる
信号が与えられ、共振回路によってその信号を受信し波
形整形回路によって整形している。そしてその信号から
シフトパルスをシフトレジスタに与えると共に、書込信
号としてシフトレジスタに書込むようにしている。そし
てその信号がシフトレジスタより出力される場合には、
信号切換手段によってシフトレジスタの入力を切換える
ことにより以後の信号の書込みを禁止し、シフトレジス
タ内でデータを循環させている。そしてデータの読出し
時にはシフトパルスをカウンタによって計数し、シフト
レジスタのビット数と同一のビットを計数したときに読
出データ選択手段によってシフトレジスタの出力及びク
ロックパルスを交互に選択して振動吸収回路に与え、そ
の振動を吸収して外部にデータ伝送を行っている。

【０００８】

【実施例】図１は本発明の一実施例によるデータキャリ
アの構成を示すブロック図である。本図においてデータ
キャリアは受信用のコイルＬとコンデンサＣとから成る
共振回路１を有しており、外部から与えられるＰＷＭ変
調信号を波形整形回路２に与えている。波形整形回路２
は与えられた信号を包絡線検波し、所定のレベルで弁別
することによって信号の断続に対応した受信信号を得て
おり、その出力はマルチプレクサ（ＭＰＸ）３の一方の
入力端（Ｙ₀)及び単安定マルチバイブレータ（ＭＭ）４
に与えられる。単安定マルチバイブレータ４は与えられ
る受信信号を半周期遅延させるものであり、その出力は
シフトパルスとしてシフトレジスタ５に与えられる。シ
フトレジスタ５は例えば８ビットで構成されており、マ
ルチプレクサ３の出力がデータ入力端（ＩＮ）に与えら
れ、データ出力端（ＯＵＴ）の出力はフリップフロップ
（ＦＦ）６のセット入力端とアンド回路７の入力端及び
マルチプレクサ３の他方の入力端（Ｙ₁)に与えられる。
又電源に直列接続された抵抗とコンデンサ、及びその中
点に接続されたインバータから成るクリア信号源８が設
けられる。クリア信号源８は電源投入後Ｈレベルとな
り、所定時間遅れてＬレベルとなるクリア信号をシフト
レジスタ５のクリア入力端及びフリップフロップ６のリ
セット入力端に与えるものである。フリップフロップ６
はそのＱ出力によってマルチプレクサ３の入力を切換え
るものであり、Ｑ出力がＬレベルでは前述した波形整形
回路２の出力（Ｙ₀)、Ｈレベルではシフトレジスタ５の
データアウト入力（Ｙ₁)をシフトレジスタ５の入力側
（ＩＮ）に与える。ここでマルチプレクサ３及びフリッ
プフロップ６はシフトレジスタ５への入力信号を切換え
る信号切換手段９を構成している。

【０００９】さて単安定マルチバイブレータ４の出力は
アンド回路７とカウンタ１０にも与えられる。カウンタ
１０はクリア信号源８によってクリアされ単安定マルチ
バイブレータ４の出力パルスを計数するものであって、
シフトレジスタ５と同一のビット数、本実施例では８ビ
ットの入力で出力を反転するカウンタとする。カウンタ
１０の出力はアンド回路７及びアンド回路１１に与えら
れる。アンド回路７，１１は夫々の論理積信号をオア回
路１２を介して単安定マルチバイブレータ１３に与え
る。単安定マルチバイブレータ１３はシフトレジスタ５
から読出されたデータ及びクロックパルスに対応して短
時間動作し、その出力はアンド回路１４に与えられる。
アンド回路１４の他方の入力端には又フリップフロップ
６のＱ出力が与えられており、その論理積信号は振動吸
収回路１５に与えられる。ここでアンド回路７，１１、
オア回路１２は、波形整形回路２の整形パルスとシフト
レジスタ５からの出力パルスを選択する読出データ選択
手段１６を構成している。又振動吸収回路１５はＨレベ
ルの信号が与えられたときに共振回路１の両端を接地す
るスイッチング素子を閉成することにより、受信した信
号の残響を停止させるものである。又このデータキャリ
アにはシフトレジスタ５のデータを保持するためのバッ
クアップ用の電池１７が取付けられている。

【００１０】ここでデータキャリアにデータを書込む際
には、クリア信号源８を用いてシフトレジスタ５とフリ
ップフロップ６とをリセットし、以後一定周期でデュー
ティ比の異なる信号をデータキャリアの受信用コイルＬ
に送出することによって行う。このようなデータキャリ
アに対する書込／読出制御ユニットの構成は前述した従
来例に示されているものと同一である。

【００１１】次に本実施例の動作について図２，図３の
波形図を参照しつつ説明する。これらの図において (a)
〜(k) は図１のａ〜ｋの波形を示している。まずデータ
の書込み前に電源を投入すると、クリア信号源８よりシ
フトレジスタ５及びフリップフロップ６，単安定マルチ
バイブレータ４とカウンタ１０とがリセットされる。そ
して図示しない書込／読出制御ユニットから書込むべき
データに対応したデューティ比で一定周期Ｔの信号が断
続する波形を入力する。例えば論理「１」ではデューテ
ィ比が70％、論理「０」ではデューティ比が30％の信号
を図２(b) に示すように出力し、受信用コイルＬに与え
る。そうすれば共振回路１によりその信号が受信され、
波形整形回路２によって包絡線検波されて所定のレベル
で弁別することにより第２図(c)に示すような信号が得
られる。この信号は単安定マルチバイブレータ４に与え
られ、図２(d) に示すように立上り時点から１／２周期
分遅れたデューティ比がほぼ50％の信号としてシフトレ
ジスタ５に与えられる。最初はフリップフロップ６はリ
セットされているので、波形整形回路２の出力がマルチ
プレクサ３を介してそのままシフトレジスタ５に書込ま
れる。そしてフリップフロップ６がリセットされている
ため、単安定マルチバイブレータ１３より振動吸収回路
１５には信号が伝達されない。

【００１２】シフトレジスタ５は８ビット構成のもので
あるので、図２(e)に示すように８ビット分のデータが
書込まれたときにシフトレジスタ５のデータ出力端の出
力がＨレベルとなる。このため図２(f) に示すようにフ
リップフロップ６が反転し、以後はシフトレジスタ５の
出力がそのままマルチプレクサ３を介してシフトレジス
タ５の入力となる。従ってデータを送信してもデータは
重ねて書込まれず、シフトレジスタ５のデータは循環す
ることとなってシフトレジスタ５にデータが保持され
る。ここでシフトレジスタ５を書込みモードから循環モ
ードに変化させるためには、最初に書込むデータ（スタ
ートビット）を「１」とする必要がある。こうして図２
(e) に示すようにシフトレジスタ５に信号が書込まれた
後データの書込みを終了する。

【００１３】次にデータの読出しについて図３の波形図
を参照しつつ説明する。書込／読出制御ユニットはデー
タキャリアからデータを読出すときには、データ書込み
時の周期と同一周期でデューティ比が一定、例えば50％
の信号を出力する。そうすれば共振回路１，波形整形回
路２を通してその信号が整形される。従って単安定マル
チバイブレータ４より図３(d) に示す信号が出力され、
この信号がクロックパルスとしてシフトレジスタ５及び
アンド回路７，カウンタ１０に与えられる。従ってシフ
トレジスタ５からはシフトパルスに対応して信号が図３
(g) に示すように読出されることとなる。又８ビットの
カウンタ１０からは図３(h) に示すように、８ビットの
読出し毎にＨ及びＬレベルを繰り返す信号が得られる。
そしてカウンタ１０がＨレベルの間には、このクロック
とシフトレジスタ５の読出された出力との論理積によっ
てアンド回路７より図３(i), (k)に示すようなＮＲＺの
信号「１０１１００１１」が出力され、オア回路１２を
介して単安定マルチバイブレータ１３に与えられる。従
って単安定マルチバイブレータ１３より図３(l) に示す
ような信号が出力される。単安定マルチバイブレータ１
３では１／２周期以下の短時間、入力パルスの立下り時
に振動吸収制御信号を生成し振動吸収回路１５に与え
る。振動吸収回路１５は共振回路１の両端に接続された
スイッチング素子を閉成する。そしてこのパルスにより
図３(b) に示すように共振の振幅が停止される。従って
図示しないリードライトヘッドの受信部に図３(m) に示
すような信号が受信されることとなり、この信号を復調
することによってデータの受信が行える。

【００１４】そして８ビットのカウンタ１０がＬレベル
となれば、アンド回路７によって禁止がかかりシフトレ
ジスタ５の出力は読出されなくなるが、これに代えてア
ンド回路１１より図３(d), (j)に示すようにクロック信
号がそのまま読出される。従ってオア回路１２を介して
図３(k) に示すようにクロックパルスが単安定マルチバ
イブレータ１３に与えられ、図３(l) に示すような振動
吸収パルスが共振回路１に与えられる。従ってこの間で
はリードライトヘッドの受信は常に０となる。そしてカ
ウンタ１０が再びＨレベルとなればシフトレジスタ５か
ら読出されたスタートビット１に続いて順次そのデータ
が読出され、アンド回路７を介して振動吸収パルスが生
成される。このパルスが与えられた期間には図３(b) に
示すように残響は禁止される。従って図３(b) に示すよ
うに共振回路１の両端は一定のデューティ比で論理信号
がＨのときには残響があり、論理信号が０のときには残
響のない信号が得られることとなる。この信号は図示し
ないリードライトヘッド側でも同様にして検出されるた
め、リードライトヘッドは残響の有無に基づいて図３
(h) 及び(i) に示すようにシフトレジスタ５に書込まれ
た信号を読出すことができる。こうすればシフトレジス
タの最初の１ビット分をスタートビット（ＳＴ）とし、
それ以外の部分をデータビット（ここでは７ビット）と
してデータを記憶することができる。又データの読出し
が途中で停止したときにも次の読出し時にデータの開始
位置が正確に把握できるように、フレーム識別用のビッ
トを用いている。そしてシフトレジスタと同一ビット数
のカウンタを用いてそのビット数分だけフレーム識別ビ
ットを読出すことによって、データ部分を明確に認識す
ることができる。

【００１５】尚本実施例はデータキャリアのシフトレジ
スタを８ビット構成としているが、その他の構成のもの
についても本発明を適用することができることはいうま
でもない。例えば16ビット構成のシフトレジスタを用い
る場合には、カウンタも16ビットを計数する毎に反転す
る16進カウンタとする。

【００１６】

【発明の効果】以上詳細に説明したように本発明によれ
ば、シフトレジスタをデータキャリアのメモリとして用
いている。従って一旦データを書込めばそれがそのまま
保持されることとなり、以後は外部から所定デューティ
比の信号を与えることによって繰り返してデータを読出
すことができる。又途中で読出しが停止した場合にも次
の読出しの際にはフレーム識別ビットが終了した後のス
タートビットから、書込んだデータを確実に読出すこと
ができる。従って極めて簡単な構成で小容量のデータキ
ャリアを構成することができるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例によるデータキャリアの構成
を示すブロック図である。

【図２】データ書込み時の各部の波形を示す波形図であ
る。

【図３】データ読出し時の各部の波形を示す波形図であ
る。

【図４】従来のデータキャリアの一例を示すブロック図
である。

【符号の説明】

１共振回路２波形整形回路３マルチプレクサ４，１３単安定マルチバイブレータ５シフトレジスタ６フリップフロップ７，１１，１４アンド回路９信号切換手段１０カウンタ１５振動吸収回路１６読出データ選択手段

Claims

(57)【特許請求の範囲】

【請求項１】送信モードではスタートビットを含む書
込みデータに対応してデューティ比が異なり、受信モー
ドではデューティ比が一定のＰＷＭ信号を受信する共振
回路と、前記共振回路に得られる受信出力を平滑して波
形整形する波形整形回路と、前記波形整形回路より得ら
れる信号がシフトパルスとして与えられ、前記波形整形
回路より得られる書込データを循環させて保持するシフ
トレジスタと、前記シフトレジスタの出力により前記シ
フトレジスタに与えられる入力を前記波形整形回路の出
力からシフトレジスタの出力に切換える信号切換手段
と、前記シフトレジスタと同一のビット数を計数したと
きに出力を反転させるカウンタと、前記波形整形回路よ
り得られる整形パルス及び前記シフトレジスタの出力を
前記カウンタの出力によって選択する読出データ選択手
段と、受信モードで一定のデューティ比の信号が与えら
れたときに前記読出データ選択手段により読出された信
号に基づいて前記共振回路の残響を制御する振動吸収回
路と、を有することを特徴とするデータキャリア。