JP2879374B2 - ディジタルｆｓｋ復調器 - Google Patents
ディジタルｆｓｋ復調器Info
- Publication number
- JP2879374B2 JP2879374B2 JP5508839A JP50883992A JP2879374B2 JP 2879374 B2 JP2879374 B2 JP 2879374B2 JP 5508839 A JP5508839 A JP 5508839A JP 50883992 A JP50883992 A JP 50883992A JP 2879374 B2 JP2879374 B2 JP 2879374B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- output signal
- unit delay
- delay device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
- H04L27/122—Modulator circuits; Transmitter circuits using digital generation of carrier signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、FSK復調器、特にディジタル信号処理を使
用し、経済的に製造できる中速度FSK復調器に関するも
のである。
用し、経済的に製造できる中速度FSK復調器に関するも
のである。
背景技術 ほとんどの場合、音声帯域の電話線は帯域幅が制限さ
れているので、ディジタル信号を送るために直接使用す
ることはできない。しかし、まず最初にこの信号を周波
数が音声電話線の帯域幅に適合するアナログ信号に変換
すれば、その電話線はディジタル信号を送るために使用
することができる。そのような変換は、一般に変調器−
復調器、または略して「モデム」として知られるデータ
通信アダプタで行われる。モデムは、ディジタル計算機
からのディジタル・データを音声の電話線上の伝送に適
合したアナログ信号に変換し、また同様に、受信された
アナログ信号をディジタル計算機での使用に適合したデ
ィジタル・データに変換する。種々の変調技術の中で
も、ビットレートが1800bps未満（１秒当たりのビット
数）の中低速度で動作するモデムに対しては、周波変調
（FM）の一つであり、周波数変換キーイング（FSK）と
して知られる技術が非常に一般的である。FSKでは、
「０」（またはスペース）と「１」（またはマーク）の
ビットを表わすために、２つの異なる周波数トーンが用
いられる。「１」のビットをこのモデムに送るときは、
低周波数トーンが電話線に出力される。「０」のビット
をモデムに送るときは、高周波数トーンがつくられる。
FSK信号はコーヒーレントである。すなわち、マークお
よびスペースの周波数は連続的に互いに他の位相に続
く。典型的には、1200ボーの伝達におけるマークの周波
数は1200Hzであり、スペースの周波数は2200Hzである。
れているので、ディジタル信号を送るために直接使用す
ることはできない。しかし、まず最初にこの信号を周波
数が音声電話線の帯域幅に適合するアナログ信号に変換
すれば、その電話線はディジタル信号を送るために使用
することができる。そのような変換は、一般に変調器−
復調器、または略して「モデム」として知られるデータ
通信アダプタで行われる。モデムは、ディジタル計算機
からのディジタル・データを音声の電話線上の伝送に適
合したアナログ信号に変換し、また同様に、受信された
アナログ信号をディジタル計算機での使用に適合したデ
ィジタル・データに変換する。種々の変調技術の中で
も、ビットレートが1800bps未満（１秒当たりのビット
数）の中低速度で動作するモデムに対しては、周波変調
（FM）の一つであり、周波数変換キーイング（FSK）と
して知られる技術が非常に一般的である。FSKでは、
「０」（またはスペース）と「１」（またはマーク）の
ビットを表わすために、２つの異なる周波数トーンが用
いられる。「１」のビットをこのモデムに送るときは、
低周波数トーンが電話線に出力される。「０」のビット
をモデムに送るときは、高周波数トーンがつくられる。
FSK信号はコーヒーレントである。すなわち、マークお
よびスペースの周波数は連続的に互いに他の位相に続
く。典型的には、1200ボーの伝達におけるマークの周波
数は1200Hzであり、スペースの周波数は2200Hzである。
Singleによって1986年２月４日に発行された米国特許
No.4,568,882は、改良されたマークおよびスペースのフ
ィルタを用いて、マークおよびスペースのフィルタ出力
を作り出すディジタルFSK復調器を開示している。この
出力は整流され、比較器で互いに比較され、ベースバン
ド信号を生成する。Akaiwaによって1988年６月21日に発
行された米国特許No.4,752,742は、直角位相検出器を有
するFSL信号復調器を教示している。その復調器は直角
位相検出器に加え、ローカル発振器および理論回路を有
する。ローカル発振器は、受信された信号の中心周波数
と実質的に等しい発振周波数を有し、直角位相のベース
バンド信号を作る。そのベースバンド信号は、受信した
FSK信号周波数がローカル発振器周波数より高いか低い
かに基づいて、理論回路の出力を発生する。Lucak等に
よって1988年11月15日に発行された米国特許No.4,785,2
55は、FSK信号のビット間隔の各半分の間に複数のパル
スを生成するためのマスタクロックを有するディジタル
FSK信号復調器を開示している。検出器は、各ビット間
隔の間にマスタクロックパルスの数をカウントし、ベー
スバンド信号を発生する。これらの技術はFSK信号を復
調する上で十分に機能し、本質的にすべてディジタルで
動作する。しかし、これらの技術は非常に高価なディジ
タル部品を必要とする。
No.4,568,882は、改良されたマークおよびスペースのフ
ィルタを用いて、マークおよびスペースのフィルタ出力
を作り出すディジタルFSK復調器を開示している。この
出力は整流され、比較器で互いに比較され、ベースバン
ド信号を生成する。Akaiwaによって1988年６月21日に発
行された米国特許No.4,752,742は、直角位相検出器を有
するFSL信号復調器を教示している。その復調器は直角
位相検出器に加え、ローカル発振器および理論回路を有
する。ローカル発振器は、受信された信号の中心周波数
と実質的に等しい発振周波数を有し、直角位相のベース
バンド信号を作る。そのベースバンド信号は、受信した
FSK信号周波数がローカル発振器周波数より高いか低い
かに基づいて、理論回路の出力を発生する。Lucak等に
よって1988年11月15日に発行された米国特許No.4,785,2
55は、FSK信号のビット間隔の各半分の間に複数のパル
スを生成するためのマスタクロックを有するディジタル
FSK信号復調器を開示している。検出器は、各ビット間
隔の間にマスタクロックパルスの数をカウントし、ベー
スバンド信号を発生する。これらの技術はFSK信号を復
調する上で十分に機能し、本質的にすべてディジタルで
動作する。しかし、これらの技術は非常に高価なディジ
タル部品を必要とする。
したがって、本発明の目的は製造上簡単で経済的なデ
ィジタル復調器を提供することにある。
ィジタル復調器を提供することにある。
本発明のもうひとつの目的は、簡単で、かつ、十分な
品質のディジタル部品を主に使ったディジタル復調器を
提供することである。
品質のディジタル部品を主に使ったディジタル復調器を
提供することである。
本発明のさらに他の目的は、応答および機能において
信頼できるディジタル復調器を提供することである。
信頼できるディジタル復調器を提供することである。
発明の開示 簡単に述べると、本発明は、マークおよびスペースの
周波数成分から成るFSKアナログ信号のベースバンド情
報を表すディジタル信号用のディジタルFSK復調器に関
するものである。この復調器は、ディジタル信号の低周
波数成分を濾波するハイパスフィルタを有する。直角位
相検出器は、ディジタル信号のサンプリング周波数に関
連した位相変化を検出することによって、ディジタル信
号のマークとスペースの周波数成分を検出し、その結
果、ディジタル検出器信号を出力する。さらに、直角位
相検出器は、ディジタル信号の高周波数成分を濾波する
ためのローパスフィルタを有し、ディジタル形式のベー
スバンド情報を示すディジタル信号を出力する。
周波数成分から成るFSKアナログ信号のベースバンド情
報を表すディジタル信号用のディジタルFSK復調器に関
するものである。この復調器は、ディジタル信号の低周
波数成分を濾波するハイパスフィルタを有する。直角位
相検出器は、ディジタル信号のサンプリング周波数に関
連した位相変化を検出することによって、ディジタル信
号のマークとスペースの周波数成分を検出し、その結
果、ディジタル検出器信号を出力する。さらに、直角位
相検出器は、ディジタル信号の高周波数成分を濾波する
ためのローパスフィルタを有し、ディジタル形式のベー
スバンド情報を示すディジタル信号を出力する。
さらに本発明の実施例では、ディジタル信号は、小数
部分の２の補数系を使用して符号化される。復調器は、
さらに、シフトレジスタを有し、ディジタル信号を受信
し、その受信したディジタル信号を連続のシリアルビッ
トにして、最初に最下位ビットを、最後に最上位ビット
をハイパスフィルタへ出力する。
部分の２の補数系を使用して符号化される。復調器は、
さらに、シフトレジスタを有し、ディジタル信号を受信
し、その受信したディジタル信号を連続のシリアルビッ
トにして、最初に最下位ビットを、最後に最上位ビット
をハイパスフィルタへ出力する。
図面の簡単な説明 本発明、さらに、その目的および効果をより完全に理
解するため、添付の図面を用いて以下にその説明をす
る。
解するため、添付の図面を用いて以下にその説明をす
る。
図１は、6800HzでサンプルされたFSK信号の時間領域
図である。
図である。
図２は、図１のFSK信号の周波数領域図である。
図３は、本発明の一実施例の復調器のブロック図であ
る。
る。
図４は、ハイパスフィルタの設計された周波数応答特
性を示す図である。
性を示す図である。
図５は、図１のFSK信号の周波数領域におけるハイパ
スフィルタの出力を示す図である。
スフィルタの出力を示す図である。
図６は、直角位相検出器の出力を示す図である 図７は、ローパスフィルタの設計周波数応答特性を示
す図である。
す図である。
図８は、ローパスフィルタのポール位置を示す図であ
る。
る。
図９は、図１のFSK信号の周波数領域におけるローパ
スフィルタの出力を示す図である。
スフィルタの出力を示す図である。
図10は、時間領域における、図９と同様の出力を示す
図である。
図である。
図11は、本発明の他の実施例の復調器を示したブロッ
ク図である。
ク図である。
実施例 添付の図面を参照して、本発明の好ましい一実施例の
新たな1200ボーのディジタル復調器について述べる。12
00ボーの電話環境における典型的なディジタル・モデム
動作では、受信されたアナログFSKデータ流は、あるサ
ンプリング周波数でサンプリングされたFSKサンプル流
に変換される。この実施例では、サンプリング周波数は
6800Hzに選ばれている。図１は、時間領域において、68
00Hzでサンプルされ、交互にマークとスペースから成る
典型的な受信アナログFSKデータを示している。データ
は電話線を介して送られるため、高周波の振幅が低周波
より低いことは明白である。これは、電話ループがロー
パスフィルタの役目をするからである。
新たな1200ボーのディジタル復調器について述べる。12
00ボーの電話環境における典型的なディジタル・モデム
動作では、受信されたアナログFSKデータ流は、あるサ
ンプリング周波数でサンプリングされたFSKサンプル流
に変換される。この実施例では、サンプリング周波数は
6800Hzに選ばれている。図１は、時間領域において、68
00Hzでサンプルされ、交互にマークとスペースから成る
典型的な受信アナログFSKデータを示している。データ
は電話線を介して送られるため、高周波の振幅が低周波
より低いことは明白である。これは、電話ループがロー
パスフィルタの役目をするからである。
図２は、周波数領域におけるFSK信号流を示す。ここ
でも同様のルーオウ効果見られる。高周波のサイドバン
ドは、低周波数のサイドバンドより減衰する。これは信
号の歪みの原因となる。ここでは大部分のエネルギが３
つのピークに集中していることがわかる。中心のピーク
は1700Hz、低い周波数のサイドバンドのピークは1100H
z、高い周波数のサイドバンドのピークは2300Hzとなっ
ている。1700Hzの中心周波数は、２つのFSK周波数（マ
ーク周波数である1200Hzおよびスペース周波数である22
00Hz）の算術平均を表わしている。サイドバンドのピー
クは、1200Hz離れており、1200ボーのビットレートを表
している。
でも同様のルーオウ効果見られる。高周波のサイドバン
ドは、低周波数のサイドバンドより減衰する。これは信
号の歪みの原因となる。ここでは大部分のエネルギが３
つのピークに集中していることがわかる。中心のピーク
は1700Hz、低い周波数のサイドバンドのピークは1100H
z、高い周波数のサイドバンドのピークは2300Hzとなっ
ている。1700Hzの中心周波数は、２つのFSK周波数（マ
ーク周波数である1200Hzおよびスペース周波数である22
00Hz）の算術平均を表わしている。サイドバンドのピー
クは、1200Hz離れており、1200ボーのビットレートを表
している。
この例ではFSKデータ流はマークとスペースが交互に
連続しているので、図２に示すように、信号エネルギは
３つのピークに集中する。ランダムなマークとスペース
のシーケンスの場合は、低い周波数および高い周波数の
サイドバンドのピーク間の信号エネルギは、より均一に
分布する。マークとスペースが交互のシーケンスは単な
る一例として用いられるものである。
連続しているので、図２に示すように、信号エネルギは
３つのピークに集中する。ランダムなマークとスペース
のシーケンスの場合は、低い周波数および高い周波数の
サイドバンドのピーク間の信号エネルギは、より均一に
分布する。マークとスペースが交互のシーケンスは単な
る一例として用いられるものである。
サンプルFSKデータ流は、典型的には２の補数表示を
使用して符号化される。しかし、他の数表示を使って同
じ情報を送ることは可能である。これらの中で、小数表
示は乗算によって収束するので、整数表示よりも望まし
い。また、数表示は負数を表すことが必要である。すべ
ての選択肢を考慮した後に、小数部分の２の補数系を選
択した。本発明は、この概念と共にデータ流のシーケン
シャル処理を利用し、新しい、より経済的なハードウェ
アを実現できた。本発明では、浮動小数点数表示より設
定が簡単な固定小数点数表示を使用する。ダイナミック
レンジの制限を克服するためには、十分に大きなワード
長が必要である。この小数部分の２の補数は、以下のい
ずれかの一般式を用いる。
使用して符号化される。しかし、他の数表示を使って同
じ情報を送ることは可能である。これらの中で、小数表
示は乗算によって収束するので、整数表示よりも望まし
い。また、数表示は負数を表すことが必要である。すべ
ての選択肢を考慮した後に、小数部分の２の補数系を選
択した。本発明は、この概念と共にデータ流のシーケン
シャル処理を利用し、新しい、より経済的なハードウェ
アを実現できた。本発明では、浮動小数点数表示より設
定が簡単な固定小数点数表示を使用する。ダイナミック
レンジの制限を克服するためには、十分に大きなワード
長が必要である。この小数部分の２の補数は、以下のい
ずれかの一般式を用いる。
この系は、加算（または減算＝負の加算）によって発
散する。このことはほとんどの場合大した問題とならな
い。合計が正しい数のシーケンスを加算するとき、部分
的な結果はオーバフローするが最終的な結果は正しい。
散する。このことはほとんどの場合大した問題とならな
い。合計が正しい数のシーケンスを加算するとき、部分
的な結果はオーバフローするが最終的な結果は正しい。
図３は、ディジタルFSK復調器の基本的構成を示して
いる。この復調器は、おおよそ、ハイパスフィルタ、直
角位相検出器、ローパスフィルタ、オフセット生成およ
びサンプリング逓倍器の５つの段階から成る。
いる。この復調器は、おおよそ、ハイパスフィルタ、直
角位相検出器、ローパスフィルタ、オフセット生成およ
びサンプリング逓倍器の５つの段階から成る。
段階Ｉであるハイパスフィルタは、２つの遅延装置4
0、42および減算器（負加算器）44、46から構成され、
入力信号の直流を阻止し、低い周波数を減衰させる。こ
の実施例では、入力信号は、たとえば、12ビット信号で
示され、図中には、それ以後の段階における処理信号の
ビット数の変化を示している。このハイパスフィルタ
は、また、長い電話ループ上のサイドバンドをイコライ
ズする。
0、42および減算器（負加算器）44、46から構成され、
入力信号の直流を阻止し、低い周波数を減衰させる。こ
の実施例では、入力信号は、たとえば、12ビット信号で
示され、図中には、それ以後の段階における処理信号の
ビット数の変化を示している。このハイパスフィルタ
は、また、長い電話ループ上のサイドバンドをイコライ
ズする。
図４はフィルタの周波数応答を示している。直流成分
は、完全に阻止されており、ナイキスト周波数に関して
は、60Hzでの減衰は−60dBである。低いサイドバンドに
おける減衰は−14.3dBであり、高いサイドバンドにおけ
る減衰は−2.3dBである。したがって、高いサイドバン
ドは、低いサインドバンドよりも−12dB減衰する。これ
は、長いループ上におけるサイドバンドの歪みを補正す
る。ハイパスフィルタの出力は図５に示される。
は、完全に阻止されており、ナイキスト周波数に関して
は、60Hzでの減衰は−60dBである。低いサイドバンドに
おける減衰は−14.3dBであり、高いサイドバンドにおけ
る減衰は−2.3dBである。したがって、高いサイドバン
ドは、低いサインドバンドよりも−12dB減衰する。これ
は、長いループ上におけるサイドバンドの歪みを補正す
る。ハイパスフィルタの出力は図５に示される。
直角位相検出器はFSK検出によく適合し、ステージII
で供給される。サンプリング周波数は、２つのFSK周波
数が比較される基準を示す。このサンプリング周波数の
４分の１の位相変化が検出される。この直角位相検出器
は、遅延装置50および乗算器52から構成され、入力信号
とそれ自体が遅延した信号とを乗算する。この遅延は最
も重要であるため、サンプリング周波数は変えてはなら
ない。直流および低い周波数が直角位相検出器へ入力す
ると、出力に信号周波数に近い周波数が生成されるの
で、それを除去するのは困難である。したがって、直流
および低い周波数が直角位相検出器に入らないよう阻止
しなければならない。上述のハイパスフィルタは、この
目的のために供給されている。
で供給される。サンプリング周波数は、２つのFSK周波
数が比較される基準を示す。このサンプリング周波数の
４分の１の位相変化が検出される。この直角位相検出器
は、遅延装置50および乗算器52から構成され、入力信号
とそれ自体が遅延した信号とを乗算する。この遅延は最
も重要であるため、サンプリング周波数は変えてはなら
ない。直流および低い周波数が直角位相検出器へ入力す
ると、出力に信号周波数に近い周波数が生成されるの
で、それを除去するのは困難である。したがって、直流
および低い周波数が直角位相検出器に入らないよう阻止
しなければならない。上述のハイパスフィルタは、この
目的のために供給されている。
図６は、周波数領域における直角位相検出器の出力を
示している。出力信号エネルギは、600Hzのピークに集
中する。600Hzは、1200ボーにおいてマークとスペース
のシーケンスが交互であることを表している。ランダム
なマークとスペースのシーケンスでは、速度が1200ボー
であれば、エネルギは直流と600Hzの間に分布する。し
たがって、600Hzより大きな周波数は除去されなければ
ならない。
示している。出力信号エネルギは、600Hzのピークに集
中する。600Hzは、1200ボーにおいてマークとスペース
のシーケンスが交互であることを表している。ランダム
なマークとスペースのシーケンスでは、速度が1200ボー
であれば、エネルギは直流と600Hzの間に分布する。し
たがって、600Hzより大きな周波数は除去されなければ
ならない。
ステージIIIにおいてローパスフィルタは、直角位相
検出器出力から600Hzより上の周波数を除去する。この
ローパスフィルタは３つのフィルタ部から構成され、そ
れぞれが遅延装置60〜68および加算器70〜74の組合せか
ら構成される。
検出器出力から600Hzより上の周波数を除去する。この
ローパスフィルタは３つのフィルタ部から構成され、そ
れぞれが遅延装置60〜68および加算器70〜74の組合せか
ら構成される。
図７は、３つのすべてのローパスフィルタ部の組み合
わされた周波数応答を示す。
わされた周波数応答を示す。
図８は、組み合わされたフィルタのポール位置を示し
ている。ポール位置は、ゼロ乗算フィルタを実現するた
めに慎重に選ばれる。これもハードウェアの要求を最小
にするために重要である。
ている。ポール位置は、ゼロ乗算フィルタを実現するた
めに慎重に選ばれる。これもハードウェアの要求を最小
にするために重要である。
図９は、ローパスフィルタ出力の周波数領域を示して
いる。高い周波数が減衰されていることに注意すべきで
ある。
いる。高い周波数が減衰されていることに注意すべきで
ある。
図10は、ローパスフィルタ出力の時間領域を示してい
る。方形波は、ローパスフィルタの出力におけるマーク
とスペースのシーケンスが交互に復号化されたことを表
わす。この信号が方形波に似ているほど、信号の品質は
高い。信号は中心でサンプリングされ、オフセット・レ
ベルと参照される。オフセット・レベルは、スペクトル
が直流を含む可能性があるので０と仮定されることはな
い。サイドバンドをイコライズすると、スペクトルの直
流成分が減少する。
る。方形波は、ローパスフィルタの出力におけるマーク
とスペースのシーケンスが交互に復号化されたことを表
わす。この信号が方形波に似ているほど、信号の品質は
高い。信号は中心でサンプリングされ、オフセット・レ
ベルと参照される。オフセット・レベルは、スペクトル
が直流を含む可能性があるので０と仮定されることはな
い。サイドバンドをイコライズすると、スペクトルの直
流成分が減少する。
オフセット生成は、図に示されるように、直流成分を
補正するために使用される。この実施例においては、オ
フセットレジスタ76によって32ビットオフセットレベル
信号を減算器78へ送出する。オフセット・レベルを減算
した後、符号ビットは、UART（非同期受信／送信機）の
受信機80にビット同期のために直接供給される。
補正するために使用される。この実施例においては、オ
フセットレジスタ76によって32ビットオフセットレベル
信号を減算器78へ送出する。オフセット・レベルを減算
した後、符号ビットは、UART（非同期受信／送信機）の
受信機80にビット同期のために直接供給される。
しかし、6800Hzのサンプリングレートおよび1200ボー
レートで、ビット当たり5.667サンプルが行われ、0.667
の少数部分がUART入力でジッタを発生する。したがっ
て、さらに、このジッタの除去を改善するために、サン
プリング周波数がこの段階で逓倍される（段階Ｖの点線
で囲った部分はオプションである）。この目的のために
供給される他の実施例のサンプリング逓倍器82は、遅延
装置84、加算器86、セレクタ（電子スイッチ）88で構成
することができる。サンプリングレートは、信号中にゼ
ロを追加し、ゼロの数が全信号の50％になるようにする
ことによって逓倍され、その後、ローパスフィルタによ
って、スペクトルの鏡像を除去する。このようにスイッ
チ88は、サンプルされたデータ信号と適切な順序でUART
受信機80に送られる補間信号とを交互に選択するように
２倍のサンプリング周波数で動作する。実際のハードウ
ェアは、多相フィルタによって実現される。
レートで、ビット当たり5.667サンプルが行われ、0.667
の少数部分がUART入力でジッタを発生する。したがっ
て、さらに、このジッタの除去を改善するために、サン
プリング周波数がこの段階で逓倍される（段階Ｖの点線
で囲った部分はオプションである）。この目的のために
供給される他の実施例のサンプリング逓倍器82は、遅延
装置84、加算器86、セレクタ（電子スイッチ）88で構成
することができる。サンプリングレートは、信号中にゼ
ロを追加し、ゼロの数が全信号の50％になるようにする
ことによって逓倍され、その後、ローパスフィルタによ
って、スペクトルの鏡像を除去する。このようにスイッ
チ88は、サンプルされたデータ信号と適切な順序でUART
受信機80に送られる補間信号とを交互に選択するように
２倍のサンプリング周波数で動作する。実際のハードウ
ェアは、多相フィルタによって実現される。
本発明は、小数部分の２の補数表示および信号シーケ
ンシャル処理を使用する。さらにモデムの特定の速度要
求を利用して、ハードウェアの実行が以下に述べるよう
により単純化される。このように、以下の実施例におい
て、データ・サンプルは、6800Hzつまり147μｓ毎に受
信される。これは、全動作をシーケンシャルに行うには
十分な時間である。これにより、ハードウェアの要求お
よびコストは大幅に削減される。というのは本発明のチ
ップはその設計および製造には、単純で、十分な品質の
ハードウェア部品を用いることができるからである。下
記の通り、ハードウェアは、単に単純なシフトレジス
タ、加算器およびラッチを使用して実現され、最小限の
数の乗算器を必要とする。
ンシャル処理を使用する。さらにモデムの特定の速度要
求を利用して、ハードウェアの実行が以下に述べるよう
により単純化される。このように、以下の実施例におい
て、データ・サンプルは、6800Hzつまり147μｓ毎に受
信される。これは、全動作をシーケンシャルに行うには
十分な時間である。これにより、ハードウェアの要求お
よびコストは大幅に削減される。というのは本発明のチ
ップはその設計および製造には、単純で、十分な品質の
ハードウェア部品を用いることができるからである。下
記の通り、ハードウェアは、単に単純なシフトレジス
タ、加算器およびラッチを使用して実現され、最小限の
数の乗算器を必要とする。
図11を参照すると、図３の段階ＩからＶに対応した段
階の実施例が示されている。図において、PSR3、PSR1
1、PSR27、PSRnは、３ビット、11ビット、27ビット、ｎ
ビットのシフトレジスタを示している。SR14、SR34、SR
nは、14ビット、34ビット、ｎビットシフトレジスタを
示している。ADD1、SUB1、LATCH1は、１ビットの加算
器、１ビットの減算器、１ビットのラッチを示してい
る。
階の実施例が示されている。図において、PSR3、PSR1
1、PSR27、PSRnは、３ビット、11ビット、27ビット、ｎ
ビットのシフトレジスタを示している。SR14、SR34、SR
nは、14ビット、34ビット、ｎビットシフトレジスタを
示している。ADD1、SUB1、LATCH1は、１ビットの加算
器、１ビットの減算器、１ビットのラッチを示してい
る。
12ビットのデータ・サンプルは、段階Ｉ（ハイパスフ
ィルタ）のシフトレジスタPSR3およびPSR11にロードさ
れる。段階Ｉは、さらに２つのシフトレジスタSR14、２
つの減算器SUB1および１つのラッチLATCH1を有する。デ
ータ・サンプルの12ビットの中で11ビットは、パス100
を介して、最下位ビットを最初に、最上位ビットを最後
にPSR11にロードされる。１ビットの符号ビットは、パ
ス102を介してPSR3の３つの位置にロードされる。すな
わち符号ビット１は111としてロードされ、符号ビット
０は000としてロードされる。これは入力を４で割るこ
とに等しく、減算によって生じるオーバーラン用のスペ
ースを作る。各減算処理で１ビットのオーバーランが生
ずる可能性があるため、２つの余分のポジションが２つ
の減算に対応する。PSR3およびPSR11は、単一の14ビッ
トシフトレジスタ中にあり、３つのポジションが符号ビ
ット用に除かれている。ハイパスフィルタの14ビット出
力は、SR14および乗算器を含む直角位相検出器（段階I
I）に供給される。この乗算器は、単純なシフトを含む
２の補数乗算器および加算乗算器のいずれのタイプでも
良い。直角位相検出器、すなわち、乗算器の出力は、28
ビットであり、段階III（ローパスフィルタ）に供給さ
れる。
ィルタ）のシフトレジスタPSR3およびPSR11にロードさ
れる。段階Ｉは、さらに２つのシフトレジスタSR14、２
つの減算器SUB1および１つのラッチLATCH1を有する。デ
ータ・サンプルの12ビットの中で11ビットは、パス100
を介して、最下位ビットを最初に、最上位ビットを最後
にPSR11にロードされる。１ビットの符号ビットは、パ
ス102を介してPSR3の３つの位置にロードされる。すな
わち符号ビット１は111としてロードされ、符号ビット
０は000としてロードされる。これは入力を４で割るこ
とに等しく、減算によって生じるオーバーラン用のスペ
ースを作る。各減算処理で１ビットのオーバーランが生
ずる可能性があるため、２つの余分のポジションが２つ
の減算に対応する。PSR3およびPSR11は、単一の14ビッ
トシフトレジスタ中にあり、３つのポジションが符号ビ
ット用に除かれている。ハイパスフィルタの14ビット出
力は、SR14および乗算器を含む直角位相検出器（段階I
I）に供給される。この乗算器は、単純なシフトを含む
２の補数乗算器および加算乗算器のいずれのタイプでも
良い。直角位相検出器、すなわち、乗算器の出力は、28
ビットであり、段階III（ローパスフィルタ）に供給さ
れる。
ローパスフィルタは、PSR7、PSR27、５つのSR34、４
つのADD1および４つのLATCH1を有する。28ビットの出力
の第１ビットは、符号ビットであり、パス104を介してP
SR7の７つのポジションにロードされ、残りのビット
は、パス106を介して、最下位ビットが先頭に、最上位
ビットが最後にPSR27にロードされる。したがって、PSR
7およびPSR27のシーケンシャル出力は、最下位ビットが
先頭、最上位ビットが最後、その後にサインビットが続
くという同じ順序になる。
つのADD1および４つのLATCH1を有する。28ビットの出力
の第１ビットは、符号ビットであり、パス104を介してP
SR7の７つのポジションにロードされ、残りのビット
は、パス106を介して、最下位ビットが先頭に、最上位
ビットが最後にPSR27にロードされる。したがって、PSR
7およびPSR27のシーケンシャル出力は、最下位ビットが
先頭、最上位ビットが最後、その後にサインビットが続
くという同じ順序になる。
段階IVはオフセット生成器であり、オフセットレジス
タ、減算器およびラッチを有する。オフセットレジスタ
は、ハードウエア化され、もしくはパス108を介してマ
イクロプロセッサの制御下にあるレジスタである。後者
の場合、オフセット・レベルは、容易にダイナミックに
調節することも可能である。
タ、減算器およびラッチを有する。オフセットレジスタ
は、ハードウエア化され、もしくはパス108を介してマ
イクロプロセッサの制御下にあるレジスタである。後者
の場合、オフセット・レベルは、容易にダイナミックに
調節することも可能である。
オフセット・レベルを決定する様々な方法の中で、使
用可能な一つの方法を以下に述べる。特定の電話環境に
おいて、マークとスペースが交互の長い連続した信号の
流れは、「クラスバースト」のはじめに供給される。そ
のような場合、ローパスフィルタの出力は、ある時間の
間、積分されおよび平均化される。非周期信号の積分に
より、信号スペクトルの直流レベルが生じる。この直流
レベルは、「クラスバースト」の残りの信号に対して基
準（オフセット・レベル）として使われる。
用可能な一つの方法を以下に述べる。特定の電話環境に
おいて、マークとスペースが交互の長い連続した信号の
流れは、「クラスバースト」のはじめに供給される。そ
のような場合、ローパスフィルタの出力は、ある時間の
間、積分されおよび平均化される。非周期信号の積分に
より、信号スペクトルの直流レベルが生じる。この直流
レベルは、「クラスバースト」の残りの信号に対して基
準（オフセット・レベル）として使われる。
段階Ｖはサンプリング周波数逓倍器であり、本発明の
復調器の動作上不可欠なものではない。しかし、上述の
ようにジッタを減らすことによって動作が改善される。
サンプリング逓倍器は、シフトレジスタ、加算器および
スイッチ（またはセレクタ）110を有する。シフトレジ
スタおよび加算器は、サンプルデータ信号および２つの
隣接したサンプルデータ信号の補間信号を作り出す。ス
イッチはサンプリング周波数の２倍の周波数で動作し、
このサンプルデータ信号および補間信号の両方を集め
る。このスイッチの出力は、サンプリング周波数の２倍
の周波数でサンプルされるデータ信号である。その後、
それはモデル中で使用される公知のハードウェアである
UARTに送られる。UARTに送られる信号は、１または０で
あり、サンプリング逓倍器の出力の符号ビット部から得
られる。
復調器の動作上不可欠なものではない。しかし、上述の
ようにジッタを減らすことによって動作が改善される。
サンプリング逓倍器は、シフトレジスタ、加算器および
スイッチ（またはセレクタ）110を有する。シフトレジ
スタおよび加算器は、サンプルデータ信号および２つの
隣接したサンプルデータ信号の補間信号を作り出す。ス
イッチはサンプリング周波数の２倍の周波数で動作し、
このサンプルデータ信号および補間信号の両方を集め
る。このスイッチの出力は、サンプリング周波数の２倍
の周波数でサンプルされるデータ信号である。その後、
それはモデル中で使用される公知のハードウェアである
UARTに送られる。UARTに送られる信号は、１または０で
あり、サンプリング逓倍器の出力の符号ビット部から得
られる。
量子化誤差およびオーバーフローを解析することは、
この回路が反復的ではないため特に単純である。加算ま
たは減算により、１ビットのオーバーランが発生する。
したがって、１ビットおよび１ビット増加したレジスタ
長を事前に測ることにより、オーバーランおよび量子化
雑音を完全に除去できる。乗算によってオーバーランの
状態が発生することはない。量子化雑音は、レジスタが
計算結果を保持するに足る長さを持たない場合に生成さ
れる。
この回路が反復的ではないため特に単純である。加算ま
たは減算により、１ビットのオーバーランが発生する。
したがって、１ビットおよび１ビット増加したレジスタ
長を事前に測ることにより、オーバーランおよび量子化
雑音を完全に除去できる。乗算によってオーバーランの
状態が発生することはない。量子化雑音は、レジスタが
計算結果を保持するに足る長さを持たない場合に生成さ
れる。
ハイパスフィルタ−２回の加算（減算と等しい） 直角位相検出器 −１回の乗算 ローパスフィルタ−５回の加算 これまで検討してきた回路は、オーバーランおよび量
子化雑音をまったく生成しない。
子化雑音をまったく生成しない。
この実施例から分かる通り、使用されたハードウェア
は単純であり、信頼でき、品質の良い部品を有する。し
たがって、それは非常に簡単に、かつ経済的に集積回路
に組み込むことができる。
は単純であり、信頼でき、品質の良い部品を有する。し
たがって、それは非常に簡単に、かつ経済的に集積回路
に組み込むことができる。
フロントページの続き (56)参考文献 特開 昭64−86733（ＪＰ，Ａ) 特開 昭61−145905（ＪＰ，Ａ) 米国特許4752742（ＵＳ，Ａ) 米国特許4568882（ＵＳ，Ａ) 米国特許4785255（ＵＳ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/14
Claims (8)
- 【請求項１】アナログFSK信号のマークおよびスペース
周波数成分を表わすディジタル信号を復調し、そのディ
ジタル信号は、マークおよびスペース周波数よりも高い
サンプリング周波数でアナログFSK信号をサンプリング
し、小数部分の２の補数系を用いて前記のサンプリング
されたアナログFSK信号を符号化することによって発生
される、ディジタルFSK復調器において： サンプリングされた前記符号化ディジタル信号を受信
し、受信された前記符号化ディジタル信号を最下位ビッ
トを最初に、最上位ビットを最後に、１ビットづつシー
ケンシャルに出力するシフトレジスタと、 前記シフトレジスタから出力された前記符号化ディジタ
ル信号の低周波数成分を濾過するためのハイパスフィル
タ手段と、 前記ハイパスフィルタ手段に接続され、前記符号化ディ
ジタル信号と単位遅延回路によって前記遅延符号化ディ
ジタル信号が遅延されたディジタル信号とを乗算するこ
とによって前記符号化ディジタル信号のマークおよびス
ペース周波数成分を検出し、ディジタル検出器信号を発
生する直角位相検出器手段と、 前記直角位相検出器手段に接続され、前記ディジタル検
出器信号の高周波数成分を濾波し、ディジタル形式のベ
ースバンド情報を示す処理されたディジタル信号を発生
するローパスフィルタ手段と を有することを特徴とするディジタルFSK復調器。 - 【請求項２】請求項１記載のディジタルFSK復調器にお
いて、さらに、 前記ローパスフィルタ手段に接続され、前記の処理され
たディジタル信号の直流バランスを補償するオフセット
レベル生成手段を含むことを特徴とするディジタルFSK
復調器。 - 【請求項３】請求項１記載のディジタルFSK復調器にお
いて、さらに、 前記ローパスフィルタ手段に接続され、前記サンプリン
グ周波数の２倍の周波数で前記処理されたディジタル信
号をサンプリングし、復調器信号を発生するサンプリン
グ周波数逓倍器手段を含むことを特徴とするディジタル
FSK復調器。 - 【請求項４】請求項１記載のディジタルFSK復調器にお
いて、 前記ハイパスフィルタ手段は、入力信号を遅延させる第
１の単位遅延装置と、前記入力信号から前記第１の単位
遅延装置の出力信号を減算する第１の減算器と、前記第
１の減算器の出力信号を遅延させる第２の単位遅延装置
と、前記第１の減算器の出力信号から前記第２の単位遅
延装置の出力信号を減算する第２の減算器を含み、 前記直角位相検出器手段は、前記第２の減算器の出力信
号を遅延させる第３の単位遅延装置と、前記第２の減算
器の出力信号と前記第３の単位遅延装置の出力信号とを
乗算する乗算器を含み、 前記ローパスフィルタ手段は、 前記乗算器の出力信号を遅延させる第４の単位遅延装置
と、前記乗算器の出力信号と前記第４の単位遅延装置の
出力信号とを加算する第１の加算器と、 前記第１の加算器の出力信号を遅延させる第５の単位遅
延装置と、前記第５の単位遅延装置の出力信号を遅延さ
せる第６の単位遅延装置と、前記第１の加算器の出力信
号、前記第５の単位遅延装置の出力信号および前記第６
の単位遅延装置の出力信号とを加算する第２の加算器
と、 前記第２の加算器の出力信号を遅延させる第７の単位遅
延装置と、前記第７の単位遅延装置の出力信号を遅延さ
せる第８の単位遅延装置と、前記第２の加算器の出力信
号と前記第８の単位遅延装置の出力信号とを加算する第
３の加算器とを含む、 ことを特徴とするディジタルFSK復調器。 - 【請求項５】請求項４記載のディジタルFSK復調器にお
いて、 前記単位遅延装置は、シフトレジスタで構成されること
を特徴とするディジタルFSK復調器。 - 【請求項６】請求項２記載のディジタルFSK復調器にお
いて、 前記オフセットレベル生成手段は、 オフセットレベル信号を保持するオフセットレジスタ
と、前記ローパスフィルタの出力信号から前記オフセッ
トレジスタの出力信号を減算する減算器を含み、ディジ
タル信号の直流バランスの補償を調整できることを特徴
とするディジタルFSK復調器。 - 【請求項７】請求項６記載のディジタルFSK復調器にお
いて、さらに 前記オフセットレベル信号を調整するための前記オフセ
ットレジスタに接続されるプロセッサを含み、前記の処
理されたディジタル信号の直流バランスの補償を調整で
きることを特徴とするディジタルFSK復調器。 - 【請求項８】請求項３記載のディジタルFSK復調器にお
いて、 前記サンプリング周波数逓倍器手段は、 前記オフセットレベル生成手段からの出力信号を遅延さ
せる第１の単位遅延装置と、 前記オフセットレベル生成手段の出力信号と前記第１の
単位遅延装置の出力信号を加算する第１の加算器と、 前記第１の単位遅延装置の出力信号と前記第１の加算器
の出力信号とを切り換えるスイッチと、 を含むことを特徴とするディジタルFSK復調器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US791.829 | 1991-11-14 | ||
| US07/791,829 US5155446A (en) | 1991-11-14 | 1991-11-14 | Digital FSK demodulator |
| PCT/CA1992/000320 WO1993010611A1 (en) | 1991-11-14 | 1992-07-29 | Digital fsk demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07506229A JPH07506229A (ja) | 1995-07-06 |
| JP2879374B2 true JP2879374B2 (ja) | 1999-04-05 |
Family
ID=25154917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5508839A Expired - Lifetime JP2879374B2 (ja) | 1991-11-14 | 1992-07-29 | ディジタルｆｓｋ復調器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5155446A (ja) |
| EP (1) | EP0612454B1 (ja) |
| JP (1) | JP2879374B2 (ja) |
| CA (1) | CA2111579C (ja) |
| DE (1) | DE69211859T2 (ja) |
| WO (1) | WO1993010611A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5333151A (en) * | 1992-11-23 | 1994-07-26 | Ford Motor Company | High speed frequency-shift keying decoder |
| US5394109A (en) * | 1994-02-17 | 1995-02-28 | Northern Telecom Limited | Digital FSK demodulator with offset cancellation |
| US5436590A (en) * | 1994-08-25 | 1995-07-25 | Northern Telecom Limited | Digital FSK demodulator with automatic offset cancellation |
| US5828708A (en) * | 1995-12-07 | 1998-10-27 | Rockwell International Corporation | CID demodulator for DCT |
| JP3076519B2 (ja) * | 1996-02-15 | 2000-08-14 | 松下電器産業株式会社 | ビット同期回路及びビット同期方法 |
| US6493338B1 (en) * | 1997-05-19 | 2002-12-10 | Airbiquity Inc. | Multichannel in-band signaling for data communications over digital wireless telecommunications networks |
| CN1263645A (zh) | 1998-04-28 | 2000-08-16 | 皇家菲利浦电子有限公司 | 用于频移键控信号的简易接收机 |
| RU2205517C1 (ru) * | 2001-09-28 | 2003-05-27 | Государственное конструкторское бюро аппаратно-программных систем "Связь" Всероссийского НИИ "Градиент" | Демодулятор сигналов с частотной модуляцией |
| US20040157571A1 (en) * | 2003-02-07 | 2004-08-12 | Klaas Wortel | Enhanced register based FSK demodulator |
| WO2005071828A1 (en) * | 2004-01-22 | 2005-08-04 | The Regents Of The University Of Michigan | Demodulatr, chip and method for digitally demodulating an fsk signal |
| JP5988863B2 (ja) * | 2012-12-27 | 2016-09-07 | パナソニック株式会社 | 受信装置及び復調方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4568882A (en) | 1984-10-01 | 1986-02-04 | National Semiconductor Corporation | Digital FSK demodulator circuit |
| US4752742A (en) | 1983-11-08 | 1988-06-21 | Nec Corporation | Frequency demodulator for recovering digital signals |
| US4785255A (en) | 1987-11-23 | 1988-11-15 | Allen-Bradley Company, Inc. | Digital FSK signal demodulator |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1137632A (en) * | 1980-09-25 | 1982-12-14 | Claude J.J. Champagne | Pulse code demodulator for frequency shift keyed data |
-
1991
- 1991-11-14 US US07/791,829 patent/US5155446A/en not_active Expired - Lifetime
-
1992
- 1992-07-29 CA CA002111579A patent/CA2111579C/en not_active Expired - Fee Related
- 1992-07-29 DE DE69211859T patent/DE69211859T2/de not_active Expired - Fee Related
- 1992-07-29 WO PCT/CA1992/000320 patent/WO1993010611A1/en not_active Ceased
- 1992-07-29 EP EP92915784A patent/EP0612454B1/en not_active Expired - Lifetime
- 1992-07-29 JP JP5508839A patent/JP2879374B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4752742A (en) | 1983-11-08 | 1988-06-21 | Nec Corporation | Frequency demodulator for recovering digital signals |
| US4568882A (en) | 1984-10-01 | 1986-02-04 | National Semiconductor Corporation | Digital FSK demodulator circuit |
| US4785255A (en) | 1987-11-23 | 1988-11-15 | Allen-Bradley Company, Inc. | Digital FSK signal demodulator |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2111579C (en) | 1998-04-07 |
| WO1993010611A1 (en) | 1993-05-27 |
| DE69211859T2 (de) | 1996-11-21 |
| DE69211859D1 (de) | 1996-08-01 |
| US5155446A (en) | 1992-10-13 |
| EP0612454A1 (en) | 1994-08-31 |
| JPH07506229A (ja) | 1995-07-06 |
| CA2111579A1 (en) | 1993-05-27 |
| EP0612454B1 (en) | 1996-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3436372B2 (ja) | デュアルモードディジタルｆｍ通信システム | |
| JP2879374B2 (ja) | ディジタルｆｓｋ復調器 | |
| JP3858160B2 (ja) | ディジタル復調器におけるタイミング補間器 | |
| GB2194708A (en) | Subscriber unit for wireless digital telephone system | |
| EP1066556A1 (en) | Dither noise source with notched frequency spectrum | |
| JPH10200594A (ja) | ディジタル復調器におけるシンボルタイミング復元回路 | |
| JPH0621982A (ja) | Ｇｍｓｋ信号復調方法及びその装置 | |
| US4475220A (en) | Symbol synchronizer for MPSK signals | |
| AU660878B2 (en) | Differential detection demodulator | |
| EP0578489B1 (en) | Clock recovery phase detector | |
| JPH0590983A (ja) | 交差偏波干渉補償器 | |
| EP0492578B1 (en) | Digital filter | |
| US6668029B1 (en) | Methods and apparatus for implementing digital resampling circuits | |
| JP3081957B2 (ja) | 伝送データ整形装置 | |
| US6535073B1 (en) | Device and method for I/Q modulation, frequency translation and upsampling | |
| JP2795053B2 (ja) | 復調装置 | |
| JP2000078108A (ja) | Ｃｄｍａマルチユーザ型干渉キャンセラ | |
| Webber et al. | Implementing a/4 shift D-QPSK baseband modem using the TMS320C50 | |
| JP3931569B2 (ja) | 変復調装置およびその復調方法 | |
| CA1106919A (en) | Method and device for determining the phase intercept in a system employing phase-shift keying modulation | |
| JP4545161B2 (ja) | 変復調装置およびその復調方法、ならびにそのプログラムと記録媒体 | |
| JP2010246105A (ja) | Ｄｃオフセット補償システムおよび方法 | |
| US6968016B1 (en) | Device and method for I/Q modulation, frequency translation and upsampling | |
| Spaulding | A new digital coherent demodulator | |
| JP2705363B2 (ja) | 自動干渉除去装置 |