JP2882382B2 - バッファメモリの制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はバッファメモリの制
御方法に係り、特に非同期転送モード（ＡＴＭ）交換機
のセルを蓄積するバーストメモリを用いたバッファメモ
リの制御方法に関する。

【０００２】

【従来の技術】ＡＴＭ交換機では、音声のような遅延に
厳しい情報や、データのような廃棄に厳しい情報が一元
的にセルとして伝送される。また、セルを蓄積するバッ
ファメモリとして、ＡＴＭセル特有の遅延クラス、廃棄
クラスに応じた論理的なキューを構成するために、大容
量で高速アクセスのできるメモリデバイスが必要とされ
る。そのため、従来はスタティック・ランダム・アクセ
ス・メモリ（ＳＲＡＭ）が上記のバッファメモリとして
用いられ、このバッファメモリをセルに付加されている
遅延クラス、廃棄クラス情報に基づいて制御する方法が
知られている（例えば、特開平４−２０７５４３号公
報）。

【０００３】図４は従来のバッファメモリの制御方法の
一例のブロック図を示す。廃棄クラス別の廃棄手段１−
１〜１−ｎに対応してバッファメモリ内の各領域２−１
〜２−ｎが設けられている。また、バッファメモリ内の
各領域２−１〜２−ｎは、物理的には一つのバッファメ
モリを論理的にｎ個の廃棄クラスに分割して使用され、
各領域は遅延クラスに対応して更にｍ個に分割されてお
り、入力セルに付加された廃棄特性と遅延特性に対応し
た品質クラスＣＬ（ｍ，ｎ）別の論理的なキューを構成
している。

【０００４】また、廃棄手段１−１〜１−ｎは廃棄制御
部４からの指示により入力セルを廃棄するか否か決定す
る。遅延制御部５は所定の遅延特性に基づいてセレクタ
６を制御する。セレクタ６はバッファメモリ内の各領域
２−１〜２−ｎのうちのいずれかの出力セルを選択出力
する。

【０００５】次に、この従来のバッファメモリ制御方法
の動作について説明するに、入力ＨＷ（ハイウェイ）か
ら入力したセルは、廃棄クラスに応じて廃棄手段１−１
〜１−ｎに供給される。この入力セルには廃棄特性と遅
延特性に応じた品質クラスＣＬ（ｍ，ｎ）が付加されて
いる。ここで、ｍは遅延品質を表す遅延クラスで、値が
小さいほど優先度が高く（遅延が小さく）、ｎは廃棄品
質を表す廃棄クラスで、値が小さいほど優先度が高い
（廃棄が少ない）ことを示している。

【０００６】上記の入力セルは後述のバッファメモリの
各領域２−１〜２−ｎを介してそれらに対応して設けら
れたバッファ量測定手段３−１〜３−ｎに供給されて各
バッファメモリの使用量が測定される。廃棄制御部４
は、バッファ量測定手段３−１〜３−ｎから各バッファ
メモリの使用量が入力されることによりバッファメモリ
全体の使用量を検出する。また、廃棄制御部４は論理的
なキューに書き込む際、バッファメモリ全体の使用量に
対応して廃棄品質クラス毎に独立して予め設定された閾
値と比較し、超過する場合、当該セルを廃棄するように
廃棄手段１−１〜１−ｎの制御を行う。

【０００７】廃棄されない場合、入力セルは対応するバ
ッファメモリの領域２−１〜２−ｎの一つに格納され
る。遅延制御部５は、バッファメモリの各領域２−１〜
２−ｎの中の遅延クラス（１〜ｍ）に分割された領域の
うち高優先クラスを優先するようにセレクタ６を制御
し、遅延クラスに対応して読み出し順序の優先制御を行
う。このようにして、バッファメモリの各領域２−１〜
２−ｎに入力セルをクラス別に格納し、そのときのバッ
ファメモリの全体の使用量に応じて廃棄すべきセルの廃
棄クラスを変更することにより、廃棄クラスの高いセル
を保護し、遅延クラスの高いセルを優先して読み出す。

【０００８】

【発明が解決しようとする課題】しかるに、上記の従来
のバッファメモリの制御方法では、バッファメモリ２−
１〜２−ｎがバースト性メモリで構成されており、その
アクセスタイムがバースト性メモリに内蔵されるキャッ
シュの状態に依存するため、バッファメモリのように決
められた時間内に一定の処理を行う必要があるアプリケ
ーションでは、アクセスタイムの最悪値を基準に設計せ
ざるを得ないため、バースト性メモリの性能を十分に生
かせないという問題がある。

【０００９】本発明は上記の点に鑑みなされたもので、
バッファメモリにバースト性メモリを適用する際の伝送
効率を向上し得るバッファメモリの制御方法を提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】本発明は上記の目的を達
成するため、入力セルの蓄積及び読出しをバッファメモ
リが内部に有するキャッシュをヒットさせてから行うバ
ッファメモリの制御方法において、バッファメモリの複
数の論理キューのいずれかへの入力セルの書込み要求
と、複数の論理キューのうちのいずれかの蓄積セルの読
出し要求とが同時にあったときは、複数の論理キューの
うち一の論理キューから前記蓄積セルを読み出した後、
空きバンクキューをバイパスし、その読み出したセルの
空きバンクに入力セルを書き込むことを特徴とする。

【００１１】 また、本発明は、少なくとも遅延クラス
及び廃棄クラスの情報が付加された入力セルから遅延ク
ラス及び廃棄クラスを抽出し、バースト性メモリで構成
されたバッファメモリの複数の論理キューのうち、抽出
した遅延クラスの情報から対応する遅延クラスの論理キ
ュー群の現在のセル蓄積量と、予め廃棄クラス毎に設定
されている廃棄閾値を比較し、廃棄閾値超過の場合は入
力セルを廃棄し、現在のセル蓄積量が廃棄閾値以下の場
合は、抽出した廃棄クラスに応じた論理キューに入力セ
ルを格納させ、読出し時は予め遅延クラス毎に設定され
た優先順位に各遅延クラスの蓄積量を加味し、読み出し
順序の優先制御を行い、セルの読出し完了によりバンク
アドレスポインタを空きバンクのキューに移動させるバ
ッファメモリの制御方法であって、セルの書込み要求と
蓄積セルの読出し要求とが同時にあったときは、蓄積セ
ルを読み出した後、空きバンクキューをバイパスし、そ
の読み出したセルの空きバンクに入力セルを書き込むこ
とを特徴とする。

【００１２】また、本発明はバッファメモリをアクセス
する際に用いられるバンクアドレスを管理することによ
り、バッファメモリ内の廃棄クラスに応じた論理的なキ
ューと、空きバンクの論理的なキューと、各論理的キュ
ーの蓄積量を管理するバンク管理テーブルを用いてバッ
ファメモリの論理キューへの書込みと読出し制御を行う
と共に、セルの書込み要求と蓄積セルの読出し要求とが
同時にあったときは、蓄積セルを読出した後、空きバン
クの論理的なキューを介さずに読出したバンクに入力セ
ルを書き込むことを特徴とする。

【００１３】本発明では、図２の原理説明図に示すよう
に、バッファメモリ１３内に複数の論理キュー３０₁〜
３０_kからなる論理キュー群３１があり、複数の論理キ
ュー３０₁〜３０_kのいずれかへの入力セルの書込み要求
と、蓄積セルの読出し要求とが同時にあったときは、蓄
積セルをセル読出し部１４により例えば論理キュー３０
₁から読み出し、その読み出したセルの論理キュー３０₁
のバンクを８２で示すようにバイパスし、そのバンクに
入力セルをセル書込み部１２により書込む。

【００１４】すなわち、バッファメモリ１３の書込み及
び読出し制御をする制御部と、バッファメモリ１３内の
廃棄クラスに応じた論理的なキュー３０_１〜３０_ｋと、
空きバンクの論理的なキュー８１と、各論理的キューの
蓄積量を管理するバンク管理テーブル１８は、バッファ
メモリ１３の論理キュー群３１への書込みと読出し制御
を行うと共に、セルの書込み要求と蓄積セルの読出し要
求とが同時にあったときは、セル読出し部１４により蓄
積セルを論理キューのバンクから読出した後、空きバン
クの論理的なキュー８１を介さずに８２で示すようにバ
イパスし、直前に読出したバンクに入力セルをセル書込
み部１２により書込ませる。

【００１５】従って、本発明では、バイパス８２により
同じバンクにセル読出しと入力セルの書込みが行えるた
め、バッファメモリ１３を構成するバースト性メモリが
持つキャッシュをヒットさせる動作を１回省略すること
ができる。

【００１６】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。

【００１７】図１は本発明の一実施の形態のブロック図
を示す。同図において、制御情報抽出部１１は入力ＡＴ
Ｍセルに付加されている、遅延品質を表す遅延クラスと
廃棄品質を表す廃棄クラスの情報を抽出し、抽出した情
報を制御部１６へ送出する。セル書込み部１２は、制御
部１６の要求に従い、制御部１６の示したバンクに制御
情報抽出部１１を通ってきたセルを書き込む。

【００１８】バッファメモリ１３は、ＡＴＭセルを蓄積
するメモリで、バースト性メモリで構成されており、バ
ンク単位にアクセスできるようになっている。１バンク
には１セル分のデータが格納できる。バッファメモリ１
３は、また図２に示したように、廃棄クラスに応じて複
数の論理キュー３０₁〜３０_kからなる論理キュー群３１
を有している。また、図２では図示を省略したが、バッ
ファメモリ１３は遅延クラスに応じた数の論理キュー群
を有している。また、図２では、各論理キュー３０₁〜
３０_kの中の各楕円が一つのバンクに蓄積された一つの
セルを示している。

【００１９】なお、図２では、説明の便宜上セル読出し
部１４から制御部及びバンク管理テーブル１８に信号が
出力されるように図示してあるが、実際には存在しな
い。図２では、読出しにより空きバンクキュー８１のバ
ンクアドレスポインタはセルの書込み、読出し時に各キ
ュー間を移動することを示している。図１のセル読出し
部１４は制御部１６の要求により、制御部１６の示した
バンクからセルを読出す。

【００２０】バンク管理テーブル１５は、制御部１６に
よって、バッファメモリ１３をアクセスする際に用いら
れるバンクアドレスを管理するメモリとして使用され、
ＡＴＭセルの廃棄クラスに応じた論理的なキューと、空
きバンクの論理的なキューと、各キューの蓄積量が管理
される。

【００２１】制御部１６は、バンク管理テーブル１５で
管理されている各キューの蓄積量を計算する手段を有
し、バッファメモリ１３内の複数の論理キューのいずれ
かへの入力セルをセル書込み部１２により書込ませ、ま
た、バッファメモリ１３内の複数の論理キューのうちの
いずれからの蓄積セルをセル読出し部１４により読出さ
せる制御を行う。

【００２２】次に、この実施の形態の書込み時の動作に
ついて説明する。少なくともその遅延クラス及び廃棄ク
ラスの情報が付加された入力セルは、制御情報抽出部１
１に入力されて遅延クラス及び廃棄クラスの情報が抽出
されて制御部１６に入力される一方、セル書込み部１２
に入力される。制御部１６はセル書込み部１２を制御し
て、バッファメモリ１３内の論理キュー群のうち、入力
遅延クラスに応じた論理キュー群の、入力廃棄クラスに
応じた論理キューに入力セルを格納させる。

【００２３】このとき、制御部１６は制御情報抽出部１
１から得た入力セルの遅延クラスの情報から対応する遅
延クラスの論理キュー群の現在のセル蓄積量と、予め廃
棄クラス毎に設定されている廃棄閾値を比較し、廃棄閾
値超過の場合は入力セルを廃棄する。一方、現在のセル
蓄積量が廃棄閾値以下の場合は、バンク管理テーブル１
５にアクセスして選択論理キューの空きバンクのバンク
アドレスポインタを取得し、セル書込み部１２にセル書
込み要求を出して書込ませる。セルのバッファメモリ１
３への書込みが完了すると、そのバンクはセルが入って
いることになるので、バンクアドレスポインタをその書
込んだセルに対応する遅延クラスの論理キューに移動す
る。

【００２４】次に、この実施の形態の読出し時の動作に
ついて説明する。制御部１６はバンク管理テーブル１５
で管理されている各キューの蓄積量（具体的には制御部
１６内に各論理キュー毎に設けられているリードポイン
タ、ライトポインタの差分）から、バッファメモリ１３
にセルが蓄積されているかを判断し、セルが蓄積されて
いると判断した場合は、予め遅延クラス毎に設定された
優先順位に各遅延クラスの蓄積量を加味し、読出し順序
の優先制御を行う。

【００２５】この優先制御によって選ばれたキューの先
頭にあるバンクアドレスを調べるために、制御部１６は
バンク管理テーブル１５にアクセスしてバンクアドレス
ポインタを取得し、セル読出し部１４にセル読出し要求
を出す。セルの読出しが完了すると、そのバンクは空に
なるので、バンクアドレスポインタを空きバンクのキュ
ーに移動させる。

【００２６】ところで、以上はセルの書込み要求と読出
し要求のどちらかがあった場合の動作であり、図１の制
御部１６とバンク管理テーブル１５からなる図２の制御
部及びバンク管理テーブル１８においては、空きバンク
キュー８１のバンクアドレスポインタはセルの書込み、
読出し時に各キュー間を移動している。しかし、セルの
書込み要求と読出し要求が同時にあった場合は、この実
施の形態では空きバンクキュー８１をバイパス８２によ
り不使用として、処理を行う。すなわち、先にセルの読
出しを行い、空きになったバンクアドレスにセルの書込
みを行う。

【００２７】次に、バッファメモリ１３のアクセス動作
について図３と共に説明する。バッファメモリ１３は前
述したように、バースト性メモリで構成される。バース
ト性メモリは、内部にキャッシュを持ち、外部とのデー
タのやり取りはすべてこのキャッシュを通して行われ
る。キャッシュがヒットしている場合、すぐにアクセス
できるが、ヒットしていない場合、ヒットさせてからで
ないとアクセスできない。このヒットさせる動作を予備
動作と呼び、図３に２１で示す。

【００２８】図３（Ａ）はバッファメモリ１３への読み
出しのアクセスを模式的に示す。バッファメモリ１３は
基本的に同じセルを何回も読み出すという動作はないの
で、セルを読み出す際に、キャッシュが既にヒットして
いるという状態はあり得ない。従って、セルを読み出す
際には、図３（Ａ）に示すようにセル読み出し動作２２
の前に必ず予備動作２１が必要となる。

【００２９】図３（Ｂ）はバッファメモリ１３への書き
込みのアクセスを模式的に示す。必ずしも前回のアクセ
ス時と同じアドレスに書き込むという保証はないため、
予備動作２１を行ってから書き込み動作２３を行う。

【００３０】図３（Ｃ）は従来の技術でバッファメモリ
１３へ読み出しと書き込みを同時に行ったアクセスを模
式的に示す。予備動作２１の後まずセルの読み出し動作
２２を行い、続いて予備動作２１の後セルの書き込み動
作２３を行う。従って、アクセスにかかる時間は、単純
に図３（Ａ）と（Ｂ）に示した各アクセスタイムを加算
したものである。

【００３１】図３（Ｄ）は本発明の実施の形態によるバ
ッファメモリ１３への読み出しと書き込みとを同時に行
ったアクセスを模式的に示す。予備動作２１に続いてセ
ルの読み出し動作２２を行う点は従来と同じであるが、
本発明の実施の形態では、前述したように、セル書込み
要求とセル読出し要求が同時にあった場合は、読み出し
したセルのバンクにセルの書き込みを行うため、セルの
読み出しを行った時点でキャッシュがヒットしているの
で、セル書き込み直前の予備動作を省略することがで
き、直ちにセル書き込み動作２３が行われる。従って、
この場合のアクセスにかかる時間は、図３（Ｃ）に示し
た従来のアクセス時間よりも短くできる。

【００３２】従って、本発明方法により制御されるバー
スト性メモリをＡＴＭ交換機のセルを蓄積するバッファ
メモリとして用いて好適であり、また、従来はキャッシ
ュの状態によりアクセスタイムが変化するため、それに
応じてアクセスパターンを変化させる必要があり回路が
複雑でまた高価であったが、この実施の形態では図３
（Ａ）、（Ｂ）及び（Ｄ）のアクセスを周期的に行うこ
とで回路を簡略化、かつ低コストにできる。

【００３３】なお、本発明は上記の実施の形態に限定さ
れるものではなく、１バンクを１セル分のデータが格納
できる大きさと説明したが、バンクの大きさには制限は
ない。ただし、バースト性メモリが１回に転送できるデ
ータ転送量に制限がある場合、これによってバンクの大
きさの上限が決まる。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
空きバンクキューのバイパスにより同じバンクにセル読
出しと入力セルの書込みを順次に行うことにより、バッ
ファメモリを構成するバースト性メモリが持つキャッシ
ュをヒットさせる動作を１回省略することができるた
め、従来に比べてバッファメモリの最大アクセスタイム
を短縮でき、よって、バースト性メモリをＡＴＭ交換機
のセルを蓄積するバッファメモリに適用し易くできる。

【００３５】また、従来は、バースト性メモリがキャッ
シュの状態によりアクセスタイムが変化するため、それ
に応じてアクセスパターンを変える必要があり、回路が
複雑であったが、本発明によれば、書き込み、読み出
し、及び先にセルの読み出しを行いそのバンクにセルの
書き込みを行うアクセスを周期的に行うことにより、回
路を簡略化できるため、回路規模を従来よりも小さくで
きる。

【００３６】更に、本発明によれば、大容量で低コスト
なバースト性メモリのキャッシュの状態によりアクセス
タイムが変化することによるデメリット（回路の複雑
化、アクセスタイムが良い）が改善されるため、大容
量、低コストのバッファメモリを提供できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態のブロック図である。

【図２】本発明の原理説明図である。

【図３】図１等のバッファメモリのアクセス動作説明図
である。

【図４】従来の一例の構成図である。

【符号の説明】

１１ 制御情報抽出部 １２ セル書き込み部 １３ バッファメモリ １４ セル読出し部 １５ バンク管理テーブル １６ 制御部 １８ 制御部及び管理テーブル ３０₁〜３０_k 論理キュー ３１ 論理キュー群 ８１ 空きバンクキュー ８２ バイパス

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 入力セルの蓄積及び読出しをバッファメ
   モリが内部に有するキャッシュをヒットさせてから行う
   バッファメモリの制御方法において、 前記バッファメモリの複数の論理キューのいずれかへの
   入力セルの書込み要求と、該複数の論理キューのうちの
   いずれかの蓄積セルの読出し要求とが同時にあったとき
   は、前記複数の論理キューのうち一の論理キューから前
   記蓄積セルを読み出した後、空きバンクキューをバイパ
   スし、その読み出したセルの空きバンクに前記入力セル
   を書き込むことを特徴とするバッファメモリの制御方
   法。
2. 【請求項２】 少なくとも遅延クラス及び廃棄クラスの
   情報が付加された入力セルから該遅延クラス及び廃棄ク
   ラスを抽出し、バースト性メモリで構成されたバッファ
   メモリの複数の論理キューのうち、抽出した遅延クラス
   の情報から対応する遅延クラスの論理キュー群の現在の
   セル蓄積量と、予め廃棄クラス毎に設定されている廃棄
   閾値を比較し、該廃棄閾値超過の場合は前記入力セルを
   廃棄し、現在のセル蓄積量が前記廃棄閾値以下の場合
   は、抽出した廃棄クラスに応じた論理キューに入力セル
   を格納させ、読出し時は予め前記遅延クラス毎に設定さ
   れた優先順位に各遅延クラスの蓄積量を加味し、読み出
   し順序の優先制御を行い、セルの読出し完了によりバン
   クアドレスポインタを空きバンクのキューに移動させる
   バッファメモリの制御方法であって、 前記セルの書込み要求と蓄積セルの読出し要求とが同時
   にあったときは、前記蓄積セルを読み出した後、空きバ
   ンクキューをバイパスし、その読み出したセルの空きバ
   ンクに前記入力セルを書き込むことを特徴とするバッフ
   ァメモリの制御方法。
3. 【請求項３】 前記バッファメモリをアクセスする際に
   用いられるバンクアドレスを管理することにより、前記
   バッファメモリ内の前記廃棄クラスに応じた論理的なキ
   ューと、空きバンクの論理的なキューと、各論理的キュ
   ーの蓄積量を管理するバンク管理テーブルを用いて前記
   バッファメモリの論理キューへの書込みと読出し制御を
   行うと共に、前記セルの書込み要求と蓄積セルの読出し
   要求とが同時にあったときは、前記蓄積セルを読出した
   後、空きバンクの論理的なキューを介さずに読出したバ
   ンクに入力セルを書き込むことを特徴とする請求項２記
   載のバッファメモリの制御方法。