Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2892438B2 - Development bias circuit - Google Patents
[go: Go Back, main page]

JP2892438B2 - Development bias circuit - Google Patents

Development bias circuit

Info

Publication number
JP2892438B2
JP2892438B2 JP12943090A JP12943090A JP2892438B2 JP 2892438 B2 JP2892438 B2 JP 2892438B2 JP 12943090 A JP12943090 A JP 12943090A JP 12943090 A JP12943090 A JP 12943090A JP 2892438 B2 JP2892438 B2 JP 2892438B2
Authority
JP
Japan
Prior art keywords
output
oscillating
voltage
bias
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12943090A
Other languages
Japanese (ja)
Other versions
JPH0424666A (en
Inventor
義紀 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP12943090A priority Critical patent/JP2892438B2/en
Publication of JPH0424666A publication Critical patent/JPH0424666A/en
Application granted granted Critical
Publication of JP2892438B2 publication Critical patent/JP2892438B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Developing For Electrophotography (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子写真方式や静電記録方式の画像形成装置
に使用される現像装置に所要の交流バイアスを与える現
像バイアス回路に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a developing bias circuit that applies a required AC bias to a developing device used in an electrophotographic or electrostatic recording type image forming apparatus.

従来の技術 例えば電子写真方式の複写機、プリンタ等の画像形成
装置においては、像担持体として感光体上に形成された
静電潜像を現像する現像装置に適正な現像バイアスを供
給しており、このために現像バイアス回路が使用されて
いる。従来、現像装置に交流バイアスを供給する現像バ
イアス回路は、第7図に示すように、所定周波数(例え
ば2KHz程度)の発振回路31からの発振出力を直流阻止回
路32を介して昇圧トランス33に供給し、この昇圧トラン
ス33で所定の高電圧に昇圧してトランス33の二次側に接
続された出力端子34を通じて所要の交流バイアスを現像
装置に供給している。従って、発振回路31から所定周波
数の例えば矩形波を発生させて昇圧トランス33に供給し
た場合には、出力端子34に発生される高電圧交流バイア
スは第8図に示すようにデューティサイクル50%で、波
形になまりのあるものとなる。
2. Description of the Related Art For example, in an image forming apparatus such as an electrophotographic copying machine or a printer, an appropriate developing bias is supplied to a developing device that develops an electrostatic latent image formed on a photoconductor as an image carrier. For this purpose, a developing bias circuit is used. Conventionally, as shown in FIG. 7, a developing bias circuit for supplying an AC bias to a developing device is provided with an oscillation output from an oscillation circuit 31 having a predetermined frequency (for example, about 2 KHz) to a step-up transformer 33 via a DC blocking circuit 32. The boosting transformer 33 boosts the voltage to a predetermined high voltage, and supplies a required AC bias to the developing device through an output terminal 34 connected to the secondary side of the transformer 33. Therefore, when a predetermined frequency, for example, a rectangular wave is generated from the oscillation circuit 31 and supplied to the step-up transformer 33, the high voltage AC bias generated at the output terminal 34 has a duty cycle of 50% as shown in FIG. , And the waveform becomes dull.

発明が解決しようとする課題 このように発振回路の出力をトランスにより昇圧して
所要の交流バイアスを得るようにしたのでは、現像装置
に供給される交流バイアスの出力波形になまりが生じ、
波形の立ち上りが遅れるという欠点があった。また、出
力波形のデューティサイクルを変更することも困難であ
った。
Problems to be Solved by the Invention As described above, when the output of the oscillation circuit is boosted by the transformer to obtain the required AC bias, the output waveform of the AC bias supplied to the developing device becomes blunt,
There is a disadvantage that the rise of the waveform is delayed. It has also been difficult to change the duty cycle of the output waveform.

従って、本発明の目的は、現像装置に供給される交流
バイアスの出力波形のなまり極力減少させるとともに、
出力波形のデューティサイクルを容易に変更できるよう
にした現像バイアス回路を提供することである。
Therefore, an object of the present invention is to reduce the rounding of the output waveform of the AC bias supplied to the developing device as much as possible,
An object of the present invention is to provide a developing bias circuit capable of easily changing a duty cycle of an output waveform.

課題を解決するための手段 上記目的は本発明に係る現像バイアス回路によって達
成される。要約すれば、本発明は、電子写真方式、静電
記録方式等の画像形成装置に使用される現像装置に交流
バイアスを供給する現像バイアス回路おいて、入力にオ
ン信号が供給されることにより発振を開始し、交流バイ
アスの周波数に対応する周波数の第1の発振出力を発生
する第1の発振手段と、画像形成装置の作動と同時に作
動し、該第1の発振手段の発振周波数より高い周波数の
第2の発振出力を発生する第2の発振手段と、該第2の
発振手段からの第2の発振出力を昇圧する昇圧手段と、
該昇圧手段からの高圧交流出力を整流する整流手段と、
該整流手段からの整流出力を検出する検出手段と、該検
出手段からの検出電圧に応じて前記第2の発振手段及び
前記昇圧手段の入力を制御する少なくとも1つの比較制
御手段と、前記第1及び第2の発振手段を同期させる手
段と、前記第1の発振手段からの第1の発振出力によっ
て作動され、前記整流手段からの整流出力をスイッチン
グして前記交流バイアスの周波数に対応する周波数の高
圧交流出力を発生させるスイッチング手段と、該高圧交
流出力の直流電圧成分を遮断して所要の交流バイアスを
提供する直流遮断手段とを具備することを特徴とする現
像バイアス回路である。
Means for Solving the Problems The above object is achieved by a developing bias circuit according to the present invention. In summary, the present invention relates to a developing bias circuit that supplies an AC bias to a developing device used in an image forming apparatus such as an electrophotographic system or an electrostatic recording system. Starting, generating a first oscillation output having a frequency corresponding to the frequency of the AC bias, and a frequency higher than the oscillation frequency of the first oscillation means, operating simultaneously with the operation of the image forming apparatus. Second oscillating means for generating a second oscillating output, and boosting means for boosting a second oscillating output from the second oscillating means;
Rectifying means for rectifying the high-voltage AC output from the boosting means;
Detecting means for detecting a rectified output from the rectifying means; at least one comparison control means for controlling inputs of the second oscillating means and the boosting means in accordance with a detected voltage from the detecting means; And a means for synchronizing the second oscillating means and a first oscillating output from the first oscillating means, and switching the rectified output from the rectifying means to a frequency corresponding to the frequency of the AC bias. A developing bias circuit, comprising: switching means for generating a high-voltage AC output; and DC blocking means for blocking a DC voltage component of the high-voltage AC output and providing a required AC bias.

また、本発明の他の態様によれば、電子写真方式、静
電記録方式等の画像形成装置に使用される現像装置に交
流バイアスを供給する現像バイアス回路おいて、入力に
オン信号が供給されることにより発振を開始し、交流バ
イアスの周波数に対応する周波数の第1の発振出力を発
生する第1の発振手段と、画像形成装置の作動と同時に
作動し、該第1の発振手段の発振周波数より高い周波数
の第2の発振出力を発生する第2の発振手段と、該第2
の発振手段からの第2の発振出力を昇圧する昇圧手段
と、該昇圧手段からの高圧交流出力を整流する整流手段
と、該整流手段からの整流出力を検出する検出手段と、
前記交流バイアスのピーク−ピーク電圧を決定する基準
電圧を設定する中央処理装置と、該中央処理装置からの
ディジタルデータをアナログ信号に変換するディジタル
−アナログ変換器と、該ディジタル−アナログ変換器か
らの出力信号及び前記検出手段からの検出電圧に応じて
前記第2の発振手段及び前記昇圧手段の入力を制御する
少なくとも1つの比較制御手段と、前記第1及び第2の
発振手段を同期させる手段と、前記第1の発振手段から
の第1の発振出力によって作動され、前記整流手段から
の整流出力をスイッチングして前記交流バイアスの周波
数に対応する周波数の高圧交流出力を発生させるスイッ
チング手段と、該高圧交流出力の直流電圧成分を遮断し
て所要の交流バイアスを提供する直流遮断手段とを具備
することを特徴とする現像バイアス回路が提供される。
According to another aspect of the present invention, an ON signal is supplied to an input in a developing bias circuit that supplies an AC bias to a developing device used in an image forming apparatus such as an electrophotographic method or an electrostatic recording method. The first oscillating means for generating a first oscillating output having a frequency corresponding to the frequency of the AC bias, and operating simultaneously with the operation of the image forming apparatus. Second oscillating means for generating a second oscillating output having a frequency higher than the frequency;
Boosting means for boosting the second oscillation output from the oscillating means, rectifying means for rectifying the high-voltage AC output from the boosting means, detecting means for detecting the rectified output from the rectifying means,
A central processing unit for setting a reference voltage for determining the peak-to-peak voltage of the AC bias; a digital-analog converter for converting digital data from the central processing unit into an analog signal; At least one comparison control unit that controls inputs of the second oscillation unit and the boosting unit in accordance with an output signal and a detection voltage from the detection unit; and a unit that synchronizes the first and second oscillation units. A switching unit that is operated by a first oscillation output from the first oscillation unit and that switches a rectified output from the rectification unit to generate a high-voltage AC output having a frequency corresponding to the frequency of the AC bias; DC blocking means for blocking a DC voltage component of the high-voltage AC output and providing a required AC bias. Developing bias circuit is provided that.

本発明の好ましい態様においては、前記第1の発振手
段はデューティサイクル可変であるように構成されてい
る。
In a preferred aspect of the present invention, the first oscillating means is configured to have a variable duty cycle.

実施例 以下、本発明の実施例について添付図面を参照して詳
細に説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第1図は本発明による現像バイアス回路の第1の実施
例を示す概略構成図である。第1の発振回路2はリモー
ト端子1にオン信号が入力されることにより動作状態と
なり、現像装置(負荷16として図示されている))に供
給される交流バイアスに対応する周波数の発振出力を発
生し、また、オフ信号が入力されることにより不作動状
態になる。このオン及びオフ信号は例えば現像装置が動
作を開始したときに及び現像装置の動作が終了したとき
に画像形成装置の制御回路からリモート端子1に供給さ
れる。第1の発振回路2の発振出力は高圧スイッチ回路
3に供給され、この高圧スイッチ回路3から発振出力の
周波数に対応したパルス繰返し周波数のスイッチングパ
ルスを発生させる。
FIG. 1 is a schematic configuration diagram showing a first embodiment of a developing bias circuit according to the present invention. The first oscillation circuit 2 is activated when an ON signal is input to the remote terminal 1 and generates an oscillation output having a frequency corresponding to the AC bias supplied to the developing device (shown as a load 16). In addition, when the off signal is input, the device is brought into an inoperative state. These ON and OFF signals are supplied to the remote terminal 1 from the control circuit of the image forming apparatus when the operation of the developing device starts and when the operation of the developing device ends, for example. The oscillation output of the first oscillation circuit 2 is supplied to a high-voltage switch circuit 3, which generates a switching pulse having a pulse repetition frequency corresponding to the frequency of the oscillation output.

一方、第1の発振回路2よりも周波数の高い高周波出
力を発生する第2の発振回路5が設けられており、この
第2の発振回路5の発振出力は昇圧回路6に供給されて
昇圧された後、整流回路7に供給されて整流され、直流
出力となる。この整流回路7からの高圧直流出力は上記
高圧スイッチ回路3からのスイッチングパルスによって
スイッチングされ、直流遮断回路14を介して出力端子15
に送られ、現像装置に所要の交流バイアスとして供給さ
れる。同時に、上記高圧直流出力は検出回路8に供給さ
れてその電圧が検出され、この検出電圧は第1及び第2
の比較回路11及び12に供給され、第1の比較回路11にお
いて第1の基準電圧源9からの電圧と比較され、また第
2の比較回路12において第2の基準電圧源10からの電圧
と比較される。第1の比較回路11からの比較結果は上記
昇圧回路6に供給され、また、第2の比較回路12からの
比較結果はパルス幅制限回路13に入力され、このパルス
幅制限回路13を通じて上記第2の発振回路5の発振出力
のデューティサイクルを制御する。なお、本実施例では
第1の発振回路2と第2の発振回路5は同期回路4を通
じて互いに接続されている。また、第1の発振回路2を
除く他の回路は画像形成装置が作動されたときに作動す
るように構成されている。
On the other hand, a second oscillation circuit 5 for generating a high-frequency output having a higher frequency than that of the first oscillation circuit 2 is provided, and the oscillation output of the second oscillation circuit 5 is supplied to a booster circuit 6 to be boosted. After that, it is supplied to the rectifier circuit 7 where it is rectified and becomes a DC output. The high-voltage DC output from the rectifier circuit 7 is switched by the switching pulse from the high-voltage switch circuit 3, and is output via a DC cutoff circuit 14 to an output terminal 15.
And supplied to the developing device as a required AC bias. At the same time, the high-voltage DC output is supplied to the detection circuit 8 and its voltage is detected.
Are compared with the voltage from the first reference voltage source 9 in the first comparison circuit 11, and are compared with the voltage from the second reference voltage source 10 in the second comparison circuit 12. Be compared. The comparison result from the first comparison circuit 11 is supplied to the booster circuit 6, and the comparison result from the second comparison circuit 12 is input to the pulse width limiting circuit 13. 2 controls the duty cycle of the oscillation output of the oscillation circuit 5. In this embodiment, the first oscillation circuit 2 and the second oscillation circuit 5 are connected to each other through the synchronization circuit 4. The other circuits except the first oscillation circuit 2 are configured to operate when the image forming apparatus is operated.

上記構成において、回路の電源(画像形成装置の電
源)を投入すると、リモート端子1にオン信号が供給さ
れない限り第1の発振回路5は作動しないが、他の回路
は動作状態となり、第2の発振回路5は発振を開始し、
その高周波出力を昇圧回路6に供給する。本実施例で
は、第2の発振回路5はパルス出力を発生し、その発振
周波数、即ちパルス繰返し周波数は第1の発振回路2の
発振周波数よりも高く、例えば10倍以上(本実施例では
32倍)に設定されている。昇圧回路6で昇圧されたパル
ス出力は整流回路7で整流されて現像装置に供給される
交流バイアスのピーク−ピーク電圧に対応する高圧直流
出力にされ、高圧スイッチ回路3の出力側及び検出回路
8に供給される。このとき、第1の発振回路2は作動さ
れていないので、高圧スイッチ回路3からはスイッチン
グパルスが発生されず、整流回路7からの高圧直流出力
はスイッチングされない。従って、この直流出力は直流
遮断回路14によって阻止され、出力端子15に供給されな
いので、現像装置に印加されない。
In the above configuration, when the power of the circuit (the power of the image forming apparatus) is turned on, the first oscillation circuit 5 does not operate unless an ON signal is supplied to the remote terminal 1, but the other circuits are in the operating state, and the second oscillation circuit is in the operating state. The oscillation circuit 5 starts oscillating,
The high frequency output is supplied to the booster circuit 6. In the present embodiment, the second oscillation circuit 5 generates a pulse output, and its oscillation frequency, that is, the pulse repetition frequency is higher than the oscillation frequency of the first oscillation circuit 2, for example, 10 times or more (in this embodiment,
32 times). The pulse output boosted by the booster circuit 6 is rectified by the rectifier circuit 7 to become a high-voltage DC output corresponding to the peak-to-peak voltage of the AC bias supplied to the developing device, and the output side of the high-voltage switch circuit 3 and the detection circuit 8 Supplied to At this time, since the first oscillation circuit 2 is not operated, no switching pulse is generated from the high voltage switch circuit 3 and the high voltage DC output from the rectifier circuit 7 is not switched. Therefore, this DC output is blocked by the DC cutoff circuit 14 and is not supplied to the output terminal 15, so that it is not applied to the developing device.

検出回路8で検出された直流電圧は第1及び第2の比
較回路11及び12に入力され、第1の比較回路11において
は第1の基準電圧源9の電圧と比較され、検出回路8か
らの検出電圧がこの第1の基準電圧より高いときには昇
圧回路6への発振入力を止めるように構成されている。
また、第2の比較回路12においては第2の基準電圧源10
の電圧と比較され、その比較結果がパルス幅制限回路13
に供給され、検出電圧と第2の基準電圧との差に応じて
第2の発振回路5の発振パルスのパルス幅を制限するよ
うに構成されている。第2の基準電圧源10の電圧は第1
の基準電圧源9の電圧よりも低く設定されており、第1
の比較回路11による制御のリップルを低減するように構
成されている。
The DC voltage detected by the detection circuit 8 is input to first and second comparison circuits 11 and 12, where the first comparison circuit 11 compares the DC voltage with the voltage of the first reference voltage source 9. When the detected voltage is higher than the first reference voltage, the oscillation input to the booster circuit 6 is stopped.
In the second comparison circuit 12, the second reference voltage source 10
The pulse width limiting circuit 13
And limits the pulse width of the oscillation pulse of the second oscillation circuit 5 according to the difference between the detection voltage and the second reference voltage. The voltage of the second reference voltage source 10 is the first
Is set lower than the voltage of the reference voltage source 9 of the first
The configuration is such that the ripple of control by the comparison circuit 11 is reduced.

次に、例えば現像装置が作動されることによりリモー
ト端子1にオン信号が入力されると、第1の発振回路2
が作動され、発振を開始する。この際、第1の発振回路
2は同期回路4により第2の発振回路5に同期して発振
動作を行なうので、ジッタを生じることなく安定に動作
する。本実施例では、第1の発振回路2からの発振出力
は現像装置に印加される交流バイアスの周波数(パルス
繰返し周波数)及びデューティサイクルを有するパルス
出力であり、この発振出力は高圧スイッチ回路3に供給
される。これによって高圧スイッチ回路3は作動して現
像装置に印加される交流バイアスの周波数に対応するパ
ルス繰返し周波数及びデューティサイクルのスイッチン
グパルスを発生し、その出力側に供給されている整流回
路7からの高圧直流出力をオン、オフスイッチングし、
所要のパルス繰返し周波数及びデューティサイクルの高
圧パルス出力を発生させる。この高圧パルス出力は直流
遮断回路14において直流分が遮断され、その結果出力端
子15には所要のパルス繰返し周波数及びデューティサイ
クルを有する矩形波交流出力が発生され、現像装置に交
流バイアスとして供給されることになる。第2図にリモ
ート端子1にオン信号が供給されたときの整流回路7の
出力波形を示し、そのときに出力端子15に現われる矩形
波交流出力の波形を第3図に示す。
Next, when an ON signal is input to the remote terminal 1 by, for example, operating the developing device, the first oscillation circuit 2
Is activated and starts oscillating. At this time, the first oscillating circuit 2 performs an oscillating operation in synchronization with the second oscillating circuit 5 by the synchronizing circuit 4, so that it operates stably without causing jitter. In this embodiment, the oscillation output from the first oscillation circuit 2 is a pulse output having a frequency (pulse repetition frequency) of an AC bias applied to the developing device and a duty cycle. Supplied. As a result, the high voltage switch circuit 3 operates to generate a switching pulse having a pulse repetition frequency and a duty cycle corresponding to the frequency of the AC bias applied to the developing device, and the high voltage from the rectifier circuit 7 supplied to its output side. On / off switching of DC output,
Generate a high voltage pulse output of the required pulse repetition frequency and duty cycle. The DC component of the high-voltage pulse output is cut off by the DC cut-off circuit 14. As a result, a rectangular wave AC output having a required pulse repetition frequency and duty cycle is generated at the output terminal 15 and supplied to the developing device as an AC bias. Will be. FIG. 2 shows an output waveform of the rectifier circuit 7 when an ON signal is supplied to the remote terminal 1. FIG. 3 shows a waveform of a rectangular wave AC output appearing at the output terminal 15 at that time.

このように、本実施例の構成によれば、第1及び第2
の基準電圧源9及び10の基準電圧を変更するだけで出力
端子15に発生される矩形波交流出力のピーク−ピーク電
圧を変更することが可能となる。また、第1の発振回路
2の周波数及びデューティサイクルに対応した交流出力
が出力端子15に得られるから、周波数及び、又はデュー
ティサイクルの変更が容易となる。その上、パルス幅制
限回路13の制限値を変更することにより波形の立ち上が
り及びなまりを改善することができる。
Thus, according to the configuration of the present embodiment, the first and second
By simply changing the reference voltages of the reference voltage sources 9 and 10, the peak-peak voltage of the rectangular wave AC output generated at the output terminal 15 can be changed. In addition, since an AC output corresponding to the frequency and the duty cycle of the first oscillation circuit 2 is obtained at the output terminal 15, it is easy to change the frequency and / or the duty cycle. In addition, by changing the limit value of the pulse width limiting circuit 13, the rise and rounding of the waveform can be improved.

さらに、本実施例においては、回路の電源をオンした
と同時に第2の発振回路5が動作状態になるから、従来
のようにリモート端子1にオン信号が印加されたときに
第2の発振回路5を作動させていた場合と比較してリモ
ートオン時の発振回路5のオーバシュートがなく、出力
端子15に安定した交流出力が得られる。第4図はリモー
ト端子1にオン信号が印加されたときの出力端子15の交
流出力波形を示し、同図(A)は上記本実施例の構成に
より出力端子15に得られた交流出力波形を示し、また同
図(B)は従来のようにリモート端子1にオン信号が印
加されたときに第1及び第2の発振回路2及び5を作動
させた場合に出力端子15に得られた交流出力波形を示
す。
Further, in the present embodiment, the second oscillation circuit 5 is activated at the same time when the power supply of the circuit is turned on. Therefore, when the ON signal is applied to the remote terminal 1 as in the prior art, the second oscillation circuit 5 is turned on. 5 does not overshoot the oscillation circuit 5 at the time of remote-on compared with the case where the terminal 5 is operated, and a stable AC output is obtained at the output terminal 15. FIG. 4 shows an AC output waveform at the output terminal 15 when an ON signal is applied to the remote terminal 1. FIG. 4A shows an AC output waveform obtained at the output terminal 15 by the configuration of the present embodiment. FIG. 2B shows the AC signal obtained at the output terminal 15 when the first and second oscillation circuits 2 and 5 are operated when an ON signal is applied to the remote terminal 1 as in the prior art. The output waveform is shown.

本発明による現像バイアス回路の第2の実施例を第5
図に示す。本実施例では上記第1の実施例の構成におい
て第1の発振回路1を削除し、代りに第2の発振回路5
に分周回路17を接続し、この分周回路17によって第2の
発振回路5からの発振出力を現像装置(負荷16)に供給
される交流バイアスに対応する周波数の発振出力に分周
してデューティサイクル可変回路18に供給し、このデュ
ーティサイクル可変回路18から現像装置に印加される交
流バイアスの周波数(パルス繰返し周波数)及びデュー
ティサイクルを有するパルス出力を発生させて高圧スイ
ッチ回路3に供給するように構成したものである。デュ
ーティサイクル可変回路18は分周された発振出力のデュ
ーティサイクルを必要に応じて変更するものであるが、
その入力に接続されたリモート端子1にオフ信号が印加
されている限り、出力を発生しないように構成されてい
る。リモート端子1にオン信号が印加されるとデューテ
ィサイクル可変回路18は作動され、分周された所定周波
数及びデューティサイクルの発振出力、例えばパルス出
力、を高圧スイッチ回路3に印加する。これによって高
圧スイッチ回路3は作動して現像装置に印加される交流
バイアスの周波数に対応するパルス繰返し周波数及びデ
ューティサイクルのスイッチングパルスを発生し、その
出力側に供給されている整流回路7からの高圧直流出力
をオン、オフスイッチングし、所要のパルス繰返し周波
数及びデューティサイクルの高圧パルス出力を発生させ
る。本実施例においても上記第1の実施例と同様の作用
効果が得られることは明白であるので、対応する部分に
同じ符号を付してその説明を省略する。
The second embodiment of the developing bias circuit according to the present invention is the fifth embodiment.
Shown in the figure. In this embodiment, the first oscillation circuit 1 is omitted from the configuration of the first embodiment, and the second oscillation circuit 5
And a frequency dividing circuit 17 which divides the oscillation output from the second oscillation circuit 5 into an oscillation output having a frequency corresponding to the AC bias supplied to the developing device (load 16). A pulse output having a frequency (pulse repetition frequency) and a duty cycle of an AC bias applied to the developing device is generated from the duty cycle variable circuit 18 and supplied to the high voltage switch circuit 3. It is what was constituted. The duty cycle variable circuit 18 changes the duty cycle of the divided oscillation output as necessary.
As long as the off signal is applied to the remote terminal 1 connected to the input, no output is generated. When an ON signal is applied to the remote terminal 1, the duty cycle variable circuit 18 is operated, and applies a divided oscillation output of a predetermined frequency and duty cycle, for example, a pulse output, to the high-voltage switch circuit 3. As a result, the high voltage switch circuit 3 operates to generate a switching pulse having a pulse repetition frequency and a duty cycle corresponding to the frequency of the AC bias applied to the developing device, and the high voltage from the rectifier circuit 7 supplied to its output side. The DC output is switched on and off to generate a high voltage pulse output with a required pulse repetition frequency and duty cycle. It is apparent that the same operation and effect as those of the first embodiment can be obtained also in the present embodiment. Therefore, corresponding portions are denoted by the same reference numerals and description thereof will be omitted.

本発明の第3の実施例を第6図に示す。本実施例では
上記第1の実施例の構成において第1及び第2の基準電
圧源9及び10を削除し、代りにCPU(中央処理装置)19
及びこのCPU19からのディジタルデータをアナログ信号
に変換するディジタル−アナログ変換器20を設け、この
ディジタル−アナログ変換器20から第1及び第2の比較
回路11及び12にそれぞれ基準電圧を供給するように構成
したものである。本実施例によれば、上記第1の実施例
と同様の作用効果が得られることは勿論であるが、さら
に出力端子15の交流出力のピーク−ピーク電圧を決定す
る基準電圧をCPU19及びディジタル−アナログ変換器20
の構成により得ているから、設定を自由に変更すること
ができるという利点がある。その上、出力端子15や負荷
(現像装置)16の状態等の変化をCPU19にフィードバッ
クすることにより安定した出力を得ることが可能となる
ので、複雑な制御にも対応していくことができるという
利点もある。
FIG. 6 shows a third embodiment of the present invention. In this embodiment, the first and second reference voltage sources 9 and 10 are deleted from the configuration of the first embodiment, and a CPU (central processing unit) 19 is used instead.
And a digital-to-analog converter 20 for converting digital data from the CPU 19 into an analog signal. The digital-to-analog converter 20 supplies reference voltages to the first and second comparison circuits 11 and 12, respectively. It is composed. According to this embodiment, it is needless to say that the same operation and effect as those of the above-described first embodiment can be obtained. Analog converter 20
Has the advantage that the settings can be changed freely. In addition, since a stable output can be obtained by feeding back changes in the state of the output terminal 15 and the load (developing device) 16 to the CPU 19, it is possible to cope with complicated control. There are advantages too.

なお、上記各実施例は本発明の単なる例示に過ぎず、
従ってその構成、使用する素子等は必要に応じて種々に
変更できるものである。また、第2の発振回路の発振周
波数を第1の発振回路の発振周波数(従って交流バイア
スの周波数)の10倍以上高くしたが、10倍以上である方
が好ましいだけで、高ければよい。さらに、発振回路の
発振出力は交流出力であればよく、矩形波出力に限定さ
れるものではない。
In addition, each said Example is only a mere illustration of this invention,
Accordingly, the configuration, elements used, and the like can be variously changed as necessary. In addition, the oscillation frequency of the second oscillation circuit is set to be at least ten times higher than the oscillation frequency of the first oscillation circuit (accordingly, the frequency of the AC bias). Furthermore, the oscillation output of the oscillation circuit may be an AC output, and is not limited to a rectangular wave output.

発明の効果 上述のように、本発明によれば、第1及び第2の基準
電圧源の基準電圧を変更するだけで出力端子に発生され
る交流出力のピーク−ピーク電圧を変更することが可能
となる。また、第1の発振回路の周波数及びデューティ
サイクルに対応した交流出力が出力端子に得られるか
ら、周波数やデューティサイクルの変更が容易となる。
さらに、パルス幅制限回路の制限値を変更することによ
り波形の立ち上がり及びなまり改善することができる。
その上、回路の電源をオンしたと同時に第2の発振回路
が動作状態になるから、リモート端子にオン信号が印加
されたときに生じる発振回路のオーバシュートがなく、
出力端子に安定した交流出力が得られる等の顕著な効果
がある。
As described above, according to the present invention, the peak-to-peak voltage of the AC output generated at the output terminal can be changed only by changing the reference voltages of the first and second reference voltage sources. Becomes Further, since an AC output corresponding to the frequency and the duty cycle of the first oscillation circuit is obtained at the output terminal, it is easy to change the frequency and the duty cycle.
Further, the rising and rounding of the waveform can be improved by changing the limit value of the pulse width limiting circuit.
In addition, since the second oscillation circuit is activated at the same time when the power supply of the circuit is turned on, there is no overshoot of the oscillation circuit which occurs when an ON signal is applied to the remote terminal.
There is a remarkable effect that a stable AC output is obtained at the output terminal.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明による現像バイアス回路の第1の実施例
を示す回路構成図である。 第2図は第1の実施例においてリモート端子にオン信号
が印加されたときの整流回路の出力を示す波形図であ
る。 第3図は第1の実施例においてリモート端子にオン信号
が印加されたときに出力端子に現われる交流出力の波形
図である。 第4図は本発明による現像バイアス回路で得られた交流
出力と従来の現像バイアス回路で得られた交流出力とを
比較して示す波形図である。 第5図は本発明による現像バイアス回路の第2の実施例
を示す回路構成図である。 第6図は本発明による現像バイアス回路の第3の実施例
を示す回路構成図である。 第7図は従来の現像バイアス回路の一例を示す回路構成
図である。 第8図は従来の現像バイアス回路によって得られる矩形
波出力を示す波形図である。 1:リモート端子 2:第1の発振回路 3:高圧スイッチ回路 4:同期回路 5:第2の発振回路 6:昇圧回路 7:整流回路 8:検出回路 9、10:基準電圧源 11、12:比較回路 13:パルス幅制限回路 14:直流遮断回路 15:出力端子 16:負荷(現像装置) 17:分周回路 18:デューティサイクル可変回路 19:中央処理装置(CPU) 20:ディジタル−アナログ変換器
FIG. 1 is a circuit diagram showing a first embodiment of a developing bias circuit according to the present invention. FIG. 2 is a waveform diagram showing an output of the rectifier circuit when an ON signal is applied to the remote terminal in the first embodiment. FIG. 3 is a waveform diagram of an AC output appearing at an output terminal when an ON signal is applied to a remote terminal in the first embodiment. FIG. 4 is a waveform diagram showing a comparison between an AC output obtained by the developing bias circuit according to the present invention and an AC output obtained by a conventional developing bias circuit. FIG. 5 is a circuit diagram showing a second embodiment of the developing bias circuit according to the present invention. FIG. 6 is a circuit diagram showing a third embodiment of the developing bias circuit according to the present invention. FIG. 7 is a circuit diagram showing an example of a conventional developing bias circuit. FIG. 8 is a waveform diagram showing a rectangular wave output obtained by a conventional developing bias circuit. 1: Remote terminal 2: First oscillator circuit 3: High voltage switch circuit 4: Synchronous circuit 5: Second oscillator circuit 6: Boost circuit 7: Rectifier circuit 8: Detection circuit 9, 10: Reference voltage sources 11, 12: Comparison circuit 13: Pulse width limiting circuit 14: DC cutoff circuit 15: Output terminal 16: Load (developing device) 17: Divider circuit 18: Duty cycle variable circuit 19: Central processing unit (CPU) 20: Digital-analog converter

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電子写真方式、静電記録方式等の画像形成
装置に使用される現像装置に交流バイアスを供給する現
像バイアス回路おいて、 入力にオン信号が供給されることにより発振を開始し、
交流バイアスの周波数に対応する周波数の第1の発振出
力を発生する第1の発振手段と、 画像形成装置の作動と同時に作動し、該第1の発振手段
の発振周波数より高い周波数の第2の発振出力を発生す
る第2の発振手段と、 該第2の発振手段からの第2の発振出力を昇圧する昇圧
手段と、 該昇圧手段からの高圧交流出力を整流する整流手段と、 該整流手段からの整流出力を検出する検出手段と、 該検出手段からの検出電圧に応じて前記第2の発振手段
及び前記昇圧手段の入力を制御する少なくとも1つの比
較制御手段と、 前記第1及び第2の発振手段を同期させる手段と、 前記第1の発振手段からの第1の発振出力によって作動
され、前記整流手段からの整流出力をスイッチングして
前記交流バイアスの周波数に対応する周波数の高圧交流
出力を発生させるスイッチング手段と、 該高圧交流出力の直流電圧成分を遮断して所要の交流バ
イアスを提供する直流遮断手段 とを具備することを特徴とする現像バイアス回路。
1. A developing bias circuit for supplying an AC bias to a developing device used in an image forming apparatus such as an electrophotographic system or an electrostatic recording system, wherein oscillation is started when an ON signal is supplied to an input. ,
A first oscillating means for generating a first oscillating output having a frequency corresponding to the frequency of the AC bias, and a second oscillating means which operates simultaneously with the operation of the image forming apparatus and has a higher frequency than the oscillating frequency of the first oscillating means. Second oscillating means for generating an oscillating output, boosting means for boosting a second oscillating output from the second oscillating means, rectifying means for rectifying a high-voltage AC output from the boosting means, and rectifying means Detecting means for detecting a rectified output from the control means, at least one comparison control means for controlling inputs of the second oscillating means and the boosting means in accordance with a detected voltage from the detecting means, and the first and second control means Means for synchronizing the oscillating means with the first oscillating means, and rectified output from the rectifying means is switched to perform high-voltage switching of a frequency corresponding to the frequency of the AC bias. A developing bias circuit, comprising: switching means for generating a current output; and DC blocking means for blocking a DC voltage component of the high-voltage AC output to provide a required AC bias.
【請求項2】電子写真方式、静電記録方式等の画像形成
装置に使用される現像装置に交流バイアスを供給する現
像バイアス回路おいて、 入力にオン信号が供給されることにより発振を開始し、
交流バイアスの周波数に対応する周波数の第1の発振出
力を発生する第1の発振手段と、 画像形成装置の作動と同時に作動し、該第1の発振手段
の発振周波数より高い周波数の第2の発振出力を発生す
る第2の発振手段と、 該第2の発振手段からの第2の発振出力を昇圧する昇圧
手段と、 該昇圧手段からの高圧交流出力を整流する整流手段と、 該整流手段からの整流出力を検出する検出手段と、 前記交流バイアスのピーク−ピーク電圧を決定する基準
電圧を設定する中央処理装置と、 該中央処理装置からのディジタルデータをアナログ信号
に変換するディジタル−アナログ変換器と、 該ディジタル−アナログ変換器からの出力信号及び前記
検出手段からの検出電圧に応じて前記第2の発振手段及
び前記昇圧手段の入力を制御する少なくとも1つの比較
制御手段と、 前記第1及び第2の発振手段を同期させる手段と、 前記第1の発振手段からの第1の発振出力によって作動
され、前記整流手段からの整流出力をスイッチングして
前記交流バイアスの周波数に対応する周波数の高圧交流
出力を発生させるスイッチング手段と、 該高圧交流出力の直流電圧成分を遮断して所要の交流バ
イアスを提供する直流遮断手段 とを具備することを特徴とする現像バイアス回路。
2. A developing bias circuit for supplying an AC bias to a developing device used in an image forming apparatus such as an electrophotographic system or an electrostatic recording system, wherein oscillation is started when an ON signal is supplied to an input. ,
A first oscillating means for generating a first oscillating output having a frequency corresponding to the frequency of the AC bias, and a second oscillating means which operates simultaneously with the operation of the image forming apparatus and has a higher frequency than the oscillating frequency of the first oscillating means. Second oscillating means for generating an oscillating output, boosting means for boosting a second oscillating output from the second oscillating means, rectifying means for rectifying a high-voltage AC output from the boosting means, and rectifying means Detecting means for detecting a rectified output from the CPU, a central processing unit for setting a reference voltage for determining the peak-to-peak voltage of the AC bias, and a digital-analog conversion for converting digital data from the central processing unit into an analog signal. A control unit for controlling inputs of the second oscillating means and the boosting means in accordance with an output signal from the digital-analog converter and a detection voltage from the detecting means. A comparison control unit, a unit for synchronizing the first and second oscillating units, and a first oscillating output from the first oscillating unit that is operated to switch a rectified output from the rectifying unit. Switching means for generating a high-voltage AC output having a frequency corresponding to the frequency of the AC bias, and DC blocking means for providing a required AC bias by blocking a DC voltage component of the high-voltage AC output. Developing bias circuit.
JP12943090A 1990-05-18 1990-05-18 Development bias circuit Expired - Lifetime JP2892438B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12943090A JP2892438B2 (en) 1990-05-18 1990-05-18 Development bias circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12943090A JP2892438B2 (en) 1990-05-18 1990-05-18 Development bias circuit

Publications (2)

Publication Number Publication Date
JPH0424666A JPH0424666A (en) 1992-01-28
JP2892438B2 true JP2892438B2 (en) 1999-05-17

Family

ID=15009298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12943090A Expired - Lifetime JP2892438B2 (en) 1990-05-18 1990-05-18 Development bias circuit

Country Status (1)

Country Link
JP (1) JP2892438B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108398976B (en) * 2018-01-30 2019-11-08 昆明理工大学 A Method of Generating High Precision Voltage Based on Pulse Width Modulation

Also Published As

Publication number Publication date
JPH0424666A (en) 1992-01-28

Similar Documents

Publication Publication Date Title
JPH01144361A (en) Power dispatching device
JPS63292878A (en) Television equipment electric source and starter circuit
JPS5834065B2 (en) Television receiver with horizontal synchronization circuit
JPS6260875B2 (en)
US6225751B1 (en) Fluorescent lamp drive circuit of an image formation apparatus
JP2892438B2 (en) Development bias circuit
JP2001178122A (en) Power supply
US5161022A (en) Dc-dc converter for video apparatus
JPH0139578B2 (en)
JPH0424667A (en) Development bias circuit
JP3612932B2 (en) High voltage power supply
KR920003261B1 (en) Bias power control apparatus for image making device
JP3064022B2 (en) Laser power supply
JP3057272B2 (en) Switching power supply
JP3057273B2 (en) Switching power supply
JPH10117478A (en) Capacitor-charging device
SU907532A1 (en) High-voltage stabilized power supply source
KR0160425B1 (en) Ac power control device
JP2001190071A (en) AC high voltage power supply
JP2513253B2 (en) PWM inverter control circuit
JP2003243980A (en) Pll circuit
JPH05103465A (en) Dc power supply equipment
JPH0526913Y2 (en)
JPH0729746Y2 (en) Multi-output stabilized power supply
JPH0254034B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080226

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090226

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100226

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100226

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110226

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110226