Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2897368B2 - Method for forming bump structure of semiconductor device - Google Patents
[go: Go Back, main page]

JP2897368B2 - Method for forming bump structure of semiconductor device - Google Patents

Method for forming bump structure of semiconductor device

Info

Publication number
JP2897368B2
JP2897368B2 JP2210417A JP21041790A JP2897368B2 JP 2897368 B2 JP2897368 B2 JP 2897368B2 JP 2210417 A JP2210417 A JP 2210417A JP 21041790 A JP21041790 A JP 21041790A JP 2897368 B2 JP2897368 B2 JP 2897368B2
Authority
JP
Japan
Prior art keywords
bump
auxiliary member
bump structure
insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2210417A
Other languages
Japanese (ja)
Other versions
JPH0494131A (en
Inventor
隆麿 山下
俊道 岩森
靖 坂田
均 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2210417A priority Critical patent/JP2897368B2/en
Publication of JPH0494131A publication Critical patent/JPH0494131A/en
Application granted granted Critical
Publication of JP2897368B2 publication Critical patent/JP2897368B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251Changing the shapes of bumps
    • H10W72/01255Changing the shapes of bumps by using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/281Auxiliary members
    • H10W72/283Reinforcing structures, e.g. bump collars

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置本体と外部引出し電極とを電気
的に接続させるためのボンディング技術に係り、特に、
半導体基板に形成されたボンディングパッド上に配置さ
れ、外部引出し電極に接続される配線部材の一端が取付
けられる半導体装置のバンプ構造体の形成方法の改良に
関するものである。
Description: TECHNICAL FIELD The present invention relates to a bonding technique for electrically connecting a semiconductor device main body and an external lead electrode, and in particular, relates to
The present invention relates to an improvement in a method for forming a bump structure of a semiconductor device in which one end of a wiring member connected to an external lead electrode is mounted on a bonding pad formed on a semiconductor substrate.

〔従来の技術〕[Conventional technology]

半導体装置としては、第10図に示すようにp型シリコ
ン基板(a)と、このシリコン基板(a)表面に注入さ
れたリン、ひ素等のイオンにて形成されたn+領域(b)
と、絶縁膜(c)を介してシリコン基板(a)面上に形
成されたソース電極(S)、ゲート電極(G)、及び、
ドレイン電極(D)等でその主要部を構成するMOS型半
導体装置や、第11図に示すようにp型シリコン基板
(a)と、このシリコン基板(a)に注入された適宜イ
オンにより形成されたN型領域(N)・P型領域(P)
・N型領域(N)と、絶縁膜(d)を介してシリコン基
板(a)上に形成されたエミッタ電極(E)、ベース電
極(B)、及び、コレクタ電極(C)等でその主要部を
構成するバイポーラ型半導体装置が一般的に知られてい
る。
As a semiconductor device, as shown in FIG. 10, a p-type silicon substrate (a) and an n + region (b) formed by ions such as phosphorus and arsenic implanted on the surface of the silicon substrate (a)
A source electrode (S), a gate electrode (G), and a source electrode (S) formed on the silicon substrate (a) via the insulating film (c).
A MOS type semiconductor device whose main part is constituted by a drain electrode (D) or the like, or a p-type silicon substrate (a) as shown in FIG. 11 and appropriate ions implanted into this silicon substrate (a) are formed. N-type region (N) and P-type region (P)
-N-type region (N) and its main components such as emitter electrode (E), base electrode (B) and collector electrode (C) formed on silicon substrate (a) via insulating film (d) A bipolar semiconductor device constituting a part is generally known.

ところで、これ等半導体装置を実装する場合、半導体
装置の内部回路とこの半導体装置の外側に設けられた外
部回路とを電気的に接続する必要があり、このボンディ
ング法として『熱圧着ボンディング法』と称される方法
が採られている。
By the way, when these semiconductor devices are mounted, it is necessary to electrically connect an internal circuit of the semiconductor device and an external circuit provided outside the semiconductor device. The so-called method is adopted.

すなわち、この方法は、第12図に示すようにシリコン
基板(a)表面にアルミニウム等の導電材料で構成され
その基端側が半導体素子(e)群の各種電極(f)に接
続されたボンディングパッド(g)を形成し、このボン
ディングパッド(g)上へ、第13図(A)〜(D)に示
すようなワイヤボンディングマシーン(h)により金属
ワイヤ(i)の一端をボンディングし、かつ、その他端
側を外部引出し電極(i)へ接続させて、第14図に示す
ように半導体装置の内部回路とその外側に設けられた外
部回路とを電気的に接続する方法である。尚、上記ボン
ディングパッド(g)以外の部位はSiO2等絶縁性酸化膜
(k)により区画されている。
That is, as shown in FIG. 12, a bonding pad composed of a conductive material such as aluminum on the surface of a silicon substrate (a) and having a base end connected to various electrodes (f) of a semiconductor element (e) group as shown in FIG. (G), and one end of a metal wire (i) is bonded onto the bonding pad (g) by a wire bonding machine (h) as shown in FIGS. 13 (A) to 13 (D); In this method, the other end is connected to an external lead electrode (i) to electrically connect an internal circuit of the semiconductor device and an external circuit provided outside the semiconductor device as shown in FIG. The portion other than the bonding pad (g) is defined by an insulating oxide film (k) such as SiO 2 .

しかし、この『熱圧着ボンディング法』は一つのボン
ディングパッド(g)毎に金属ワイヤ(i)を接続する
方法のため、電極数の多い半導体装置の場合にそのボン
ディング工程に時間がかかる欠点があり、しかも、上記
ボンディングパッド(g)と金属ワイヤ(i)との接続
強度がばらつき易くその信頼性にも劣る欠点があった。
However, since the "thermocompression bonding method" is a method of connecting a metal wire (i) to each bonding pad (g), there is a disadvantage that the bonding process takes time in a semiconductor device having a large number of electrodes. In addition, there is a disadvantage that the connection strength between the bonding pad (g) and the metal wire (i) tends to fluctuate and the reliability thereof is poor.

そこで、近年、これ等欠点を解消する方法として、第
15図(A)〜(B)に示すように上記ボンディングパッ
ド(g)上に突起電極であるバンプ(m)を形成し、こ
のバンプ(m)へ第16図に示すような配線部材としての
金属箔(n)を連続的に融着させてボンディングを行う
『TAB方式』と称されるボンディング法が開発されてい
る。
Therefore, in recent years, as a method of solving these drawbacks,
As shown in FIGS. 15A and 15B, a bump (m) as a protruding electrode is formed on the bonding pad (g), and the bump (m) is used as a wiring member as shown in FIG. A bonding method called a “TAB method” for performing bonding by continuously fusing the metal foil (n) has been developed.

そして、この方法においては上記『熱圧着ボンディン
グ法』に比べ複数のバンプ(m)に対して同時に金属箔
(n)を融着させることができる方法のため、そのボン
ディング工程に必要とする時間の短縮が図れ、かつ、そ
の接着強度もばらつかない利点を有するものであった。
In this method, the metal foil (n) can be simultaneously fused to a plurality of bumps (m) as compared with the above-mentioned "thermocompression bonding method". This has the advantage that the length can be reduced and the adhesive strength does not vary.

ところで、この『TAB方式』におけるバンプの形成
は、従来、以下のように行われていた。
By the way, the formation of bumps in the “TAB method” has been conventionally performed as follows.

すなわち、第17図(A)に示すようにボンディングパ
ッド(g)を露出させた半導体基板(a)全面にスパッ
タリング法にてTi−W合金(p)とAu(q)とを順次着
膜し(第17図B参照)、かつ、上記ボンディングパッド
(g)に対応する部位を除いて半導体基板(a)の全面
にフォトレジスト(r)を形成した後(第17図C参
照)、Auメッキを施して第17図(D)に示すようなキノ
コ状の電着膜(s)を形成する。
That is, as shown in FIG. 17A, a Ti—W alloy (p) and Au (q) are sequentially deposited on the entire surface of the semiconductor substrate (a) exposing the bonding pads (g) by sputtering. After a photoresist (r) is formed on the entire surface of the semiconductor substrate (a) except for a portion corresponding to the bonding pad (g) (see FIG. 17B) (see FIG. 17C), Au plating is performed. To form a mushroom-shaped electrodeposited film (s) as shown in FIG. 17 (D).

次いで、第17図(E)に示すようにフォトレジスト
(r)を除去し、かつ、エッチング処理を施して電着膜
(s)から露出するAu(q)とTi−W合金(p)とを順
次除去した後、加熱処理を施して第17図(F)に示すよ
うなバンプ(m)を形成するものであった。
Next, as shown in FIG. 17 (E), the photoresist (r) is removed, and an etching process is applied to Au (q) and the Ti-W alloy (p) exposed from the electrodeposited film (s). Are sequentially removed, and a heat treatment is performed to form bumps (m) as shown in FIG. 17 (F).

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、このメッキ法にて形成された複数のキノコ状
バンプ(m)に対し上記金属箔(n)を同時に融着させ
た場合、融着時における温度と圧力によりバンプ(m)
が変形を起こすことがあり、隣接するバンプ(m)同士
が接触してショートを引き起こす問題点があった。
However, when the above-mentioned metal foil (n) is simultaneously fused to a plurality of mushroom-shaped bumps (m) formed by this plating method, the bump (m) depends on the temperature and pressure at the time of fusion.
However, there is a problem that the adjacent bumps (m) come into contact with each other to cause a short circuit.

一方、その機械的強度を高めるためにバンプ(m)の
厚みを大きくした場合、電着膜は厚み方向と同時に幅方
向(すなわち水平方向)へも成長するため、バンプ
(m)の幅寸法がボンディングパッド(g)より大きく
なってしまう欠点があり、バンプ(m)の専有面積が大
きくなって半導体装置の小型化に適さなくなる問題点が
あった。
On the other hand, when the thickness of the bump (m) is increased to increase its mechanical strength, the electrodeposited film grows in the width direction (ie, the horizontal direction) simultaneously with the thickness direction. There is a disadvantage that the size of the bump is larger than that of the bonding pad (g), and the occupation area of the bump (m) becomes large, which makes the semiconductor device unsuitable for miniaturization.

〔課題を解決するための手段〕[Means for solving the problem]

本発明は以上の問題点に着目してなされたもので、そ
の課題とするところは、専有面積が小さくしかもショー
トを引き起こさないバンプ構造体の形成方法を提供する
ことにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for forming a bump structure having a small occupation area and causing no short circuit.

すなわち、本発明は、半導体基板に形成されたボンデ
ィングパッド上に配置され、外部引き出し電極に接続さ
れた配線部材の一端が取付けられる半導体装置のバンプ
構造体であって、上記ボンディングパッド上に立設され
た導電性のバンプ本体と、このバンプ本体の外側面を被
覆する絶縁性補助部材とで構成され、かつ、上記バンプ
本体の頭部が絶縁性補助部材より上方へ突出しているバ
ンプ構造体の形成方法において、 熱収縮性の絶縁材料にて構成されボンディングパッド
に対応する部位が開口された絶縁性補助部材を形成する
補助部材形成工程と、 上記絶縁性補助部材の開口内に導電性ペーストを充填
してバンプ本体を形成する充填工程と、 上記絶縁性補助部材を熱収縮させてバンプ本体の頭部
を突出させる加熱収縮工程、 とを具備することを特徴とするものである。
That is, the present invention relates to a bump structure of a semiconductor device in which one end of a wiring member connected to an external lead electrode is mounted on a bonding pad formed on a semiconductor substrate, and the bump structure is provided on the bonding pad. And a conductive bump body, and an insulating auxiliary member covering the outer surface of the bump body, and wherein the head of the bump body protrudes upward from the insulating auxiliary member. In the forming method, an auxiliary member forming step of forming an insulating auxiliary member formed of a heat-shrinkable insulating material and having an opening corresponding to a bonding pad; and a step of applying a conductive paste into the opening of the insulating auxiliary member. A filling step of filling to form a bump body; and a heat shrinking step of thermally shrinking the insulating auxiliary member to project a head of the bump body. It is characterized by that.

このような本発明において上記熱収縮性の絶縁材料と
しては、材料内に含まれる溶剤の揮発現象と材料の熱硬
化現象によりその体積収縮を引き起こす絶縁材料が適用
でき、例えば、感光性のポリイミド樹脂、ポリアミド樹
脂、シリコン樹脂、フッ素樹脂等が使用できる。また、
この絶縁材料からなる上記絶縁性補助部材は、一つのバ
ンプ本体に対応させて個々に設けてもよいし、あるい
は、上記バンプ本体の形成部位を除いて半導体装置の全
面に絶縁層を形成し、この絶縁層により個々にバンプ構
造体の絶縁性補助部材を兼用させた構成にしてもよい。
尚、半導体装置全面を被覆する絶縁層にて上記絶縁性補
助部材を構成させた場合、半導体素子における外部雰囲
気からのバリア層並びに外部ストレスに対するバッファ
層として上記絶縁性被覆を利用することが可能となり、
かつ、絶縁性被覆を個々に設ける構成に較べてその形成
が簡略化できる利点がある。
In the present invention, as the heat-shrinkable insulating material, an insulating material which causes volume shrinkage due to a volatilization phenomenon of a solvent contained in the material and a thermosetting phenomenon of the material can be used, for example, a photosensitive polyimide resin. , A polyamide resin, a silicone resin, a fluororesin, or the like can be used. Also,
The insulating auxiliary member made of this insulating material may be provided individually corresponding to one bump body, or an insulating layer is formed on the entire surface of the semiconductor device except for a portion where the bump body is formed, A configuration in which the insulating layer also individually serves as an insulating auxiliary member of the bump structure may be employed.
When the insulating auxiliary member is formed of an insulating layer covering the entire surface of the semiconductor device, the insulating coating can be used as a barrier layer from an external atmosphere and a buffer layer against external stress in the semiconductor element. ,
Moreover, there is an advantage that the formation can be simplified as compared with the configuration in which the insulating coatings are individually provided.

また、上記バンプ本体を構成する導電性ペーストとし
ては、上記絶縁性補助部材の開口内に充填可能な耐熱性
材料が適用でき、例えば、Pb/Snはんだペースト、In/Pn
はんだペースト等の金属ペーストが利用でき、また、こ
れ等金属ペーストの充填方法としてはスクリーン印刷技
術が適用できる。
Further, as the conductive paste constituting the bump body, a heat-resistant material that can be filled in the opening of the insulating auxiliary member can be used, for example, Pb / Sn solder paste, In / Pn
A metal paste such as a solder paste can be used, and a screen printing technique can be applied as a method for filling the metal paste.

尚、上記バンプ本体の高さ方向の寸法制御は絶縁性補
助部材の厚みを適宜調整することによりなされる。
The dimension control in the height direction of the bump body is performed by appropriately adjusting the thickness of the insulating auxiliary member.

〔作用〕[Action]

本発明によれば、ボンディングパッド上に立設された
導電性のバンプ本体と、このバンプ本体の外側面を被覆
する絶縁性補助部材とで構成されたバンプ構造体を確実
に形成できると共に、上記バンプ本体を電着法によらず
導電性ペーストにより形成しているためバンプ本体の水
平方向の広がりを防止できその専有面積の縮小を図るこ
とができる。
According to the present invention, it is possible to reliably form a bump structure including a conductive bump main body erected on a bonding pad and an insulating auxiliary member that covers an outer surface of the bump main body. Since the bump main body is formed of a conductive paste without using the electrodeposition method, the horizontal expansion of the bump main body can be prevented, and the area occupied by the bump main body can be reduced.

尚、このようなバンプ構造体を形成した場合には、金
属箔等の配線部材が融着される際のバンプ構造体の変形
が起こり難くなり、かつ、たとえ変形が起こっても隣接
するバンプ構造体同士が接触したとしてもその絶縁性補
助部材により絶縁されてショートを引き起こすことがな
く、しかも、上記バンプ本体の頭部が絶縁性補助部材よ
り上方に突出しているため、このバンプ本体頭部へ金属
箔等の配線部材を確実に融着させることが可能となる。
In the case where such a bump structure is formed, the deformation of the bump structure when a wiring member such as a metal foil is fused is difficult to occur, and even if the deformation occurs, the adjacent bump structure may be deformed. Even if the bodies come into contact with each other, they are insulated by the insulating auxiliary member and do not cause a short circuit, and since the head of the bump main body projects above the insulating auxiliary member, Wiring members such as metal foil can be reliably fused.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を参照して詳細に
説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

◎第一実施例 この実施例は本発明を適用したもので、実施例に係る
バンプ構造体(1)は第1図〜第2図に示すようにシリ
コン基板(2)のボンディングパッド(3)面上に立設
されPb/Snはんだペーストにて形成されたバンプ本体
(4)と、このバンプ本体(4)に取り付けられその外
側面を被覆するポリイミド製の絶縁性補助部材(5)と
でその主要部が構成され、バンプ本体(4)の頭部側が
絶縁性補助部材(5)面より5〜10μm程度上方へ突出
しているものである。
First Embodiment In this embodiment, the present invention is applied, and a bump structure (1) according to the embodiment includes a bonding pad (3) on a silicon substrate (2) as shown in FIGS. A bump body (4) formed on the surface and formed of a Pb / Sn solder paste, and a polyimide insulating auxiliary member (5) attached to the bump body (4) and covering the outer surface thereof. Its main part is formed, and the head side of the bump body (4) projects upward by about 5 to 10 μm above the surface of the insulating auxiliary member (5).

尚、上記ボンディングパッド(3)はアルミニウムよ
り形成されており、その中央部を除いてプラズマ窒化膜
(SiNX)の表面保護膜(6)により覆われていると共
に、その表面にTi−W合金膜(7)とAu膜(8)とが形
成されている。
The bonding pad (3) is formed of aluminum, and is covered with a surface protection film (6) of a plasma nitride film (SiN x ) except for a central portion thereof, and has a Ti-W alloy on its surface. A film (7) and an Au film (8) are formed.

そして、この実施例に係るバンプ構造体(1)によれ
ば、バンプ本体(4)の外側面に絶縁性補助部材(5)
が取付けられている分だけその機械的強度が高くなるた
め、バンプ本体(4)頭部へ配線部材を融着させた際に
その変形が起こり難くなり、かつ、若干変形が起こって
隣接するバンプ構造体(1)同士が接触したとしても絶
縁性補助部材(5)により絶縁されてショートを引き起
こすことがなく、しかも、バンプ本体(4)の頭部側が
絶縁性補助部材(5)より5〜10μm程度上方へ突出し
ているため配線部材を確実に融着することが可能とな
る。
According to the bump structure (1) according to this embodiment, the insulating auxiliary member (5) is provided on the outer surface of the bump body (4).
Since the mechanical strength is increased by an amount corresponding to the mounting of the bumps, the deformation is less likely to occur when the wiring member is fused to the head of the bump body (4), and the bumps are slightly deformed and adjacent bumps are formed. Even if the structures (1) come into contact with each other, they are insulated by the insulating auxiliary member (5) and do not cause a short circuit, and the head side of the bump body (4) is 5 to 5 times wider than the insulating auxiliary member (5). Since it protrudes upward by about 10 μm, it is possible to reliably fuse the wiring member.

従って、バンプ構造体(1)に対する配線部材の接続
不良やバンプ構造体(1)間のショート現象を確実に防
止できる利点を有している。
Therefore, there is an advantage that a connection failure of the wiring member to the bump structure (1) and a short circuit phenomenon between the bump structures (1) can be reliably prevented.

『バンプ構造体の形成方法』 この形成方法は第一実施例に係るバンプ構造体の形成
法である。
[Method of Forming Bump Structure] This method is a method of forming a bump structure according to the first embodiment.

まず、第3図(A)に示すようにプラズマ窒化膜(Si
NX)の表面保護膜(6)から露出したアルミニウム製の
ボンディングパッド(3)をスパッタエッチング処理し
てその表面に形成されている自然酸化膜を除去し、か
つ、スパッタリング法にてTi−W合金膜(7)と、Au膜
(8)とを連続的に着膜させた後(第17図B参照)、上
記ボンディングパッド(3)に対応した部位に選択的に
フォトレジスト(r)を形成する(第3図C参照)。
First, as shown in FIG. 3A, a plasma nitride film (Si
The bonding pad (3) made of aluminum exposed from the surface protective film (6) of N x ) is sputter-etched to remove a natural oxide film formed on the surface thereof, and Ti-W is formed by sputtering. After continuously depositing the alloy film (7) and the Au film (8) (see FIG. 17B), a photoresist (r) is selectively applied to a portion corresponding to the bonding pad (3). (See FIG. 3C).

次いで、上記フォトレジスト(r)から露出するAu膜
(8)とTi−W合金膜(7)とをエッチング手段により
除去し(第3図D参照)、かつ、この全面に熱収縮性の
感光性ポリイミド樹脂(日本チバガイギ社製、商品名プ
ロビミド348)(5′)を回転塗布法にて厚さ70μm程
度塗布し、更に、フォトマスク(M)を介し第3図
(E)に示すように光照射してその露光部位を溶剤不溶
型に変質させた後、現像液(日本チバガイギ社製、商品
名QZ3301)により未露光部位を溶解除去して第3図
(F)に示すように矩形状の開口(9)を有する絶縁性
補助部材(5)を形成する。
Next, the Au film (8) and the Ti-W alloy film (7) exposed from the photoresist (r) are removed by etching means (see FIG. 3D), and a heat-shrinkable photosensitive film is formed on the entire surface. A conductive polyimide resin (provimid 348, manufactured by Ciba-Geigy Japan Co., Ltd.) (5 ') is applied by a spin coating method to a thickness of about 70 μm, and further through a photomask (M) as shown in FIG. 3 (E). After exposing the exposed portion to a solvent-insoluble type by irradiating light, the unexposed portion is dissolved and removed with a developing solution (trade name: QZ3301 manufactured by Nippon Ciba Geigy Co., Ltd.), and a rectangular shape is formed as shown in FIG. The insulating auxiliary member (5) having the opening (9) is formed.

尚、この段階においては未だ感光性ポリイミド樹脂の
熱硬化は行われていない。
At this stage, the photosensitive polyimide resin has not been thermally cured yet.

次に、第4図に示すように上記ボンディングパッド
(3)に対応した部位が開放された略L字形状の開口部
(10)を有するスクリーン版(11)を用いたスクリーン
印刷技術によりPb/Snはんだペーストを塗布して第3図
(G)に示すように絶縁性補助部材(5)の開口(9)
内に上記Pb/Snはんだペースト(12)を充填し、かつ、
乾燥後研磨処理して絶縁性補助部材(5)面上に塗布さ
れたPb/Snはんだペースト(12)を除去する(第3図H
参照)。この場合、絶縁性補助部材(5)面上に塗布さ
れた余分のPb/Snはんだペースト(12)は研磨処理によ
り簡単に除去できるため、上記スクリーン版(11)の開
口部(10)形状は第4図に示すようにボンディングパッ
ド(3)の配列に対応した略L字形状パターンで十分で
それ程正確なアライメント精度は必要ない。
Next, as shown in FIG. 4, Pb / Pb / Pb / is formed by a screen printing technique using a screen plate (11) having a substantially L-shaped opening (10) in which a portion corresponding to the bonding pad (3) is opened. Opening (9) of insulating auxiliary member (5) as shown in FIG. 3 (G) by applying Sn solder paste
Is filled with the above Pb / Sn solder paste (12), and
After drying, a polishing treatment is performed to remove the Pb / Sn solder paste (12) applied on the surface of the insulating auxiliary member (5) (FIG. 3H).
reference). In this case, since the excess Pb / Sn solder paste (12) applied on the surface of the insulating auxiliary member (5) can be easily removed by polishing, the shape of the opening (10) of the screen plate (11) is As shown in FIG. 4, a substantially L-shaped pattern corresponding to the arrangement of the bonding pads (3) is sufficient and does not require so precise alignment accuracy.

次いで、上記感光性ポリイミド樹脂で構成された絶縁
性補助部材(5)を、140℃程度、及び、400℃程度の温
度条件下において2段階に分けて加熱処理を施し、感光
性ポリイミド樹脂内の溶剤を揮発させると共にこの樹脂
を熱硬化させ、溶剤の揮発現象と樹脂の熱硬化現象によ
り絶縁性補助部材(5)の体積収縮を引き起こさせる。
この体積収縮により上記絶縁性補助部材(5)は30μm
程度膜減りするため、第3図(I)に示すようにPb/Sn
はんだペーストで構成されたバンプ本体(4)頭部が、
絶縁性補助部材(5)より5〜10μm程度上方へ突出
し、第一実施例に係るバンプ構造体(1)が形成され
る。
Next, the insulating auxiliary member (5) composed of the photosensitive polyimide resin is subjected to heat treatment in two stages under a temperature condition of about 140 ° C. and about 400 ° C. The solvent is volatilized and the resin is thermoset, and the volatilization phenomenon of the solvent and the thermosetting phenomenon of the resin cause volume contraction of the insulating auxiliary member (5).
Due to this volume contraction, the insulating auxiliary member (5) becomes 30 μm.
As shown in FIG. 3 (I), Pb / Sn
The head of the bump body (4) made of solder paste
The bump structure (1) according to the first embodiment protrudes upward by about 5 to 10 μm from the insulating auxiliary member (5).

そして、この形成法によれば第一実施例に係るバンプ
構造体(1)を確実に形成できると共に、Pb/Snはんだ
ペーストによりバンプ本体(4)を形成しているため、
絶縁性補助部材(5)の加熱処理の際にバンプ本体
(4)が溶融して若干水平方向へ広がるもののその広が
りは小さくその専有面積の縮小が図れ、かつ、実装の
際、接続用材料を新たに設ける必要もなくなる。
According to this forming method, the bump structure (1) according to the first embodiment can be surely formed, and the bump body (4) is formed by the Pb / Sn solder paste.
During the heat treatment of the insulating auxiliary member (5), the bump body (4) melts and spreads slightly in the horizontal direction, but its spread is small and its occupied area can be reduced. There is no need to provide a new one.

従って、その専有面積が小さくしかもショートを引き
起こさないバンプ構造体(1)を簡便に形成できる利点
を有している。
Therefore, there is an advantage that the bump structure (1) having a small occupied area and causing no short circuit can be easily formed.

◎第二実施例 この実施例に係るバンプ構造体(1)は、個々のバン
プ構造体(1)の一部を構成する絶縁性補助部材が第5
図に示すように半導体装置全面に形成されたポリイミド
樹脂製の絶縁層(50)により兼用されている以外は第一
実施例に係るバンプ構造体と略同一である。
◎ Second Embodiment In the bump structure (1) according to this embodiment, the insulating auxiliary member constituting a part of each bump structure (1) is the fifth.
As shown in the figure, the structure is substantially the same as the bump structure according to the first embodiment except that it is also used by an insulating layer (50) made of polyimide resin formed on the entire surface of the semiconductor device.

すなわち、このバンプ構造体(1)は、第5図に示す
ように半導体装置全面に形成されその各ボンディングパ
ッド(3)に対応した部位に矩形状の開口(51)を有す
るポリイミド樹脂製の絶縁層(50)と、上記矩形状の開
口(51)内に充填されその頭部側が絶縁層(50)表面よ
り5〜10μm程度上方へ突出しているPb/Snはんだペー
スト製のバンプ本体(4)とでその主要部が構成されて
おり、各バンプ構造体(1)の絶縁性補助部材が上記絶
縁層(50)にて兼用されているものである。
That is, as shown in FIG. 5, the bump structure (1) is formed on the entire surface of the semiconductor device and has a rectangular opening (51) at a portion corresponding to each bonding pad (3). A layer (50) and a bump body (4) made of a Pb / Sn solder paste filled in the rectangular opening (51) and having a head side projecting about 5 to 10 μm above the surface of the insulating layer (50). The main part is constituted by (1) and (2), and the insulating auxiliary member of each bump structure (1) is also used by the insulating layer (50).

そして、このバンプ構造体(1)も第一実施例のバン
プ構造体と同様、配線部材の取付け時に変形が起こり難
く、かつ、各バンプ構造体(1)のバンプ本体(4)が
絶縁層(50)に設けられた各矩形状の開口(51)により
区画されているためバンプ構造体(1)間のショートを
引き起こすことがなく、しかも、バンプ本体(4)の頭
部側が絶縁層(50)表面より5〜10μm程度上方へ突出
しているため配線部材を確実に融着することが可能とな
る。
Also, similarly to the bump structure of the first embodiment, the bump structure (1) is unlikely to be deformed when the wiring member is attached, and the bump body (4) of each bump structure (1) is formed of an insulating layer ( Since each of the rectangular openings (51) provided in the bump structure (50) is partitioned, a short circuit between the bump structures (1) does not occur, and the head side of the bump body (4) is formed on the insulating layer (50). ) Since it protrudes about 5 to 10 μm above the surface, it is possible to reliably fuse the wiring member.

従って、バンプ構造体(1)に対する配線部材の接続
不良やバンプ構造体(1)間のショート現像を確実に防
止できる利点を有している。
Therefore, there is an advantage that a poor connection of the wiring member to the bump structure (1) and short-circuit development between the bump structures (1) can be reliably prevented.

更に、半導体装置全面が絶縁層(50)により被覆され
ているため、半導体素子における外部雰囲気からのバリ
ア層並びに外部ストレスに対するバッファ層として上記
絶縁層(50)を利用できる利点をも有している。
Further, since the entire surface of the semiconductor device is covered with the insulating layer (50), the semiconductor device has an advantage that the insulating layer (50) can be used as a barrier layer from an external atmosphere and a buffer layer against external stress. .

『バンプ構造体の形成方法』 この形成方法は第二実施例に係るバンプ構造体の形成
法である。
[Method of Forming Bump Structure] This method is a method of forming a bump structure according to the second embodiment.

すなわち、第6図(A)に示すようにポリイミド樹脂
にて構成され、かつ、各ボンディングパッド(3)に対
応した部位に矩形状の開口(51)を有する絶縁層(50)
を半導体装置の全面に一様に形成した後、スクリーン印
刷技術によりPb/Snはんだペーストを塗布して第6図
(B)に示すように絶縁層(50)の開口(51)内にはん
だペースト(12)を充填し、次いで、乾燥後研磨処理し
て絶縁層(50)上に塗布された余分のはんだペースト
(12)を除去する(第6図C参照)。
That is, as shown in FIG. 6A, an insulating layer (50) made of a polyimide resin and having a rectangular opening (51) at a position corresponding to each bonding pad (3).
Is uniformly formed on the entire surface of the semiconductor device, and a Pb / Sn solder paste is applied by a screen printing technique to form a solder paste in the opening (51) of the insulating layer (50) as shown in FIG. 6 (B). (12) is filled, and then dried and polished to remove excess solder paste (12) applied on the insulating layer (50) (see FIG. 6C).

次に、ポリイミド樹脂用のエッチング材を用いてRIE
処理を施し、絶縁層(50)の表面側のみをエッチングし
て第6図(D)に示すようなバンプ構造体(1)が形成
される。
Next, RIE using an etching material for polyimide resin
After the treatment, only the surface side of the insulating layer (50) is etched to form a bump structure (1) as shown in FIG. 6 (D).

そして、この形成法においても第二実施例に係るバン
プ構造体(1)を確実に形成できると共に、Pb/Snはん
だペーストによりバンプ本体(4)を形成しているた
め、絶縁性補助部材(5)の加熱処理の際にバンプ本体
(4)が溶融して若干水平方向へ広がるもののその広が
りは小さくその専有面積の縮小が図れ、かつ、実装の
際、接続用材料を新たに設ける必要もなくなる。
Also in this forming method, the bump structure (1) according to the second embodiment can be reliably formed, and since the bump body (4) is formed by the Pb / Sn solder paste, the insulating auxiliary member (5) is formed. During the heat treatment, the bump body (4) melts and spreads slightly in the horizontal direction, but the spread is small and the occupied area can be reduced, and there is no need to newly provide a connection material during mounting. .

従って、その専有面積が小さくしかもショートを引き
起こさないバンプ構造体(1)を簡便に形成できる利点
を有している。
Therefore, there is an advantage that the bump structure (1) having a small occupied area and causing no short circuit can be easily formed.

◎第三実施例 この実施例に係るバンプ構造体(1)は、そのバンプ
本体(4)がメッキ法にて形成されている点を除いて第
一実施例に係るバンプ構造体と略同一である。
Third Embodiment The bump structure (1) according to this embodiment is substantially the same as the bump structure according to the first embodiment except that the bump body (4) is formed by plating. is there.

すなわち、このバンプ構造体(1)は第7図〜第8図
に示すように、シリコン基板(2)のボンディングパッ
ド(3)面上に立設されAuメッキにて形成されたバンプ
本体(4)と、このバンプ本体(4)に取り付けられそ
の外側面を被覆するポリイミド製の絶縁性補助部材
(5)とでその主要部が構成され、バンプ本体(4)の
頭部側が絶縁性補助部材(5)面より5〜10μm程度上
方へキノコ状に突出しているものである。
That is, as shown in FIGS. 7 and 8, this bump structure (1) is erected on the surface of the bonding pad (3) of the silicon substrate (2) and is formed of a bump body (4) formed by Au plating. ) And a polyimide insulating auxiliary member (5) attached to the bump body (4) and covering the outer surface thereof, the main part of which is constituted. The head side of the bump body (4) is an insulating auxiliary member. (5) Mushrooms are projected upward by about 5 to 10 μm from the surface.

そして、この実施例に係るバンプ構造体(1)におい
ても、バンプ本体(4)の外側面に絶縁性補助部材
(5)が取付けられている分だけその機械的強度が高く
なるため、バンプ本体(4)頭部へ配線部材を融着させ
た際にその変形が起こり難くなり、かつ、若干変形が起
こって隣接するバンプ構造体(1)同士が接触したとし
ても絶縁性補助部材(5)により絶縁されてショートを
引き起こすことがなく、しかも、バンプ本体(4)の頭
部側が絶縁性補助部材(5)より5〜10μm程度上方へ
突出しているため配線部材を確実に融着することが可能
となる。
Also in the bump structure (1) according to this embodiment, the mechanical strength is increased by the amount of the insulating auxiliary member (5) attached to the outer surface of the bump body (4). (4) When the wiring member is fused to the head, the deformation is less likely to occur, and even if the deformation occurs slightly and the adjacent bump structures (1) come into contact with each other, the insulating auxiliary member (5) And the short side is not caused by the insulation, and the head side of the bump body (4) protrudes about 5 to 10 μm above the insulating auxiliary member (5), so that the wiring member can be securely fused. It becomes possible.

従って、バンプ構造体(1)に対する配線部材の接続
不良やバンプ構造体(1)間のショート現象を確実に防
止できる利点を有している。
Therefore, there is an advantage that a connection failure of the wiring member to the bump structure (1) and a short circuit phenomenon between the bump structures (1) can be reliably prevented.

『バンプ構造体の形成方法』 この形成方法は第三実施例に係るバンプ構造体の形成
法である。
[Method of Forming Bump Structure] This method is a method of forming a bump structure according to the third embodiment.

すなわち、第9図(A)に示すように上記ボンディン
グパッド(3)に対応した部位に第一実施例に係る形成
工程と同様の工程を経てTi−W合金膜(7)とAu膜
(8)とを選択的に着膜し、かつ、この部位に矩形状の
開口(9)を有するポリイミド樹脂製の絶縁性補助部材
(5)を形成する(第9図B参照)。
That is, as shown in FIG. 9 (A), a Ti-W alloy film (7) and an Au film (8) are formed at a portion corresponding to the bonding pad (3) through a process similar to the forming process according to the first embodiment. ), And an insulating auxiliary member (5) made of polyimide resin having a rectangular opening (9) is formed at this position (see FIG. 9B).

次いで、Auメッキ処理を施し上記絶縁性補助部材
(5)の開口(9)内に頭部側がキノコ形状のバンプ本
体(4)を成長させて第9図(C)に示すようなバンプ
構造体(1)が形成される。
Next, a bump body (4) having a mushroom-shaped head is grown in the opening (9) of the insulating auxiliary member (5) by Au plating to form a bump structure as shown in FIG. 9 (C). (1) is formed.

そして、この形成法においてはメッキ法によりバンプ
本体(4)を形成しているが、その水平方向の広がりを
絶縁性補助部材(5)の開口(9)内壁面により抑制す
ることができるためその専有面積の縮小が図れる。
In this forming method, the bump body (4) is formed by a plating method. However, the horizontal extension can be suppressed by the inner wall surface of the opening (9) of the insulating auxiliary member (5). The occupied area can be reduced.

従って、その専有面積が小さくしかもショートを引き
起こさないバンプ構造体(1)を簡便に形成できる利点
を有している。
Therefore, there is an advantage that the bump structure (1) having a small occupied area and causing no short circuit can be easily formed.

〔発明の効果〕〔The invention's effect〕

本発明によれば、ボンディングパッド上に立設された
導電性のバンプ本体と、このバンプ本体の外側面を被覆
する絶縁性補助部材とで構成されたバンプ構造体を確実
に形成できると共に、上記バンプ本体の水平方向の広が
りを防止できその専有面積の縮小が図れる。
According to the present invention, it is possible to reliably form a bump structure including a conductive bump main body erected on a bonding pad and an insulating auxiliary member that covers an outer surface of the bump main body. The spread of the bump body in the horizontal direction can be prevented, and the area occupied by the bump body can be reduced.

従って、その専有面積が小さくしかもショートを引き
起こさないバンプ構造体を簡便に形成できる効果を有し
ている。
Therefore, there is an effect that a bump structure having a small occupied area and causing no short circuit can be easily formed.

【図面の簡単な説明】[Brief description of the drawings]

第1図〜第9図は本発明の実施例を示しており、第1図
は第一実施例に係るバンプ構造体の斜視図、第2図は第
1図のII−II面断面図、第3図(A)〜(I)は第一実
施例に係るバンプ構造体の形成工程図、第4図はその形
成途上に用いたスクリーン版の部分拡大平面図、第5図
は第二実施例に係るバンプ構造体の斜視図、第6図
(A)〜(D)は第二実施例に係るバンプ構造体の形成
工程図、第7図は第三実施例に係るバンプ構造体の斜視
図、第8図は第7図のVIII−VIII面断面図、第9図
(A)〜(C)は第三実施例に係るバンプ構造体の形成
工程図をそれぞれ示し、また、第10図と第11図は半導体
装置の概略構成図、第12図はボンディングパッドの斜視
図、第13図(A)〜(D)は熱圧着ボンディング法の工
程説明図、第14図はボンディング後のボンディングパッ
ドの斜視図、第15図(A)は従来のバンプ構造体の斜視
図、第15図(B)は第15図(A)のB−B面断面図、第
16図はバンプ構造体に金属箔を融着する方法の説明図、
第17図(A)〜(F)は従来のバンプ構造体の形成工程
図である。 〔符号説明〕 (1)……バンプ構造体 (2)……シリコン基板 (3)……ボンディングパッド (4)……バンプ本体 (5)……絶縁性補助部材
1 to 9 show an embodiment of the present invention, FIG. 1 is a perspective view of a bump structure according to the first embodiment, FIG. 2 is a sectional view taken along the line II-II of FIG. 3 (A) to 3 (I) are process diagrams of forming a bump structure according to the first embodiment, FIG. 4 is a partially enlarged plan view of a screen plate used during the formation, and FIG. 5 is a second embodiment. FIGS. 6A to 6D are perspective views of a bump structure according to an example, FIGS. 6A to 6D are process diagrams of forming a bump structure according to a second embodiment, and FIG. 7 is a perspective view of a bump structure according to a third embodiment. FIG. 8 is a sectional view taken along the line VIII-VIII of FIG. 7, and FIGS. 9 (A) to 9 (C) are views showing the steps of forming a bump structure according to the third embodiment, respectively. And FIG. 11 are schematic structural views of a semiconductor device, FIG. 12 is a perspective view of a bonding pad, FIGS. 13 (A) to (D) are explanatory views of the steps of the thermocompression bonding method, and FIG. 15 (A) is a perspective view of a conventional bump structure, FIG. 15 (B) is a sectional view taken along the line BB of FIG. 15 (A), and FIG.
FIG. 16 is an explanatory view of a method of fusing a metal foil to a bump structure,
17 (A) to 17 (F) are process charts for forming a conventional bump structure. [Description of Symbols] (1) Bump structure (2) Silicon substrate (3) Bonding pad (4) Bump body (5) Insulating auxiliary member

フロントページの続き (72)発明者 小島 均 神奈川県海老名市本郷2274番地 富士ゼ ロックス株式会社海老名事業所内 (56)参考文献 特開 平2−28932(JP,A) 特開 昭62−173740(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 Continuation of the front page (72) Inventor Hitoshi Kojima 2274 Hongo, Ebina-shi, Kanagawa Fuji Xerox Co., Ltd. Ebina Works (56) References JP-A-2-28932 (JP, A) JP-A-62-173740 (JP) , A) (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/60

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板に形成されたボンディングパッ
ド上に配置され、外部引き出し電極に接続された配線部
材の一端が取付けられる半導体装置のバンプ構造体であ
って、上記ボンディングパッド上に立設された導電性の
バンプ本体と、このバンプ本体の外側面を被覆する絶縁
性補助部材とで構成され、かつ、上記バンプ本体の頭部
が絶縁性補助部材より上方へ突出しているバンプ構造体
の形成方法において、 熱収縮性の絶縁材料にて構成されボンディングパッドに
対応する部位が開口された絶縁性補助部材を形成する補
助部材形成工程と、 上記絶縁性補助部材の開口内に導電性ペーストを充填し
てバンプ本体を形成する充填工程と、 上記絶縁性補助部材を熱収縮させてバンプ本体の頭部を
突出させる加熱収縮工程、 とを具備することを特徴とする半導体装置のバンプ構造
体の形成方法。
1. A bump structure for a semiconductor device, wherein one end of a wiring member connected to an external lead electrode is mounted on a bonding pad formed on a semiconductor substrate, the bump structure standing on the bonding pad. Forming a bump structure having a conductive bump body and an insulating auxiliary member covering the outer surface of the bump body, and wherein the head of the bump body protrudes upward from the insulating auxiliary member. A method of forming an auxiliary auxiliary member formed of a heat-shrinkable insulating material and having an opening corresponding to a bonding pad; and filling a conductive paste in the opening of the auxiliary auxiliary member. And a heat shrinking step of thermally shrinking the insulating auxiliary member to project the head of the bump body. A method for forming a bump structure of a semiconductor device.
JP2210417A 1990-08-10 1990-08-10 Method for forming bump structure of semiconductor device Expired - Fee Related JP2897368B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2210417A JP2897368B2 (en) 1990-08-10 1990-08-10 Method for forming bump structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2210417A JP2897368B2 (en) 1990-08-10 1990-08-10 Method for forming bump structure of semiconductor device

Publications (2)

Publication Number Publication Date
JPH0494131A JPH0494131A (en) 1992-03-26
JP2897368B2 true JP2897368B2 (en) 1999-05-31

Family

ID=16588971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2210417A Expired - Fee Related JP2897368B2 (en) 1990-08-10 1990-08-10 Method for forming bump structure of semiconductor device

Country Status (1)

Country Link
JP (1) JP2897368B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593220B1 (en) * 2002-01-03 2003-07-15 Taiwan Semiconductor Manufacturing Company Elastomer plating mask sealed wafer level package method
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP2006086378A (en) * 2004-09-16 2006-03-30 Denso Corp Semiconductor device and manufacturing method thereof
JP4596946B2 (en) * 2005-03-25 2010-12-15 パナソニック株式会社 Semiconductor mounting method
JP5672769B2 (en) * 2010-05-18 2015-02-18 富士通株式会社 Semiconductor device and manufacturing method thereof
CN108389805A (en) * 2018-04-28 2018-08-10 长电科技(滁州)有限公司 A kind of high reliability planar salient point type encapsulating method and structure

Also Published As

Publication number Publication date
JPH0494131A (en) 1992-03-26

Similar Documents

Publication Publication Date Title
US6051489A (en) Electronic component package with posts on the active side of the substrate
US5925931A (en) Semiconductor device having interconnect lines and connection electrodes formed in groove portions of an insulating layer
EP0591862B1 (en) A semiconductor device, an image sensor device, and methods for producing the same
US20020132461A1 (en) Semiconductor device having bump electrodes with a stress dissipating structure and method of manufacturing the same
JPH05206203A (en) Semiconductor package and manufacturing method thereof
US6258705B1 (en) Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
US20080272501A1 (en) Semiconductor package substrate structure and manufacturing method thereof
JP3538029B2 (en) Method for manufacturing semiconductor device
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US6946734B2 (en) Integrated passive components and package with posts
US11545452B2 (en) Semiconductor device bonding area including fused solder film and manufacturing method
JP2897368B2 (en) Method for forming bump structure of semiconductor device
JP3481899B2 (en) Method for manufacturing semiconductor device
JP2830351B2 (en) Semiconductor device connection method
CN108364924A (en) The manufacturing method of semiconductor device and semiconductor device
US6784528B2 (en) Semiconductor device with plating wiring connecting IC electrode pad to terminal
JP2003031727A (en) Semiconductor chip, method of manufacturing the same, and semiconductor device using the same
JPH0677232A (en) Bump electrode structure of semiconductor device and method of forming the same
US10950566B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP3087819B2 (en) Terminal electrode formation method for solder bump mounting
JP2000164622A (en) Chip size package and manufacturing method thereof
JP3877691B2 (en) Semiconductor device
TWI222190B (en) Process for fabricating bumps and patterned thermal plastic layer
JP2841822B2 (en) Manufacturing method of hybrid integrated circuit
JPH01293539A (en) Forming method for bump of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees