JP2907189B2 - 自動レイアウト装置 - Google Patents
自動レイアウト装置Info
- Publication number
- JP2907189B2 JP2907189B2 JP9145336A JP14533697A JP2907189B2 JP 2907189 B2 JP2907189 B2 JP 2907189B2 JP 9145336 A JP9145336 A JP 9145336A JP 14533697 A JP14533697 A JP 14533697A JP 2907189 B2 JP2907189 B2 JP 2907189B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip
- layout
- pad
- coordinates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップのレイ
アウト設計を行う自動レイアウト装置に関し、特にボン
ディングパッドのレイアウト設計に関する。
アウト設計を行う自動レイアウト装置に関し、特にボン
ディングパッドのレイアウト設計に関する。
【０００２】
【従来の技術】ＩＣのパッケージの内部に設けられてい
る半導体チップの周辺構造を図４に示す。
る半導体チップの周辺構造を図４に示す。
【０００３】アイランド９の上に搭載されたチップ１０
には、ボンディングワイヤ１２を接続するための複数の
ボンディングパッド１１が設けられていて、インナーリ
ード１３とボンディングパッド１１をボンディングワイ
ヤ１２で接続することによりチップ１０内に形成された
回路とパッケージに設けられた端子とは接続されてい
る。
には、ボンディングワイヤ１２を接続するための複数の
ボンディングパッド１１が設けられていて、インナーリ
ード１３とボンディングパッド１１をボンディングワイ
ヤ１２で接続することによりチップ１０内に形成された
回路とパッケージに設けられた端子とは接続されてい
る。
【０００４】そして、チップ１０のレイアウト設計を行
うために自動レイアウト装置が用いられている。
うために自動レイアウト装置が用いられている。
【０００５】従来、この種の自動レイアウト装置は、例
えば特開平２−１４０９６７号公報に示されるように、
ＩＣの組立図と回路図とによりチップのレイアウト設計
を行っていた。
えば特開平２−１４０９６７号公報に示されるように、
ＩＣの組立図と回路図とによりチップのレイアウト設計
を行っていた。
【０００６】図５は従来の自動レイアウト装置のフロー
を示す図である。
を示す図である。
【０００７】組立設計基準１は、アイランド９とチップ
１０の間の距離、ボンディングパッド１１とインナーリ
ード１３の間の距離、ボンディングパッド１１とインナ
ーリード１３を結んだボンディングワイヤ１２の間隔、
ボンディングワイヤ１２とインナーリード１３の接着部
１６等の、チップ１０を組み立てる上での制限を与える
基準である。
１０の間の距離、ボンディングパッド１１とインナーリ
ード１３の間の距離、ボンディングパッド１１とインナ
ーリード１３を結んだボンディングワイヤ１２の間隔、
ボンディングワイヤ１２とインナーリード１３の接着部
１６等の、チップ１０を組み立てる上での制限を与える
基準である。
【０００８】ここで、抽出されるチップ１０の大きさの
制限とは、搭載可能な最大のチップサイズおよび最小の
チップサイズを意味するものである。
制限とは、搭載可能な最大のチップサイズおよび最小の
チップサイズを意味するものである。
【０００９】パッケージ組立図１９は、アイランド９の
形状やインナーリード１３の形状を示す図である。
形状やインナーリード１３の形状を示す図である。
【００１０】パッド座標・チップサイズの制限２０は、
組立設計基準１とパッケージ組立図１９から抽出され
た、ボンディングパッド１１の配置位置の制限とアイラ
ンド９に搭載可能なチップ１０の大きさの制限である。
組立設計基準１とパッケージ組立図１９から抽出され
た、ボンディングパッド１１の配置位置の制限とアイラ
ンド９に搭載可能なチップ１０の大きさの制限である。
【００１１】ＩＣ回路図３は、チップ１０の回路図情報
である。
である。
【００１２】レイアウト設計基準５は、チップ１０のレ
イアウト設計を行う際の制限を与える基準である。
イアウト設計を行う際の制限を与える基準である。
【００１３】自動レイアウトツール２７は、パッド座標
・チップサイズの制限２０およびレイアウト設計基準５
を満足するようなレイアウト設計をＩＣ回路図３に基づ
いて行うツールである。
・チップサイズの制限２０およびレイアウト設計基準５
を満足するようなレイアウト設計をＩＣ回路図３に基づ
いて行うツールである。
【００１４】チップレイアウト８は、自動レイアウトツ
ール２７によって作製されたチップのレイアウト結果で
ある。
ール２７によって作製されたチップのレイアウト結果で
ある。
【００１５】次に、従来の自動レイアウト装置の動作を
説明する。チップ１０を搭載するパッケージが決定され
ると、組立設計基準１とパッケージ組立図１９から、ボ
ンディングパッド１１の配置位置に対しての制限が求め
られる。また、組立設計基準１とパッケージ組立図１９
から、そのパッケージに搭載可能なチップ１０の大きさ
が求められ、チップサイズの制限が決まる。そして、自
動レイアウトツール２７を使用して、このパッド座標・
チップサイズの制限２０とレイアウト設計基準５とを満
足するようなレイアウト設計が、ＩＣ回路図３に基づい
て行われる。最後に、パッド座標・チップサイズの制限
２０とレイアウト設計基準５を満足したチップレイアウ
ト８が作成される。
説明する。チップ１０を搭載するパッケージが決定され
ると、組立設計基準１とパッケージ組立図１９から、ボ
ンディングパッド１１の配置位置に対しての制限が求め
られる。また、組立設計基準１とパッケージ組立図１９
から、そのパッケージに搭載可能なチップ１０の大きさ
が求められ、チップサイズの制限が決まる。そして、自
動レイアウトツール２７を使用して、このパッド座標・
チップサイズの制限２０とレイアウト設計基準５とを満
足するようなレイアウト設計が、ＩＣ回路図３に基づい
て行われる。最後に、パッド座標・チップサイズの制限
２０とレイアウト設計基準５を満足したチップレイアウ
ト８が作成される。
【００１６】上述した従来の自動レイアウト装置では、
パッケージを変更するたびに、組立設計基準とパッケー
ジ組立図からパッド座標およびチップサイズの制限を決
定しなければならないため、ボンディングパッドの位置
であるパッド座標を決定するまでに時間がかかるという
問題点があった。
パッケージを変更するたびに、組立設計基準とパッケー
ジ組立図からパッド座標およびチップサイズの制限を決
定しなければならないため、ボンディングパッドの位置
であるパッド座標を決定するまでに時間がかかるという
問題点があった。
【００１７】本発明の目的は、パッド座標決定までの期
間を短縮することのできる自動レイアウト装置を提供す
ることである。
間を短縮することのできる自動レイアウト装置を提供す
ることである。
【００１８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の自動レイアウト装置は、搭載するパッケー
ジの構造に合わせて半導体チップのレイアウト設計を行
う自動レイアウト装置において、半導体チップを搭載す
るパッケージの情報が入力されると、パッケージの構造
に関する情報がパッケージ毎に記憶されているパッケー
ジデータベースと、前記パッケージにおける設計上の基
準である組立設計基準とから、ボンディングワイヤを接
続するための複数のボンディングパッドの座標と、前記
各ボンディングパッドの配置可能範囲を抽出し、前記ボ
ンディングパッドの座標の変更範囲を、指定された前記
配置可能範囲に制限することを特徴とする。
め、本発明の自動レイアウト装置は、搭載するパッケー
ジの構造に合わせて半導体チップのレイアウト設計を行
う自動レイアウト装置において、半導体チップを搭載す
るパッケージの情報が入力されると、パッケージの構造
に関する情報がパッケージ毎に記憶されているパッケー
ジデータベースと、前記パッケージにおける設計上の基
準である組立設計基準とから、ボンディングワイヤを接
続するための複数のボンディングパッドの座標と、前記
各ボンディングパッドの配置可能範囲を抽出し、前記ボ
ンディングパッドの座標の変更範囲を、指定された前記
配置可能範囲に制限することを特徴とする。
【００１９】本発明は、半導体チップのレイアウト設計
を行う際に、半導体チップを搭載するパッケージが決定
されると、パッケージデータベースに記憶されたそのパ
ッケージの構造に関する情報と、そのパッケージにおけ
る設計上の基準である組み立て基準とから、ボンディン
グパッドを配置する事が可能な座標を抽出し、ボンディ
ングパッドの座標をその配置可能範囲以外には変更でき
ないように制限するようにしたものである。
を行う際に、半導体チップを搭載するパッケージが決定
されると、パッケージデータベースに記憶されたそのパ
ッケージの構造に関する情報と、そのパッケージにおけ
る設計上の基準である組み立て基準とから、ボンディン
グパッドを配置する事が可能な座標を抽出し、ボンディ
ングパッドの座標をその配置可能範囲以外には変更でき
ないように制限するようにしたものである。
【００２０】したがって、半導体チップを搭載するパッ
ケージを変更した場合でも、パッケージデータベースに
パッケージの構造に関する情報がパッケージ毎に記憶さ
れているため、パッケージの名称を入力するだけで新し
いパッケージに対応した配置可能範囲を抽出してボンデ
ィングパッドのレイアウト設計を行うことができ、レイ
アウト設計の期間を短縮することができる。
ケージを変更した場合でも、パッケージデータベースに
パッケージの構造に関する情報がパッケージ毎に記憶さ
れているため、パッケージの名称を入力するだけで新し
いパッケージに対応した配置可能範囲を抽出してボンデ
ィングパッドのレイアウト設計を行うことができ、レイ
アウト設計の期間を短縮することができる。
【００２１】また、本発明の自動レイアウト装置は、搭
載するパッケージの構造に合わせて半導体チップのレイ
アウト設計を行う自動レイアウト装置において、半導体
チップを搭載するパッケージの情報が入力されると、パ
ッケージの構造に関する情報がパッケージ毎に記憶され
ているパッケージデータベースと、前記パッケージにお
ける設計上の基準である組立設計基準とから、ボンディ
ングワイヤを接続するための複数のボンディングパッド
の座標と、当該パッケージに搭載することのできる最大
および最小のチップサイズを抽出し、前記半導体チップ
のレイアウト設計を、抽出された前記チップサイズ内の
みに制限することを特徴とする。
載するパッケージの構造に合わせて半導体チップのレイ
アウト設計を行う自動レイアウト装置において、半導体
チップを搭載するパッケージの情報が入力されると、パ
ッケージの構造に関する情報がパッケージ毎に記憶され
ているパッケージデータベースと、前記パッケージにお
ける設計上の基準である組立設計基準とから、ボンディ
ングワイヤを接続するための複数のボンディングパッド
の座標と、当該パッケージに搭載することのできる最大
および最小のチップサイズを抽出し、前記半導体チップ
のレイアウト設計を、抽出された前記チップサイズ内の
みに制限することを特徴とする。
【００２２】本発明は、半導体チップのレイアウト設計
を行う際に、半導体チップを搭載するパッケージが決定
されると、パッケージデータベースに記憶されたそのパ
ッケージの構造に関する情報と、そのパッケージにおけ
る設計上の基準である組み立て基準とから、そのパッケ
ージに搭載することのできる最大および最小のチップサ
イズを抽出し、半導体チップのレイアウト設計をそのチ
ップサイズ内にのみ制限するようにしたものである。
を行う際に、半導体チップを搭載するパッケージが決定
されると、パッケージデータベースに記憶されたそのパ
ッケージの構造に関する情報と、そのパッケージにおけ
る設計上の基準である組み立て基準とから、そのパッケ
ージに搭載することのできる最大および最小のチップサ
イズを抽出し、半導体チップのレイアウト設計をそのチ
ップサイズ内にのみ制限するようにしたものである。
【００２３】したがって、半導体チップを搭載するパッ
ケージを変更した場合でも、パッケージデータベースに
パッケージの構造に関する情報がパッケージ毎に記憶さ
れているため、パッケージの名称を入力するだけで新し
いパッケージに対応した最大チップサイズを抽出するこ
とができ、レイアウト設計の期間を短縮することができ
る。
ケージを変更した場合でも、パッケージデータベースに
パッケージの構造に関する情報がパッケージ毎に記憶さ
れているため、パッケージの名称を入力するだけで新し
いパッケージに対応した最大チップサイズを抽出するこ
とができ、レイアウト設計の期間を短縮することができ
る。
【００２４】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２５】（第１の実施形態）図１は、本発明の第１
の実施形態の自動レイアウト装置のフローを示す図であ
る。図５中と同番号は同じ構成要素を示すパッケージデ
ータベース２は、使用可能な全てのパッケージに対して
組み立てに関する情報が入っているデータベースであ
る。
の実施形態の自動レイアウト装置のフローを示す図であ
る。図５中と同番号は同じ構成要素を示すパッケージデ
ータベース２は、使用可能な全てのパッケージに対して
組み立てに関する情報が入っているデータベースであ
る。
【００２６】パッド座標・チップサイズ抽出ツール６
は、組立設計基準１とパッケージデータベース２を基
に、チップ１０を搭載するパッケージに対するボンディ
ングパッド１１の座標と配置可能範囲、搭載可能なチッ
プ１０の大きさを抽出するツールである。
は、組立設計基準１とパッケージデータベース２を基
に、チップ１０を搭載するパッケージに対するボンディ
ングパッド１１の座標と配置可能範囲、搭載可能なチッ
プ１０の大きさを抽出するツールである。
【００２７】ここで、抽出されるチップ１０の大きさの
制限とは、搭載可能な最大のチップサイズおよび最小の
チップサイズを意味するものである。
制限とは、搭載可能な最大のチップサイズおよび最小の
チップサイズを意味するものである。
【００２８】次に、ボンディングパッドの配置可能範囲
の求め方を図２を用いて説明する。ここで、ボンディン
グ可能範囲１５は、組立設計基準１から計算された、ボ
ンディングワイヤ１２がボンディングできる範囲であ
る。パッド配置可能範囲１４は、ボンディング可能範囲
１５に対応した、ボンディングパッドの配置可能範囲で
ある。パッド配置可能範囲１４は、インナーリード１３
のボンディング可能範囲１５から計算されたものであ
り、組立設計基準１を満たすものである。
の求め方を図２を用いて説明する。ここで、ボンディン
グ可能範囲１５は、組立設計基準１から計算された、ボ
ンディングワイヤ１２がボンディングできる範囲であ
る。パッド配置可能範囲１４は、ボンディング可能範囲
１５に対応した、ボンディングパッドの配置可能範囲で
ある。パッド配置可能範囲１４は、インナーリード１３
のボンディング可能範囲１５から計算されたものであ
り、組立設計基準１を満たすものである。
【００２９】自動レイアウトツール７において、ボンデ
ィングパッド１１は、パッド配置可能範囲１４の中で任
意の場所に配置可能であり、入出力バッファ等の内部セ
ル配置の結果、そのパッド座標に不都合が発生した場合
においても、容易にその配置位置を修正することができ
る。
ィングパッド１１は、パッド配置可能範囲１４の中で任
意の場所に配置可能であり、入出力バッファ等の内部セ
ル配置の結果、そのパッド座標に不都合が発生した場合
においても、容易にその配置位置を修正することができ
る。
【００３０】パッケージ名４は、チップ１０を搭載する
パッケージの名称である。
パッケージの名称である。
【００３１】自動レイアウトツール７は、パッド座標・
チップサイズ抽出ツール６により抽出されたパッド座
標、チップサイズと、レイアウト設計基準５とを満足す
るようなレイアウト設計をＩＣ回路図に基づいて行うツ
ールである。
チップサイズ抽出ツール６により抽出されたパッド座
標、チップサイズと、レイアウト設計基準５とを満足す
るようなレイアウト設計をＩＣ回路図に基づいて行うツ
ールである。
【００３２】チップレイアウト８は、自動レイアウトツ
ール７で作成されたチップのレイアウトである。
ール７で作成されたチップのレイアウトである。
【００３３】次に、本実施形態の動作を図１を用いて説
明する。
明する。
【００３４】チップ１０を搭載するパッケージの名称で
あるパッケージ名４と、レイアウト設計基準５を自動レ
イアウトツール７に入力すると、自動レイアウトツール
７では、そのパッケージ名４とレイアウト設計基準５を
パッド座標・チップサイズ抽出ツール６に伝達する。そ
して、パッド座標・チップサイズ抽出ツール６では、組
立設計基準１とパッケージデータベース２を参照しなが
ら、パッド座標とその配置可能範囲および設計可能なチ
ップサイズを計算する。そして、パッド座標・チップサ
イズ抽出ツール６により算出された、それらの情報は再
び自動レイアウトツール７に取り込まれる。そして、設
計者は取り込んだパッド座標の配置可能範囲においてパ
ッドの最終的な位置と、設計可能なチップサイズの範囲
内での最適なチップサイズを決定し、自動レイアウトツ
ール７上でパッドのレイアウトを行い、チップレイアウ
ト８を出力する。
あるパッケージ名４と、レイアウト設計基準５を自動レ
イアウトツール７に入力すると、自動レイアウトツール
７では、そのパッケージ名４とレイアウト設計基準５を
パッド座標・チップサイズ抽出ツール６に伝達する。そ
して、パッド座標・チップサイズ抽出ツール６では、組
立設計基準１とパッケージデータベース２を参照しなが
ら、パッド座標とその配置可能範囲および設計可能なチ
ップサイズを計算する。そして、パッド座標・チップサ
イズ抽出ツール６により算出された、それらの情報は再
び自動レイアウトツール７に取り込まれる。そして、設
計者は取り込んだパッド座標の配置可能範囲においてパ
ッドの最終的な位置と、設計可能なチップサイズの範囲
内での最適なチップサイズを決定し、自動レイアウトツ
ール７上でパッドのレイアウトを行い、チップレイアウ
ト８を出力する。
【００３５】（第２の実施形態）次に、本発明の第２の
実施形態について説明する。
実施形態について説明する。
【００３６】上記第１の実施形態では、チップを１つの
パッケージに搭載する場合であったが、本実施形態では
１種類のチップを、パッケージＡとパッケージＢの２種
類のパッケージに搭載する場合である。
パッケージに搭載する場合であったが、本実施形態では
１種類のチップを、パッケージＡとパッケージＢの２種
類のパッケージに搭載する場合である。
【００３７】本実施形態は、図１の第１の実施形態と同
様な構成であり、パッド配置可能範囲を計算する方法の
みが異なるものである。
様な構成であり、パッド配置可能範囲を計算する方法の
みが異なるものである。
【００３８】本実施形態のパッド配置可能範囲の計算方
法を図３を用いて説明する。
法を図３を用いて説明する。
【００３９】ここで、パッケージＡに対するパッド配置
可能範囲１７は、Ａというパッケージに対してボンディ
ングパッド１１を配置する事ができる座標の範囲であ
り、パッケージＢに対するパッド配置可能範囲１８は、
Ｂというパッケージに対してボンディングパッド１１を
配置する事ができる座標の範囲である。
可能範囲１７は、Ａというパッケージに対してボンディ
ングパッド１１を配置する事ができる座標の範囲であ
り、パッケージＢに対するパッド配置可能範囲１８は、
Ｂというパッケージに対してボンディングパッド１１を
配置する事ができる座標の範囲である。
【００４０】次に、図１と図４を使って本実施形態の動
作を説明する。１種類のチップを、数種類のパッケージ
に搭載する場合、その全てのパッケージに対して組立設
計基準１を満足しなければならない。まず、パッケージ
Ａに対応した組立設計基準１から、パッケージＡに対す
るパッド配置可能範囲１７がパッド座標・チップサイズ
抽出ツール６によって抽出される。同様にパッケージＢ
に対応した組立設計基準１から、パッケージＢに対する
パッド配置可能範囲１８がパッド座標・チップサイズ抽
出ツール６によって抽出される。２つの配置可能範囲の
重なっている部分が、このボンディングパッドの配置可
能範囲１４となる。この部分にボンディングパッド１１
をレイアウトする事により、２つのパッケージＡ，Ｂの
リードフレームの組立設計基準１を共に満たすことにな
り、パッケージＡとパッケージＢの２種類のパッケージ
に１種類のチップ１０を搭載する事が可能となる。ここ
では、１種類のチップを２種類のパッケージ搭載する場
合について説明したが、パッケージ数は２種類に限定さ
れるものではなく、３種類以上のパッケージに１種類の
チップを搭載する場合にも適用することができる。
作を説明する。１種類のチップを、数種類のパッケージ
に搭載する場合、その全てのパッケージに対して組立設
計基準１を満足しなければならない。まず、パッケージ
Ａに対応した組立設計基準１から、パッケージＡに対す
るパッド配置可能範囲１７がパッド座標・チップサイズ
抽出ツール６によって抽出される。同様にパッケージＢ
に対応した組立設計基準１から、パッケージＢに対する
パッド配置可能範囲１８がパッド座標・チップサイズ抽
出ツール６によって抽出される。２つの配置可能範囲の
重なっている部分が、このボンディングパッドの配置可
能範囲１４となる。この部分にボンディングパッド１１
をレイアウトする事により、２つのパッケージＡ，Ｂの
リードフレームの組立設計基準１を共に満たすことにな
り、パッケージＡとパッケージＢの２種類のパッケージ
に１種類のチップ１０を搭載する事が可能となる。ここ
では、１種類のチップを２種類のパッケージ搭載する場
合について説明したが、パッケージ数は２種類に限定さ
れるものではなく、３種類以上のパッケージに１種類の
チップを搭載する場合にも適用することができる。
【００４１】
【発明の効果】以上説明したように、本発明は、パッケ
ージのデータベースを検索し組立設計基準を満たしたパ
ッド座標とチップサイズを限定することができるため、
自動レイアウトツール上で組立設計基準を満足したレイ
アウト設計を行う事ができ、レイアウト設計期間を短縮
することができる。
ージのデータベースを検索し組立設計基準を満たしたパ
ッド座標とチップサイズを限定することができるため、
自動レイアウトツール上で組立設計基準を満足したレイ
アウト設計を行う事ができ、レイアウト設計期間を短縮
することができる。
【図１】本発明の第１の実施形態の自動レイアウト装置
のフローを示す図である。
のフローを示す図である。
【図２】図１の自動レイアウト装置においてパッド配置
可能範囲の計算方法を示す図である。
可能範囲の計算方法を示す図である。
【図３】本発明の第２の実施形態の自動レイアウト装置
においてパッド配置可能範囲の計算方法を示す図であ
る。
においてパッド配置可能範囲の計算方法を示す図であ
る。
【図４】ＩＣのパッケージ内のチップの周辺構造を示す
図である。
図である。
【図５】従来の自動レイアウト装置のフローを示す図で
ある。
ある。
１ 組立設計基準 ２ パッケージデータベース ３ ＩＣ回路図 ４ パッケージ名 ５ レイアウト設計基準 ６ パッド座標・チップサイズ抽出ツール ７ 自動レイアウトツール ８ チップレイアウト ９ アイランド １０ チップ １１ ボンディングパッド １２ ボンディングワイヤ １３ インナーリード １４ パッド配置可能範囲 １５ ボンディング可能範囲 １６ 接着部 １７ パッケージＡに対するパッド配置可能範囲 １８ パッケージＢに対するパッド配置可能範囲 １９ パッケージ組立図 ２０ パッド座標・チップサイズの制限 ２７ 自動レイアウトツール
Claims (2)
- 【請求項１】 搭載するパッケージの構造に合わせて半
導体チップのレイアウト設計を行う自動レイアウト装置
において、 半導体チップを搭載するパッケージの情報が入力される
と、パッケージの構造に関する情報がパッケージ毎に記
憶されているパッケージデータベースと、前記パッケー
ジにおける設計上の基準である組立設計基準とから、ボ
ンディングワイヤを接続するための複数のボンディング
パッドの座標と、前記各ボンディングパッドの配置可能
範囲を抽出し、 前記ボンディングパッドの座標の変更範囲を、指定され
た前記配置可能範囲に制限することを特徴とする自動レ
イアウト装置。 - 【請求項２】 搭載するパッケージの構造に合わせて半
導体チップのレイアウト設計を行う自動レイアウト装置
において、 半導体チップを搭載するパッケージの情報が入力される
と、パッケージの構造に関する情報がパッケージ毎に記
憶されているパッケージデータベースと、前記パッケー
ジにおける設計上の基準である組立設計基準とから、ボ
ンディングワイヤを接続するための複数のボンディング
パッドの座標と、当該パッケージに搭載することのでき
る最大および最小のチップサイズを抽出し、 前記半導体チップのレイアウト設計を、抽出された前記
チップサイズ内のみに制限することを特徴とする自動レ
イアウト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9145336A JP2907189B2 (ja) | 1997-06-03 | 1997-06-03 | 自動レイアウト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9145336A JP2907189B2 (ja) | 1997-06-03 | 1997-06-03 | 自動レイアウト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335464A JPH10335464A (ja) | 1998-12-18 |
| JP2907189B2 true JP2907189B2 (ja) | 1999-06-21 |
Family
ID=15382823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9145336A Expired - Fee Related JP2907189B2 (ja) | 1997-06-03 | 1997-06-03 | 自動レイアウト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2907189B2 (ja) |
-
1997
- 1997-06-03 JP JP9145336A patent/JP2907189B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335464A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5994784A (en) | Die positioning in integrated circuit packaging | |
| US6159765A (en) | Integrated circuit package having interchip bonding and method therefor | |
| US20090280603A1 (en) | Method of fabricating chip package | |
| US20100180249A1 (en) | Chip-Scale Package Conversion Technique for Dies | |
| JP2002505523A (ja) | リードフレーム装置及び相応の製造方法 | |
| JPS61117858A (ja) | 半導体装置 | |
| JPH0689962A (ja) | 半導体装置 | |
| CN110510571A (zh) | 减少混合信号多芯片mems器件封装中的串扰 | |
| JP2907189B2 (ja) | 自動レイアウト装置 | |
| CN1700434B (zh) | 一种集成电路器件及其制造方法及集成电路接合焊盘装置 | |
| JPS6297358A (ja) | 樹脂封止形半導体集積回路装置 | |
| US20070278659A1 (en) | Semiconductor package substrate and semiconductor package having the same | |
| JPH05235245A (ja) | 半導体集積回路装置 | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| US20080035706A1 (en) | Wire-bonding apparatus and wire-bonding method thereof | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| JPH1065103A (ja) | 半導体集積回路 | |
| KR20030083561A (ko) | 수지밀봉형 반도체장치 | |
| US20070296070A1 (en) | Semiconductor package having functional and auxiliary leads, and process for fabricating it | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JP2822675B2 (ja) | Ｌｓｉチップ設計システム | |
| JPS59105349A (ja) | 集積回路装置 | |
| JP3277074B2 (ja) | 半導体装置及び半導体組立装置 | |
| JP4134598B2 (ja) | 半導体装置とそのレイアウト方法 | |
| JP2003509864A (ja) | ワイヤボンド密度を向上させる付加的ボンディングフィンガ列の使用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |