JP2907412B2 - 動的論理状態表示方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路中での信号伝
播をより容易に把握できるようにし、競合やハザード等
のタイミングエラーや、スキュー等の問題に、より効果
的に対処することができる動的論理状態表示方法に関す
る。

【０００２】

【従来の技術】論理演算を行う複数の論理ゲートからな
る論理回路には、非同期式順序回路と呼ばれるものと、
同期式順序回路と呼ばれるものがある。

【０００３】この非同期式順序回路は、出力を現在の入
力のみでは定めず、入力や該順序回路の過去の履歴に依
存して定めると共に、入力や該順序回路の状態が変化し
た場合には、逐次出力が変化するというものである。こ
のような非同期式順序回路の設計時においては、競合条
件やハザード等のタイミングエラーに関して注意が必要
である。又、複数の信号間におけるスキューが問題とな
るような場合には、所定の信号の伝播を遅延させて、ス
キュー調整が行われている。

【０００４】一方、前述の同期式順序回路は、その出力
の状態変化や、場合によってはその内部の状態変化を、
所定のクロックを用いて同期させている。このため、前
述の非同期式順序回路の場合に比べて、同期式順序回路
とした場合の方が、論理回路の設計は一般的に容易であ
る。しかしながら、このような同期式順序回路において
も、クロックの分配時に、スキューが問題となるような
場合がある。このような場合には、分配されるクロック
の一部を遅延させて、スキュー調整が行われる。

【０００５】従来、このような競合やハザード等のタイ
ミングエラーや、スキュー等の問題には、例えば論理シ
ミュレーションの結果に基づいて対処するのが一般的で
あった。論理シミュレーションの結果、前述のようなタ
イミングエラーやスキュー等の問題が見出されると、例
えば、該論理シミュレーションの結果として得られた波
形データを、所定の波形エデッタを用いて、各パス中の
各ノードについて確認していくというものであった。あ
るいは、前記論理シミュレーションの結果得られる種々
のログファイルを解析することによって、問題の生じて
いるパス中の各ノードについて確認していくというもの
であった。該ログファイルは、例えば、アスキー形式に
て、各パス中の各ノードに関して、タイミングエラーの
発生時刻等が記録されているものである。

【０００６】一方、特開平１−２６７７７８では、レイ
アウト圧縮処理を的確に行い得るように、クリティカル
パス上の図形要素を明確に表示し、対話型処理作業を容
易にしたＬＳＩ（large scale integrated circuit）レ
イアウト表示装置に関する技術が開示されている。該特
開平１−２６７７７８では、まず、ＬＳＩマスクパター
ンの設計で得られたレイアウト情報を記憶するレイアウ
ト情報記憶手段と、該レイアウト情報記憶手段に記憶さ
れたレイアウト情報から、ＬＳＩの設計領域の縮小限界
を決定するための図形要素の配列からなるクリティカル
パスを検出するクリティカルパス検出手段とを備えてい
る。更に、該クリティカルパス検出手段で検出したクリ
ティカルパス上の、図形要素のみを抽出する抽出手段
と、前記レイアウト情報記憶手段に記憶されているレイ
アウト情報、及び前記抽出手段で抽出したクリティカル
パス上の図形要素を表示する表示手段とを備えている。
該特開平１−２６７７７８によれば、レイアウト圧縮処
理でのクリティカルパスに関する設計者の負担を低減す
ることが可能である。

【０００７】

【発明が達成しようとする課題】しかしながら、前述し
た従来のいずれの技術においても、設計中の論理回路に
おいて、タイミングエラーやスキュー等の問題箇所を抽
出することは比較的困難なものであった。

【０００８】例えば、前述のような波形エデッタを用い
て行うものや、種々のログファイルを解析するというも
の等、いずれにおいても設計中の論理回路を詳細に理解
していないと、能率的に作業を行うことは困難であっ
た。又、解析対象となるデータが一般に多量であるにも
拘らず、その作業のほとんどは設計者自身の人手による
作業となっているため、能率良く行うことが困難であっ
た。このため、設計中の論理回路のタイミングエラーや
スキュー等の問題箇所を見出すのに、多くの時間を要し
てしまうという問題もあった。なお、前記特開平１−２
６７７７８においては、「クリティカルパス検出手段」
なるものが言及されているが、その構成については全く
開示されていない。

【０００９】本発明は、前記従来の問題点を解決するべ
く成されたもので、論理回路中での信号伝播をより容易
に把握できるようにし、競合やハザード等のタイミング
エラーや、スキュー等の問題に、より効果的に対処する
ことができる動的論理状態表示方法を提供することを目
的とする。

【００１０】

【課題を達成するための手段】本発明は、論理回路図上
の各ネットを、該論理回路図上での各入出力端子と各分
岐点とによって、小ネットに分割認識し、各小ネット
の、配線上での信号伝播速度を求め、該信号伝播速度に
基づいて、各小ネットの、表示上の表示変化伝播速度を
求め、該表示変化伝播速度を用いて、前記論理回路図上
の各配線上を信号が伝播する様子を、該論理回路図と共
に動的に表示することにより、前記課題を達成したもの
である。

【００１１】又、前記動的論理状態表示方法において、
前記信号伝播速度を求める際、これを、該当小ネットが
含まれるネットに係る前記信号伝播速度として求め、前
記表示変化伝播速度を求める際、各小ネットが含まれる
ネットの前記信号伝播速度と、該ネットの最入力端から
当該小ネットまでの配線長とに基づいて、各小ネットの
前記表示変化伝播速度を求めることにより、特に、実レ
イアウトとは配線相互の配線長の関係等が異なる、後述
する第１実施例の如く、一般的論理回路を対象として
も、その表示をより自然なものとしながら前記課題を達
成したものである。

【００１２】又、前記動的論理状態表示方法において、
予め、期待信号伝播時間と、複数信号間の正常タイミン
グ関係とを把握しておき、又、前記信号伝播速度を用い
て得られる観測信号伝播時間と、前記期待信号伝播時間
とを比較して、期待値照合エラーを検出すると共に、前
記信号伝播速度を用いて得られる複数信号間の観測タイ
ミング関係と、前記正常タイミング関係とを比較して、
タイミングエラーを検出し、これら期待値照合エラーの
検出結果とタイミングエラーの検出結果とを、前記動的
な表示と共に表示することにより、前記課題を達成する
と共に、前記タイミングエラーや前記スキュー等の問題
箇所の抽出を、より容易に行えるようにしたものであ
る。

【００１３】

【作用】近年、様々な電子機器の論理回路の集積回路化
や、集積回路の集積度がますます向上されている状況
で、集積回路の設計作業や、設計されたものの検証作業
が増大し、より困難になっている。本発明は、このよう
な点に着目して成されたものである。即ち、このような
設計作業や検証作業の、その作業内容を分析することに
よって成されたものである。その結果、前記タイミング
エラーやスキュー等の問題箇所を、設計中の論理回路か
ら抽出するという作業が、多くの時間を要し、又、複雑
な作業となっている点を見出して成されたものである。

【００１４】又、このようなタイミングエラーやスキュ
ー等の問題箇所の抽出をより容易に行うために、本発明
では、対象となる論理回路の論理状態を動的に表示する
ことによって、その能率をより向上できることを見出し
て成されたものである。従って、本発明では、対象とな
る論理回路の論理状態を動的に表示する種々の手順を有
するものとなっている。

【００１５】まず、本発明においては、対象となる論理
回路図上の各ネットを、該論理回路図上での各入出力端
子と各分岐点とによって、小ネットに分割認識するよう
にしている。前述の論理回路図上の各ネットとは、その
論理回路図上の回路の外部に対する入出力端子や、その
論理回路図上の種々の論理ゲートそれぞれの入出力端子
等の間を接続する配線である。本発明では、このような
ネットを、前述の通り小ネットに分割認識することで、
対象となる論理回路の動的論理状態の表示を効果的に行
えるようにしている。

【００１６】例えば、論理回路の動的論理状態の表示に
際し、各ネットを更に細かく分割認識することも考えら
れる。しかしながら、このようにネットをより細かく分
割するようにすると、動的論理状態表示に際する諸処理
量が増大してしまい、これに伴ってその処理時間も増大
してしまう。このような処理量や処理時間の増大が生じ
てしまうと、対象となる論理回路の動的論理状態の表示
を、実用的な表示速度で実現することができなくなって
しまったり、用いる処理装置のＣＰＵ（central proces
sing unit ）等に、より高価な、より処理能力のあるも
のを用いなければならなくなってしまう。

【００１７】一方、例えば、各ネットの小ネットへの分
割を、より粗くして認識することも考えられる。しかし
ながら、その分割が粗くなるに連れ、対象となる論理回
路の論理状態を、動的に、又緻密に把握することがより
困難となってしまう。

【００１８】このような点に鑑み、本発明においては、
前述のように、各ネットを、少なくも、対象となる論理
回路図上での各入出力端子と各分岐点とによって、小ネ
ットに分割認識するようにしている。又、このような小
ネット単位で、少なくとも、実際に利用者に表示する上
での、信号伝播を表わす表示変化伝播速度とを把握する
ようにしている。又、このような小ネット毎の表示変化
伝播速度を求めるために、まず、配線上での信号伝播速
度を求めるようにしている。又、実際の表示にあたって
は、このような小ネット内であっても、前記表示変化伝
播速度に基づいて、配線上を信号が伝播する様子を動的
に表示するようにしている。

【００１９】従って、前述のように小ネット毎に前記信
号伝播速度や前記表示変化伝播速度を把握しているとは
いえ、該小ネット内での信号が伝播する様子の表示は、
より滑らかに、又動的に表示することができ、利用者は
動的な論理状態をより容易に把握することが可能であ
る。

【００２０】前述の小ネット毎の前記信号伝播速度と
は、対応する小ネット中を伝播する信号の変化速度であ
る。厳密には、１つの小ネット内であっても、電気抵抗
やキャパシタンスやインダクタンスの分布は一様ではな
い。集積回路中の小ネットは、例えば、それがどの配線
層に作り込まれるかによって、その基板に対するキャパ
シタンスは異なる。従って、その小ネットが複数の配線
層を経ているものである場合、そのキャパシタンスの分
布は一様なものではない。しかしながら、本発明におい
ては、各小ネット中を伝播する信号速度を、その小ネッ
ト内の平均速度に従った信号伝播速度としても、本発明
が対象とする動的論理状態の表示という点では大きな問
題が生じるものではないことを見出している。

【００２１】一方、本発明の如く、小ネット内の信号が
伝播する速度を、その平均等の代表値である信号伝播速
度という１つの数値とすることにより、該信号伝播速度
を求める処理や、該信号伝播速度に基づいて、前記表示
変化伝播速度を求めたり、更には動的な論理状態の表示
を行う際の、その処理量を減少することができる。本発
明の前記信号伝播速度は、例えば、後述する実施例の如
く、該当する小ネットに係る総抵抗値や総キャパシタン
ス等によって求めることが可能である。例えば、後述す
る実施例では、比較的簡単な数式にて該信号伝播速度を
求めている。

【００２２】比較して、ネット内の抵抗の分布やキャパ
シタンスの分布やインダクタンスの分布等を配慮して信
号の伝播の速度を求めるようにした場合は、種々の微分
方程式をその都度求めなければならず、その計算量は増
大してしまう。

【００２３】本発明の前記表示変化伝播速度とは、本発
明の前述のような信号伝播速度に基づいて、対象となる
論理回路の論理状態を動的に表示する際に用いられるも
のである。例えば、同一の小ネットであっても、これを
表示する際には、その表示倍率が変化する場合があるた
めである。更には、各小ネットの集積回路レイアウト上
の実配線長や仮配線長に対する、実際に表示される論理
回路図上での該当する小ネットの作図上の長さとの比率
が、論理回路図によって異なるためである。又、このよ
うな比率は、同一の論理回路図内であっても、各小ネッ
ト毎に異なるものである。

【００２４】従って、本発明においては、小ネット毎に
求められた前記信号伝播速度に従って、動的論理状態表
示をする際、まず、該信号伝播速度に基づいて、各小ネ
ット毎の、表示上の表示変化伝播速度を求めるようにし
ている。これによって、利用者に対する表示中にリアル
タイムに行われる動的な論理状態の表示中に行われる処
理量を、減少することができる。

【００２５】以上説明した通り、本発明によれば、対象
となる論理回路の論理状態を動的に表示することができ
る。従って、このような表示を活用して、設計者は、競
合やハザード等のタイミングエラーや、スキュー等の問
題箇所を、より効果的に見出すことができる。

【００２６】なお、本発明において動的に表示する論理
回路は、後述する第１実施例の如く、通常の論理回路に
限定されるものではない。即ち、様々な作図法による論
理回路図であっても、同様の効果を得ることができる。
例えば、後述する第２実施例の如く、集積回路レイアウ
ト図のようなものであってもよい。

【００２７】又、本発明の前記信号伝播速度や本発明の
前記表示変化伝播速度は、前述の如く、実際の速度の次
元の数値でなくても、同様に利用できるものであればよ
い。例えば、前記表示変化伝播速度については、動的論
理状態表示中に前記信号伝播速度の値をより効果的に利
用するために用いるものである。該表示変化伝播速度
は、前記信号伝播速度に対する表示される信号の伝播速
度の、何等かの係数であってもよい。前記信号伝播速度
や前記表示変化伝播速度の、単位について、本発明が限
定するものでないことは言うまでもない。

【００２８】なお、前記信号伝播速度は、小ネット毎の
前記表示変化伝播速度を求められるものであればよく、
必ずしも各小ネット毎のものでなくてもよい。例えば、
後述する第１実施例の如く、複数の小ネットでなるネッ
ト毎に求めるものであってもよい。

【００２９】なお、以上説明した本発明の動的論理状態
表示の際に、他の情報を併せて表示することについて、
本発明は限定するものではない。例えば、対象となる論
理回路の動的論理状態表示に係る種々のエラー、例えば
競合やハザード等のタイミングエラーや、スキュー等に
関するエラーが発生した場合、これを併せて表示しても
よい。このようなエラー表示は、本発明の動的論理状態
表示に対して、対象となる論理回路の問題箇所の抽出等
の点に関し、有効な相乗効果を奏するものとなる。

【００３０】

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。

【００３１】図１〜図３は、本発明が適用された動的論
理状態表示装置の第１実施例と第２実施例の処理内容を
示すフローチャートである。

【００３２】前記第１実施例の動的論理状態表示装置で
は、これら図１〜図３のフローチャートで示されるよう
な本発明が適用された動的論理状態表示方法にて、対象
となる論理回路の、特にその論理回路図を表示しなが
ら、その動的論理状態表示を行うようにしている。一
方、前記第２実施例の動的論理状態表示は、これら図１
〜図３のフローチャートに示される本発明が適用された
動的論理状態表示方法にて、対象となる論理回路の、特
にその集積回路レイアウト図を表示しながら、これに対
して動的論理状態表示を行うというものとなっている。

【００３３】これら図１〜図３のフローチャートに示さ
れる本第１実施例において、更には、後述する第２実施
例においても、予め登録された期待信号伝播時間等の期
待値や、正常時の複数信号間のタイミング関係等のタイ
ミングルール等によって、動的論理状態表示中での期待
値照合エラーやタイミングエラーを表示するというもの
である。又、この表示は、そのエラー発生箇所を、表示
されている論理回路図上や表示されている集積回路レイ
アウト図上に、例えばハイライト表示やフリッカ表示、
あるいは種々の色彩を用いた表示により行うというもの
である。又、オプション設定によって、このようなエラ
ー発生と同時に、実行中の動的論理状態表示を中断する
ことも可能となっている。

【００３４】更に、本第１実施例及び後述する第２実施
例においては、予め行われているシミュレーション結
果、例えばシミュレーションにて得られたエラー検出情
報にも有効に用いることができるようになっている。即
ち、予め登録されていたエラー検出情報に基づいて、例
えば期待値照合エラーの発生時やタイミングエラーの発
生時の近傍において、その動的論理状態表示を低速に行
って、該エラー発生の状況把握を容易にすると共に、こ
れ以外のときには、その動的論理状態表示を比較的高速
に行わせ、作業能率を向上することができるようにして
いる。

【００３５】又、本第１実施例において、更には後述す
る第２実施例においても、その動的論理状態表示装置に
は、次に列挙するような種々のデータが予め備えられて
いる。

【００３６】（１）論理回路図に関するデータ（前記第
１実施例の場合）又は集積回路レイアウトデータ（前記
第２実施例の場合） （２）各論理ゲート（各セル）の遅延時間データ （３）各ネットあるいは各小ネットの信号伝播速度を求
めるためのデータ（前記第１実施例の場合、後述する定
数Ｋt 等。前記第２実施例の場合、各配線層等の信号伝
播速度等。） （４）テストパターンデータ及びこれに関する期待信号
伝播時間等の期待値や正常タイミング関係等のタイミン
グルール等のデータ（シミュレーション結果解析を行う
場合）

【００３７】まず、前記第１実施例の動的論理状態表示
方法を、図１〜図１１を用いて説明する。

【００３８】前述の通り、本第１実施例においては、図
５を用いて後述するような一般的な論理回路図を表示し
ながら、動的な論理状態表示を行うというものである。

【００３９】この際、ネット相互間について、あるい
は、小ネット間について、仮想配線長ＬＮm （あるいは
実配線長ＬＮn ）の大小関係と、前記図５の一般的な論
理回路図上での配線長Ｌn の相互関係とが異なる場合が
ある。例えば、ネットＮ２の仮想配線長ＬＮ２の長さが
ネットＮ３の仮想配線長ＬＮ３より長いにも拘らず、論
理回路図上においては、ネットＮ２の配線長Ｌ２がネッ
トＮ３の配線長Ｌ３より短くなってしまう場合もある。

【００４０】このように、論理回路図上での配線長Ｌn
の各ネット間や各小ネット間での相互関係と、実際のレ
イアウト上での仮想配線長ＬＮm のネット間や小ネット
間での相互関係とが異なるために、本発明を適用して論
理回路図上に動的な論理状態表示を行うようにした場
合、その動的論理状態表示が非常に不自然になってしま
う場合が考えられる。例えば、複数の小ネットに分岐す
るあるネットについて、信号伝播による表示変化が不連
続になってしまう恐れがある。

【００４１】このため、本第１実施例においては、次の
ような配慮を行っている。

【００４２】（Ａ１）その最入力端から順次複数の小ネ
ットへと分岐するあるネットについて、信号伝播の動的
な表示は、該最入力端から順次連続的に伝播するものと
して表示する。 （Ａ２）前記最入力端から該当小ネットまでの小ネット
の分岐の数が多くなるに連れ、その小ネットへの信号伝
播を表わす表示変化伝播速度は速くなるものとする。 （Ａ３）更に、その処理内容の簡素化を図り、その表示
速度を向上させるため、複数の小ネットでなる個々のネ
ットについて、１つの最入力端から複数の最出力端まで
のそれぞれの信号遅延時間は、相互に等しいものと仮定
する。 （Ａ４）更に、表示品位上、前記小ネット分岐の数が最
も少ない前記最入力端から前記最出力端までの経路につ
いては、信号伝播を示す表示変化が伝わる速度、即ち表
示変化伝播速度は一定とする。 （Ａ５）又、同様に表示品位上、そのネットの最入力端
から第１個目の小ネットの分岐から、最も少ない小ネッ
ト分岐の数にて最出力端に至る経路上では、前記表示変
化伝播速度を一定とする。

【００４３】このような前提において、本第１実施例で
は、前記図１に示されるフローチャートのステップ１１
０では、ネット毎に信号遅延時間Ｔを求めるようにして
いる。該信号遅延時間Ｔは、そのネットに含まれる小ネ
ットの前記表示変化伝播速度を求めるためのものであ
る。本実施例では、ネット毎の該信号遅延時間Ｔを、後
述するようにそのネットに含まれる全ての小ネットの総
仮配線長に従って求めている。

【００４４】このようにして各ネットの前記信号遅延時
間Ｔが求められると、ステップ１１２にて、動的論理状
態表示を実際に行う際に用いられる前記表示変化伝播速
度を各小ネット毎に求める。各小ネット毎の該表示変化
伝播速度は、各小ネットが含まれるネットの信号遅延時
間Ｔ（本発明の前記信号伝播速度に対応）と、該ネット
の最入力端から当該小ネットまでの配線長とに基づいて
求めるようにしている。

【００４５】このようにして各小ネットの前記表示変化
伝播速度が求められると、これに基づいて、ステップ１
１４では、動的論理状態表示として、まず表示される初
期状態表示を決定する。これは、表示しようとする論理
回路の初期の論理状態に従って求められる。

【００４６】更に、ステップ１１６では、競合やハザー
ド等のタイミングエラーや、スキュー等の問題箇所を抽
出するためのエラー検出情報を獲得する。このエラー検
出情報の獲得は、これ以前に行われた、例えば対象とな
る論理回路のシミュレーション結果に基づいて行われ
る。該ステップ１１６のエラー検出情報の獲得は、次に
述べるステップ１２０等に示される処理以前に求めるも
のである。従って、例えば、前記ステップ１１０の前方
にて行うようにしてもよい。

【００４７】このように初期状態表示の決定や、エラー
検出情報の獲得が成されると、この図１のステップ１２
０、１２２、１２４及び１２６に示される一連の処理
を、所定単位時間毎に繰り返し実行することにより、動
的な論理状態表示を行う。即ち、所定単位時間毎の対象
となる論理回路の論理状態や、配線上を信号を伝播する
様子を求め、これを表示するというものである。

【００４８】前記ステップ１２０にて、単位時間、例え
ば前記ステップ１１６で獲得したエラー検出情報を十分
に獲得できなかった場合、本実施例では１０nsを単位時
間としている。一方、前記ステップ１１６にて十分なエ
ラー検出情報を獲得できた場合、エラー発生時刻近傍で
は、前記単位時間を１nsとすると共に、これ以外のとき
には、前記単位時間を１００nsとしている。

【００４９】このような単位時間が経過すると、続くス
テップ１２２にて、図２を用いて詳しく後述する論理状
態の表示更新処理を行う。又、この後、ステップ１２４
の、図３を用いて詳しく後述する論理回路エラー検出処
理を行う。

【００５０】これらステップ１２２及び１２４の処理の
後、ステップ１２６では、動的論理状態の表示の終了の
時刻となったか否かを判定する。該ステップ１２６で終
了時刻であると判定されるまで、以上説明したステップ
１２０、１２２及び１２４で示される処理が、所定単位
時間毎に繰り返し実行される。

【００５１】図２は、本第１実施例の論理状態の表示更
新処理を示すフローチャートである。

【００５２】この図２においては、前記図１の前記ステ
ップ１２２に示される処理が示されている。この図２の
ステップ１４０にて、まず、各部の論理状態を求める。
特に、その時点における表示変化の先頭位置を求める。
これは、前記ステップ１１２で求められた各小ネット毎
の前記表示変化伝播速度に基づいて、表示される論理回
路図上での信号の伝播状態、即ち各配線上での論理状態
を求めるというものである。又、このようにして論理回
路図上の論理状態や、その変化に従った表示変化の先頭
位置が求められると、次にステップ１４２にて、これに
基づいた実際の表示更新を行う。

【００５３】図３は、本第１実施例における論理回路エ
ラー検出処理を示すフローチャートである。

【００５４】この図３に示される論理回路エラー検出処
理は、前記ステップ１２４に相当するものである。

【００５５】この図３のステップ１６０では、前記ステ
ップ１１６にて獲得されたエラー検出情報のうち、特
に、期待信号伝播時間を用いたものである。該期待信号
伝播時間は、正常な動作時における信号伝播時間であ
る。従って、動的論理状態表示を行いながら検出される
観測信号伝播時間と、前記期待伝播時間とを比較するこ
とによって、期待値照合エラーを検出することができ
る。又、このような期待値照合エラーが検出された場合
には、本第１実施例においては、表示される論理回路図
上にこれを表示する。

【００５６】続いてステップ１６２では、タイミングエ
ラー検出を行う。これは、前記ステップ１１６で獲得さ
れたエラー検出情報のうち、特に、正常タイミング関係
に関する情報に基づいて行われる。該正常タイミング関
係の情報は、正常な動作時における、複数信号間のタイ
ミング関係を表わす情報である。該ステップ１２４で
は、動的論理状態表示の際に得られる複数信号間の観測
タイミング関係と、前記正常タイミング関係とを比較し
て、競合やハザード等のタイミングエラーとなる論理回
路エラーを検出する。

【００５７】続いて、ステップ１６４では、前記ステッ
プ１６０で検出された期待値照合エラーと、前記ステッ
プ１６２で検出されたタイミングエラーとを、表示中の
論理回路図上に合せて表示する。これらの期待値照合エ
ラーやタイミングエラーを表示することによって、利用
者は、より容易に、競合やハザード等のタイミングエラ
ーや、スキュー等の問題箇所を効果的に見出すことが可
能である。

【００５８】図４は、本第１実施例に用いられているハ
ードウェア構成を示すブロック図である。

【００５９】この図４に示されるように、本願発明の動
的論理状態表示方法が適用された動的論理状態表示装置
は、主として、ＣＰＵ（central processing unit ）５
０と、主記憶装置５２と、ハードディスク装置５４と、
フロッピディスク装置５８と、入出力装置６０と、キー
ボード６２と、ＣＲＴ（cathode ray tube）制御装置６
４a と、ＣＲＴ６４b と、システムバス７０とにより構
成されている。

【００６０】前記ＣＰＵ５０は、前記ハードディスク装
置５４から読み出された前記主記憶装置５２上の本実施
例に係るプログラムモジュール等を実行する。前記ハー
ドディスク装置５４には、本実施例に係るプログラムモ
ジュールやデータ等が記憶されており、必要に応じて前
記主記憶装置５２へと読み出されるようになっている。

【００６１】前記光ディスク装置５６は、前記ハードデ
ィスク装置５４に記憶されているプログラムモジュール
やデータ等のバックアップに用いられている。又、前記
フロッピディスク装置５８は、種々のプログラムモジュ
ールやデータ等の、他のコンピュータシステム等との受
け渡しに用いられている。

【００６２】前記入出力装置６０には、前記キーボード
６２と共にユーザの入力操作に用いられる、マウスが接
続されている。前記キーボード６２は、当該動的論理状
態表示装置の操作をする際に用いられる。又、該キーボ
ード６２は、種々のデータ設定等の際にも用いられてい
る。

【００６３】前記ＣＲＴ制御装置６４a は、ビットマッ
プ表示装置であり、数字等の文字だけでなく、図形や画
像等も前記ＣＲＴ６４b に表示することができる。該Ｃ
ＲＴ制御装置６４a は、前記ＣＲＴ６４b へと、図５を
用いて後述するような論理回路図や、図１２を用いて後
述するような集積レイアウト図等を、必要な文字を混在
させながら表示することができる。

【００６４】なお、前記システムバス７０は、前記ＣＰ
Ｕ５０、前記主記憶装置５２、前記ハードディスク装置
５４、前記光ディスク装置５６、前記フロッピディスク
装置５８、前記入出力装置６０、前記キーボード６２及
び前記ＣＲＴ制御装置６４aの間での、データ等の受け
渡しの際に用いられている。

【００６５】図５は、本第１実施例が対象とする論理回
路の一例の論理回路図である。

【００６６】この図５に示される論理回路図は、対象と
する論理回路の一例を示すと共に、動的論理状態表示の
際に実際に表示されるものである。この図５に示される
論理回路は、合計５個の論理ゲートインスタンスＩ１〜
Ｉ５にて構成されている。以降、これらそれぞれを、イ
ンスタンスＩ１〜Ｉ５と称する。又、これらインスタン
スＩ１〜Ｉ５で構成される論理回路は、入力端子がＡ〜
Ｃとなっており、出力端子がＤ〜Ｇとなっている。又、
小ネットＮ１〜Ｎ７にて、相互に接続されている。前記
小ネットＮ１〜Ｎ６にて、１つのネットが形成されてい
る。又、小ネットＮ７は、１つのネットとなっている。

【００６７】前記インスタンスＩ１は、ＮＯＲゲートで
ある。前記インスタンスＩ２〜Ｉ４は、いずれもインバ
ータゲートである。前記インスタンスＩ５は、Ｄ形フリ
ップフロップである。該Ｄ形フリップフロップは、その
クロック入力の立上りに、そのＤ入力を保持し、これを
出力Ｑとして出力すると共に、これを反転させたものを
Ｑバー出力として出力する。

【００６８】この図５に示される論理回路において、前
述の図１〜図３のフローチャートを参照しながら、本第
１実施例の作用を説明する。

【００６９】まず、前記図１のステップ１１０に示され
る如く、信号伝播速度、即ち各小ネットが含まれるネッ
トに係る前記信号伝播速度Ｔを求める。具体的には、前
記小ネットＮ１〜Ｎ６にて構成されるネットの信号遅延
時間Ｔa 及び、前記小ネットＮ７にて構成されるネット
の信号遅延時間Ｔb を、それぞれ次式にて求める。

【００７０】 Ｔa ＝kt×（ＬＮ１＋ＬＮ２＋ＬＮ３＋ＬＮ４＋ＬＮ５＋ＬＮ６） …（１a ） Ｔb ＝kt×ＬＮ７ …（１b ）

【００７１】上記（１a ）式及び（１b ）式において、
ＬＮ１〜ＬＮ７は、それぞれ、前記小ネットＮ１〜Ｎ７
の仮想配線長である。又、定数Ｋt は、総仮想配線長か
ら該当するネットの信号遅延時間を求める際に用いられ
るものである。該定数Ｋt は、総仮想配線長に係る総キ
ャパシタンス等に従ったものである。

【００７２】このように前記信号遅延時間Ｔa 及びＴb
が求められると、前述の前提条件（Ａ１）〜（Ａ５）に
従って、前記図１の前記ステップ１１２に示される如
く、前記表示変化伝播速度を求める。これらの前提条件
（Ａ１）〜（Ａ５）によって、次式のような関係を得る
ことができる。即ち、１つの最入力端から複数の最出力
端までのそれぞれの信号遅延時間が相互に等しいと仮定
した前提条件（Ａ ３）から、次式が得られる。

【００７３】 Ｔa ＝Ｌ１／Ｖ１＋Ｌ２／Ｖ２ ＝Ｌ１／Ｖ１＋Ｌ３／Ｖ３＋Ｌ５／Ｖ５ ＝Ｌ１／Ｖ１＋Ｌ３／Ｖ３＋Ｌ４／Ｖ４＋Ｌ６／Ｖ６ …（２a ） Ｔb ＝Ｌ７／Ｖ７ …（２b ）

【００７４】なお、上記（２a ）式及び（２b ）式にお
いて、Ｌ１〜Ｌ７は、動的論理状態表示の際に、表示す
る論理回路図上での前記小ネットＮ１〜Ｎ７それぞれの
配線長である。又、Ｖ１〜Ｖ７は、前記ネットＮ１〜Ｎ
７それぞれの、前記表示変化伝播速度である。これら表
示変化伝播速度Ｖ１〜Ｖ６については、前述の前提条件
（Ａ４）〜（Ａ５）に基づいて、更に、次式のような条
件を得ることができる。即ち、表示変化伝播速度Ｖ２で
最出力端に至るネットＮ２は、表示変化伝播速度Ｖ１の
ネットＮ１つながり、表示変化伝播速度Ｖ５で最出力端
に至るネットＮ５は、表示変化伝播速度Ｖ３のネットＮ
３につながり、表示変化伝播速度Ｖ６で最出力端に至る
ネットＮ６は、表示変化伝播速度Ｖ４のネットＶ４につ
ながっている。

【００７５】 Ｖ１＝Ｖ２ …（３a ） Ｖ３＝Ｖ５ …（３b ） Ｖ４＝Ｖ６ …（３c ）

【００７６】従って、上記（２a ）、（２b ）、（３a
）〜（３c ）式から、前記表示変化伝播速度Ｖ１〜Ｖ
７を次式の如く求めることができる。

【００７７】 Ｖ１＝Ｖ２＝（Ｌ１＋Ｌ２）／Ｔa …（４a ） Ｖ３＝Ｖ５＝｛（Ｌ１＋Ｌ２）×（Ｌ３＋Ｌ５）｝／（Ｌ２×Ｔa ） …（４b ） Ｖ４＝Ｖ６＝｛（Ｌ１＋Ｌ２）×（Ｌ３＋Ｌ５）×（Ｌ４＋Ｌ６）｝ ／（Ｌ５×Ｌ２×Ｔa ） …（４c ） Ｖ７＝Ｌ７／Ｔb …（４d ）

【００７８】上記（４a ）式から（４d ）式によって、
各小ネットＮ１〜Ｎ７それぞれの前記表示変化伝播速度
Ｖ１〜Ｖ７が求められると、前記図１のステップ１２
０、１２２、１２４、１２６、又、前記図２や前記図３
に示される如く、動的論理状態表示が可能となる。即
ち、これら表示変化伝播速度Ｖ１〜Ｖ７によって、各経
過時刻における表示される論理回路図上での信号の伝播
状態を表示することが可能である。

【００７９】図６〜図１１は、それぞれ、各経過時刻 t
₁ 〜 t₆ における、前記図５の論理回路図の動的論理状
態表示を行ったものである。

【００８０】これら図６〜図１１においては、各ネット
あるいは各小ネットについて、実線で示されるものは、
何の信号も伝播していない状態である。一点鎖線は、
“１”即ち“Ｈ状態”が伝播している状態である。破線
は、“０”即ち“Ｌ状態”が伝播している状態を示す。

【００８１】まず、図６において、入力端子Ａに“１”
が入力され、入力端子Ｂに“０”が入力されている。こ
れ以外の入力端子及び各ネット及び各小ネットの信号状
態は不定となっている。

【００８２】該時刻 t₁ から所定単位時間経過後、時刻
t₂ においては、前記図７に示される如く、前述のよう
な前記入力端子Ａの入力及び前記入力端子Ｂの入力とに
従って、前記インスタンスＩ１の出力が“０”となり、
これが小ネットＮ１へと伝播している。

【００８３】このインスタンスＩ１の出力“０”は、前
記図８〜前記図１０に示される如く、前記所定単位時間
毎の時刻 t₃ 〜 t₅ となるに従って、前記インスタンス
Ｉ３〜Ｉ５へと伝播していく。一方、前記図９〜図１１
に示される如く、前記入力端子Ｃにも“０”が入力さ
れ、前記インスタンスＩ２及び該インスタンスＩ２の出
力側の小ネットＮ７へと順次伝播していく。

【００８４】前記図１０においては、Ｄ形フリップフロ
ップである前記インスタンスＩ５の入力Ｄに“０”が入
力してから、該インスタンスＩ５のクロック入力ＣＫへ
と、“１”が入力されている。これについては、前記図
１の前記ステップ１１６にて獲得されたエラー検出情報
（正常タイミング関係）に基づいて、タイミングエラー
と判定される。この結果、前記図１０及び前記図１１の
前記インスタンスＩ５の表示が太線となっている。この
ような太線の表示によって、タイミングエラーの検出が
示されている。

【００８５】一方、前記図１１において、“０”を入力
した前記インスタンスＩ３の“１”の出力の伝播が、前
記図１の前記ステップ１１６で獲得されたエラー検出情
報（期待伝播時間）よりも遅いため、出力端子Ｄの表示
が、期待値照合エラーの表示となっている。即ち、該出
力端子Ｄの表示がフリッカ（点滅）となっている。

【００８６】以上説明した通り、本実施例によれば、対
象となる論理回路の論理回路図上に、動的に論理状態の
表示を行うことができるので、該論理回路中での信号伝
播をより容易に把握することができる。更に、予め獲得
されたエラー検出情報によって、期待値照合エラーやタ
イミングエラーをも合せて表示することができるため、
競合やハザード等のタイミングエラーや、スキュー等の
問題箇所をより効果的に見出すことができる。

【００８７】以下、本発明が適用された第２実施例の動
的論理状態表示装置を説明する。該第２実施例の動的論
理状態表示装置は、対象となる論理回路の集積回路レイ
アウト図を表示しながら、これに動的論理状態表示を行
うというものである。本第２実施例で行われる処理は、
前記図１〜図３に示された処理と同様のことを行う。本
第２実施例の処理は、前記第１実施例の処理と比べ、こ
れら図１〜図３のフローチャートにおける、各ステップ
中での処理が一部異なるものである。

【００８８】又、その対象となる論理回路は、例えば前
記図５に示されるようなものである。又、本第２実施例
で動的論理状態表示の際に表示されるものは、図１２〜
図１６に示されるような集積回路レイアウト図である。
これら図１２〜図１６の集積回路レイアウト図は、前記
図５の論理回路図に示される論理回路に対応するもので
ある。

【００８９】又、前記図１２において、斜線で示される
部分は、それぞれ、前記図５に示される前記インスタン
スＩ１〜Ｉ５となっている。又、この図１２の左辺及び
下の辺に示される符号Ａ〜Ｇは、それぞれ、前記図５に
示された入力端子あるいは出力端子である。又、これら
入出力端子Ａ〜Ｇ及びこれらインスタンスＩ１〜Ｉ５を
接続するネットの各小ネットにおいて、横方向の配線は
第１アルミニウム配線層が用いられている。一方、縦方
向の配線は、第２アルミニウム配線層が用いられてい
る。又、必要に応じてコンタクトが用いられ、各層間の
接続が成されている。本第２実施例のこの図１２に示さ
れる集積回路において、実デバイス上（仮想配線上）で
の信号伝播速度ＶＮは次の通りとなっている。

【００９０】（１）第１アルミニウム配線層における、
実デバイス上での信号伝播速度＝ＶＮx （単位：μm ／
ns） （２）第２アルミニウム配線層における、実デバイス上
での信号伝播速度＝ＶＮy （単位：μm ／ns） （３）コンタクトにおける、実デバイス上での信号伝播
速度＝ＶＮz （単位：μm ／ns）

【００９１】又、このようにして信号伝播速度ＶＮ（Ｖ
Ｎx 、ＶＮy 、ＶＮz ）が求められると、動的論理状態
表示の際の表示上の前記表示変化伝播速度Ｖは、実際の
配線長ＬＮと表示上の配線長Ｌとの比、即ち表示倍率Ｒ
に従って求めることができる。これは、本第２実施例
が、実際の集積回路上のレイアウトに対応する、集積回
路レイアウト図上に動的論理状態表示を行うためであ
る。例えば、ある信号伝播速度ＶＮに対して、前記表示
変化伝播速度Ｖは、前記表示倍率Ｒと次式によって求め
ることができる。

【００９２】Ｖ＝Ｒ×ＶＮ …（５）

【００９３】ここで、横方向の表示倍率をＲx とし、縦
方向の表示倍率をＲy とし、コンタクトに関する定数を
Ｒz とすると、前記第１アルミニウム配線層に係る前記
表示変化伝播速度Ｖx 、前記第２アルミニウム配線層に
係る表示変化伝播速度Ｖy 及び前記コンタクトに係る表
示変化伝播速度Ｖz は、次式のように表わすことができ
る。

【００９４】 Ｖx ＝Ｒx ×ＶＮx （第１アルミニウム配線層） …（５a ） Ｖy ＝Ｒy ×ＶＮy （第２アルミニウム配線層） …（５b ） Ｖz ＝Ｒz ×ＶＮz （コンタクト） …（５c ）

【００９５】なお、前記コンタクトについては、１個当
りの長さを一定と仮定すれば、これに係る遅延時間は、
次式に示されるような定数となる。

【００９６】 Ｔz （定数）＝Ｌz ×Ｖz （コンタクトでの遅延時間定数） …（６）

【００９７】このようにして前記図１の前記ステップ１
１２に相当する如く、前記表示変化伝播速度Ｖx 、Ｖy
、Ｖz （Ｔz ）が求められると、これ以降の処理の全
体的流れは、前述の第１実施例と同様のものとなる。例
えば、前記図２の前記ステップ１４０の如く表示変化の
先頭位置を求める際には、本第２実施例では、動的論理
状態表示を行う集積回路レイアウト図を対象として行え
ばよい。

【００９８】前記図１３においては、前記図７に示され
た前記時刻 t₂ における動的論理状態表示に対応するも
のが示されている。前記図１４においては、前記図９に
対応する前記時刻 t₄ のものが示されている。前記図１
５においては、前記図１０に対応する前記時刻 t₅ のも
のが示されている。前記図１６においては、前記図１１
に対応する前記時刻 t₆ のものが示されている。

【００９９】なお、前記図１５及び図１６において、前
記インスタンスＩ５は、右下りの破線の斜線で示されて
いる。これは、前記第１実施例と同様な、前記タイミン
グエラーの検出結果の表示である。又、前記図１６にお
いて、前記出力端子Ｄについては、右上りの破線の斜線
で示されている。これは、前記第１実施例における前述
の期待値照合エラーの検出結果の表示に対応するもので
ある。

【０１００】以上説明した通り、特に、経過時刻に従っ
た前記図１３〜図１６に示される如く、本第２実施例に
おいては、表示される集積回路レイアウト図上に動的論
理状態表示を行うことが可能であり、これによって、論
理回路中での信号伝播をより容易に把握することが可能
である。又、前記図１５や図１６の如く、期待値照合エ
ラーの検出結果やタイミングエラーの検出結果を表示す
ることが可能であり、競合やハザード等のタイミングエ
ラーや、スキュー等の問題箇所を容易に把握することが
可能である。なお、以上に説明した２つの実施例におい
て、本発明に係る請求項の適用は次の通りである。 即ち、まず、請求項１は、第１実施例及び第２実施例に
おいて、共に適用されている。 請求項２は、前述のＡ１〜Ａ５の説明の通り、又ステッ
プ１１２に関する説明の通り、第１実施例で適用されて
いる。第２実施例では、請求項２は適用されていない。 請求項３は、図３のフローチャート、及び該フローチャ
ートに関する説明の通り、第１実施例において適用され
ている。図１５及び図１６の斜線に関して前述したよう
に、請求項３が適用されている第１実施例と同様の、期
待値照合エラーの検出結果の表示、及びタイミングエラ
ーの検出結果の表示が、第２実施例においてなされてい
る。

【０１０１】

【発明の効果】以上説明した通り、本発明によれば、論
理回路中での信号伝播をより容易に把握できるように
し、競合やハザード等のタイミングエラーや、スキュー
等の問題に、より効果的に対処することができるという
優れた効果を得ることができる。

【図面の簡単な説明】

【図１】本発明が適用された第１実施例及び第２実施例
の動的論理状態表示装置の動作を示すフローチャート

【図２】前記第１実施例及び前記第２実施例における論
理状態の表示更新処理を示すフローチャート

【図３】前記第１実施例及び前記第２実施例における論
理回路エラー検出処理を示すフローチャート

【図４】前記第１実施例及び前記第２実施例のハードウ
ェア構成を示すブロック図

【図５】前記第１実施例の動的論理状態表示の際表示さ
れる一例の論理回路図

【図６】前記第１実施例での動的論理状態表示（時刻 t
₁ ）の一例を示す線図

【図７】前記第１実施例での動的論理状態表示（時刻 t
₂ ）の一例を示す線図

【図８】前記第１実施例での動的論理状態表示（時刻 t
₃ ）の一例を示す線図

【図９】前記第１実施例での動的論理状態表示（時刻 t
₄ ）の一例を示す線図

【図１０】前記第１実施例での動的論理状態表示（時刻
t₅ ）の一例を示す線図

【図１１】前記第１実施例での動的論理状態表示（時刻
t₆ ）の一例を示す線図

【図１２】前記第２実施例での動的論理状態表示の際に
表示される集積回路のレイアウト図の一例を示す線図

【図１３】前記第２実施例での動的論理状態表示（時刻
t₂ ）の一例を示す線図

【図１４】前記第２実施例での動的論理状態表示（時刻
t₄ ）の一例を示す線図

【図１５】前記第２実施例での動的論理状態表示（時刻
t₅ ）の一例を示す線図

【図１６】前記第２実施例での動的論理状態表示（時刻
t₆ ）の一例を示す線図

【符号の説明】

５０…ＣＰＵ ５２…主記憶装置 ５４…ハードディスク装置 ５６…光ディスク装置 ５８…フロッピディスク装置 ６０…入出力装置 ６２…キーボード ６４a …ＣＲＴ制御装置 ６４b …ＣＲＴ Ａ〜Ｃ…入力端子 Ｄ〜Ｇ…出力端子 Ｉ１〜Ｉ５…論理ゲートインスタンス Ｎ１〜Ｎ７…小ネット

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】論理回路図上の各ネットを、該論理回路図
   上での各入出力端子と各分岐点とによって、小ネットに
   分割認識し、 各小ネットの、配線上での信号伝播速度を求め、 該信号伝播速度に基づいて、各小ネットの、表示上の表
   示変化伝播速度を求め、 該表示変化伝播速度を用いて、前記論理回路図上の各配
   線上を信号が伝播する様子を、該論理回路図と共に動的
   に表示することを特徴とする動的論理状態表示方法。
2. 【請求項２】請求項１において、 前記信号伝播速度を求める際、これを、該当小ネットが
   含まれるネットに係る前記信号伝播速度として求め、 前記表示変化伝播速度を求める際、各小ネットが含まれ
   るネットの前記信号伝播速度と、該ネットの最入力端か
   ら当該小ネットまでの配線長とに基づいて、各小ネット
   の前記表示変化伝播速度を求めることを特徴とする動的
   論理状態表示方法。
3. 【請求項３】請求項１又は２のいずれか一方において、 予め、期待信号伝播時間と、複数信号間の正常タイミン
   グ関係とを把握しておき、 又、前記信号伝播速度を用いて得られる観測信号伝播時
   間と、前記期待信号伝播時間とを比較して、期待値照合
   エラーを検出すると共に、 前記信号伝播速度を用いて得られる複数信号間の観測タ
   イミング関係と、前記正常タイミング関係とを比較し
   て、タイミングエラーを検出し、 これら期待値照合エラーの検出結果とタイミングエラー
   の検出結果とを、前記動的な表示と共に表示することを
   特徴とする動的論理状態表示方法。