JP2914643B2 - Imaging device - Google Patents
Imaging deviceInfo
- Publication number
- JP2914643B2 JP2914643B2 JP14850493A JP14850493A JP2914643B2 JP 2914643 B2 JP2914643 B2 JP 2914643B2 JP 14850493 A JP14850493 A JP 14850493A JP 14850493 A JP14850493 A JP 14850493A JP 2914643 B2 JP2914643 B2 JP 2914643B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- image
- array
- row
- shaped wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【0001】[0001]
【発明の利用分野】この発明はLEDヘッドやイメージ
センサ等の画像装置に関し、特に画像アレイチップ(以
下、画像アレイと略記する)を多数基板上に配列し、第
1配線に画像アレイチップの個々の画像素子をワイヤボ
ンディングで接続した、画像装置の第1配線の密度の低
下に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image device such as an LED head and an image sensor, and more particularly, to an array of image array chips (hereinafter abbreviated as an image array) on a substrate, and individual image array chips on a first wiring. And a reduction in the density of the first wiring of the image device in which the image elements are connected by wire bonding.
【0002】[0002]
【従来技術】LEDヘッドやイメージセンサ等の画像装
置では、高密度の第1配線が必要とされるため、ガラス
基板に薄膜電極を配線したものが用いられる。例えば解
像度300DPIの画像装置の場合、第1配線も基本的
に84.7μmの配列ピッチが要求され、これをプリン
ト基板上の銅箔のエッチングで形成することは不可能で
ある。このためガラス基板上に真空プロセスで成膜した
薄膜電極が用いられるが、これは画像装置のコストを増
加させる。2. Description of the Related Art In an image device such as an LED head or an image sensor, a high-density first wiring is required, so that a thin film electrode is wired on a glass substrate. For example, in the case of an image device having a resolution of 300 DPI, the arrangement pitch of the first wiring is basically required to be 84.7 μm, and it is impossible to form this by etching a copper foil on a printed circuit board. For this reason, a thin film electrode formed by a vacuum process on a glass substrate is used, but this increases the cost of the image device.
【0003】この問題への対策として、第1配線を2つ
に分割し、画像アレイの列の両側に1つずつ配置するこ
とが提案されている(特開平4−366658号公
報)。図10に、従来例での第1配線を示す。図におい
て、01は硬質プリント基板,02は第2の基板,L1
〜L3はLEDアレイで、第2の基板02に搭載する。
03,04はそれぞれ第1配線で、各32本の信号線か
らなり、05はボンディングパッドの列である。従来例
では、第1配線を2つに分割するので、硬質プリント基
板上の銅箔のエッチングで第1配線03,04を実現で
きる。しかしLEDアレイL1等には底面に共通電極が
あり、第1配線03,04に妨げられずに共通電極に接
続するため第2の基板02を用い、第2の基板02に一
旦共通電極を接続し、ワイヤボンディングで第1の基板
01へ接続する。このようにすると、第2の基板02を
設けるため画像装置のコストが増加し、またLEDアレ
イL1等の搭載精度が低下する。例えば第2の基板02
の厚さが変動すると、LEDアレイL1等の高さが変動
する。さらに第1配線03,04へのLEDアレイL1
等の相対位置の位置決めが難しくなり、かつボンディン
グ距離が延びる。As a countermeasure against this problem, it has been proposed to divide the first wiring into two and arrange one on each side of a column of the image array (Japanese Patent Laid-Open No. 4-366658). FIG. 10 shows a first wiring in a conventional example. In the figure, 01 is a hard printed board, 02 is a second board, L1
L3 is an LED array mounted on the second substrate 02.
Numerals 03 and 04 denote first wirings, each comprising 32 signal lines, and numeral 05 a row of bonding pads. In the conventional example, since the first wiring is divided into two, the first wirings 03 and 04 can be realized by etching the copper foil on the hard printed circuit board. However, the LED array L1 and the like have a common electrode on the bottom surface. The second substrate 02 is used to connect to the common electrode without being hindered by the first wirings 03 and 04, and the common electrode is once connected to the second substrate 02. Then, it is connected to the first substrate 01 by wire bonding. In this case, the cost of the image device increases because the second substrate 02 is provided, and the mounting accuracy of the LED array L1 and the like decreases. For example, the second substrate 02
The height of the LED array L1 and the like changes. Further, the LED array L1 to the first wirings 03, 04
It becomes difficult to position relative positions such as the above, and the bonding distance is extended.
【0004】[0004]
【発明の課題】この発明の課題は、画像アレイの列の片
側に第1配線を設ける場合に比べて、第1配線の密度を
1/2に低下させ、かつスルーホール密度を1/4に低
下させることにより、硬質プリント基板等の安価な基板
を用いることを可能にすることにある。またこの発明の
課題は、多数の画像アレイでの対応する画像素子を相互
に共通接続することにある。SUMMARY OF THE INVENTION An object of the present invention is to reduce the density of the first wiring to one half and to reduce the through hole density to one fourth as compared with the case where the first wiring is provided on one side of the column of the image array. The object of the present invention is to make it possible to use an inexpensive substrate such as a rigid printed circuit board by lowering it. It is also an object of the invention to connect the corresponding picture elements in a number of picture arrays in common.
【0005】[0005]
【発明の構成】この発明は、矩形状の基板上面に、長手
方向に直線状に配列された多数の画像アレイチップと、
該アレイチップの個々の画像素子にボンディングされる
多数の第1配線とを設けた画像装置であって、前記第1
配線は、画像アレイチップ列の両サイドのうちの一方側
に配設され、隣合う2個の画像アレイチップの各々の画
像アレイチップにおける対応する画像素子同士を共通接
続すべくボンディングされる一方側のU字状配線と、他
方側に配設され、隣合う2個の画像アレイチップの各々
の画像アレイチップにおける対応する画像素子同士を共
通接続すべくボンディングされる他方側のU字状配線と
で構成され、かつ前記一方側のU字状配線と他方側のU
字状配線は、それぞれ画像アレイチップ2個単位で分断
され、各画像素子は一方側のU字状配線と他方側のU字
状配線のいずれかのみに接続され、さらに基板下面に第
2配線を設けて、スルーホールを介して該第2配線と前
記一方側のU字状配線を電気的に接続することにより、
分断された一方側のU字状配線間を相互に接続すると共
に、スルーホールを介して該第2配線と前記他方側のU
字状配線を電気的に接続することにより、分断された他
方側のU字状配線間を相互に接続したことを特徴とす
る。According to the present invention, there are provided a plurality of image array chips arranged linearly in a longitudinal direction on an upper surface of a rectangular substrate;
An image device provided with a plurality of first wirings bonded to individual image elements of the array chip;
The wiring is disposed on one of the two sides of the image array chip row, and is bonded to one side of the two adjacent image array chips so as to commonly connect corresponding image elements in each image array chip. And a U-shaped wiring on the other side, which is provided on the other side and is bonded to connect the corresponding image elements of each of the two adjacent image array chips in common. And the U-shaped wiring on one side and the U-shaped wiring on the other side
The U-shaped wiring is divided into two image array chips, and each image element is connected to one of the U-shaped wiring on one side and the U-shaped wiring on the other side. By electrically connecting the second wiring and the one-sided U-shaped wiring via a through hole,
The divided U-shaped wirings on one side are connected to each other, and the second wiring and the U-shaped wiring on the other side are connected through a through hole.
The U-shaped wires on the other side are electrically connected to each other by electrically connecting the U-shaped wires.
【0006】画像装置は、実施例で示したLEDヘッド
の他に、イメージセンサやPLZT光ヘッド等、多数の
画像アレイを列状に基板に配列したものであれば良い。[0006] In addition to the LED head shown in the embodiment, the image device may be any device having a large number of image arrays, such as an image sensor and a PLZT optical head, arranged on a substrate in rows.
【0007】[0007]
【発明の作用】この発明では、画像アレイチップの列の
両サイドに、一方側のU字状配線と他方側のU字状配線
を設ける。この結果、各第1配線の密度は1/2に低下
する。一方側のU字状配線及び他方側のU字状配線は、
画像アレイチップ2個単位で構成されて、相互に分断さ
れている。各画像アレイチップの対応する画像素子同士
が一方側のU字状配線や他方側のU字状配線を介して共
通接続される。そして画像アレイチップ2個毎に設けた
一方側のU字状配線や他方側のU字状配線は、基板の下
面に設けた第2配線にスルーホールを介して接続される
ので、画像装置全体にわたり、各画像アレイチップの対
応する画像素子同士が共通接続される。スルーホールの
密度は、画像アレイチップの列の片側に一方側のU字状
配線を設け、他方の側に他方側のU字状配線を設けるこ
とにより、1/2に低下する。そして一方側のU字状配
線や他方側のU字状配線はU字状で、1本の配線が2個
の画像素子にボンディングされるので、1つのスルーホ
ールで2個の画像素子に対応する。これらのため、スル
ーホールの密度は全体で1/4に低下する。According to the present invention, a U-shaped wiring on one side and a U-shaped wiring on the other side are provided on both sides of a row of the image array chip. As a result, the density of each first wiring is reduced to half. The U-shaped wiring on one side and the U-shaped wiring on the other side
It is composed of two image array chips and is separated from each other. The corresponding image elements of each image array chip are commonly connected via a U-shaped wiring on one side or a U-shaped wiring on the other side. The U-shaped wiring on one side and the U-shaped wiring on the other side provided for every two image array chips are connected to the second wiring provided on the lower surface of the substrate via through holes, so that the entire image device is Over, the corresponding image elements of each image array chip are commonly connected. The density of the through holes is reduced to half by providing one side of the U-shaped wiring on one side of the row of the image array chip and providing the other side of the U-shaped wiring on the other side. The U-shaped wiring on one side and the U-shaped wiring on the other side are U-shaped, and one wiring is bonded to two image elements, so one through hole corresponds to two image elements. I do. For these reasons, the density of the through-holes is reduced to 1/4 as a whole.
【0008】第1配線密度が1/2に低下し、スルーホ
ール密度が1/4に低下すると、ガラスエポキシ等の安
価な硬質プリント基板を用いることができ、第1配線も
銅箔のエッチング等で製造することができ、スルーホー
ルも機械加工等で簡単に製造することができる。このた
め、従来のガラス基板と真空プロセスによる薄膜配線、
紫外線硬化樹脂の露光や現像等によるビアホール加工に
よる多層配線に比べ、極めて簡単で製造容易な基板を用
いることができる。When the first wiring density is reduced to 、 and the through hole density is reduced to 4, an inexpensive hard printed circuit board such as glass epoxy can be used. And through holes can be easily manufactured by machining or the like. For this reason, conventional glass substrates and thin film wiring by vacuum process,
A substrate that is extremely simple and easy to manufacture can be used as compared with a multilayer wiring formed by via hole processing by exposing or developing an ultraviolet curable resin.
【0009】好ましくは、前記の画像アレイを、半導体
基板上に画像素子の列の一方の側に第1の電極パッドの
列を設け、他方の側に第2の電極パッドの列を設けたも
のとし、かつ画像アレイの、中央の2個の画像素子を同
じ電極パッドの列に接続し、中央の2個の画像素子を除
く各画像素子を、中央から左右へと第1及び第2の電極
パッドの列に交互に接続して、前記アレイの両端の画像
素子を同じ電極パッドの列に接続し、さらに、第1の電
極パッドの列を一方側のU字状配線に、第2の電極パッ
ドの列を他方側のU字状配線にそれぞれボンディングす
る。このことは、画像アレイ内での画像素子と電極パッ
ドとの接続に関し、例えば画像アレイ当たり64個の画
像素子があるものとして説明する。この場合中央の2個
の画像素子は、ドット番号32,33の画像素子で、こ
れらが同じ電極パッドの列に接続され、中央の左右では
1個置きに同じ電極パッドの列に画像素子を接続するの
で、ドット番号2,4,6,…,32,33,35,
…,63の画像素子が一方の電極パッドの列に接続され
る。またドット番号1,3,5,…,31,34,3
6,…,64の画像素子が他方の電極パッドの列に接続
される。画像素子の列をこのように2つの電極パッドの
列に接続し、この画像アレイを2個単位で前記のU字状
配線に接続すると、例えばドット番号64の画像素子と
ドット番号1の画像素子とが同じ配線に共通接続され、
ドット番号63の画像素子とドット番号2の画像素子も
同様に共通接続される。このようにして対応する画像素
子(この場合はドット番号の和が画像アレイ当たりの画
像素子の数+1)が共通接続されることになる。Preferably, the above-mentioned image array is provided with a row of first electrode pads on one side of a row of picture elements on a semiconductor substrate and a row of second electrode pads on the other side. And two image elements at the center of the image array are connected to the same row of electrode pads, and each of the image elements except the two image elements at the center is shifted from the center to the left and right by first and second electrodes. The image elements at both ends of the array are connected to the same row of electrode pads alternately connected to the row of pads, and the first row of electrode pads is connected to the U-shaped wiring on one side, and the second electrode The row of pads is bonded to the U-shaped wiring on the other side. This relates to the connection between the image elements and the electrode pads in the image array, for example, assuming that there are 64 image elements per image array. In this case, the two image elements at the center are the image elements of dot numbers 32 and 33, which are connected to the same row of electrode pads. , 32, 33, 35,
, 63 image elements are connected to one row of the electrode pads. .., 31, 34, 3
.., 64 are connected to the other row of electrode pads. When a row of image elements is connected to a row of two electrode pads in this way, and this image array is connected to the U-shaped wiring in a unit of two, for example, an image element having a dot number of 64 and an image element having a dot number of 1 are obtained. Are commonly connected to the same wiring,
Similarly, the image element of dot number 63 and the image element of dot number 2 are commonly connected. In this way, the corresponding image elements (in this case, the sum of the dot numbers is the number of image elements per image array + 1) are commonly connected.
【0010】一方これとは逆に、例えば画像アレイの奇
数ドットの画像素子は全て第1の列の電極パッドに接続
し、偶数ドットの素子は全て第2の列の電極パッドに接
続すると、第1配線が複雑化する。この場合、アレイの
最後の素子(ドット番号64等)に接続した電極パッド
は第2の列にあり、次のアレイの先頭の素子(ドット番
号1)に接続した電極パッドは第1の列にある。一方折
り返し配線では、ドット番号64の素子とドット番号1
の素子は同じ個別配線に接続される。そこでドット番号
64の素子の電極パッドとドット番号1の素子の電極パ
ッドの列が異なると、第1配線への接続が難しくなる。Conversely, for example, when all the image elements of the odd dots of the image array are connected to the electrode pads of the first row and all the elements of the even dots are connected to the electrode pads of the second row, One wiring is complicated. In this case, the electrode pad connected to the last element (dot number 64, etc.) of the array is in the second column, and the electrode pad connected to the first element (dot number 1) of the next array is in the first column. is there. On the other hand, in the folded wiring, the element of dot number 64 and the element of dot number 1
Are connected to the same individual wiring. Therefore, if the row of the electrode pad of the element of the dot number 64 is different from the row of the electrode pad of the element of the dot number 1, the connection to the first wiring becomes difficult.
【0011】この問題を除くには第1配線を交わらせる
か、駆動IC側で画像データを並べ替えるかになる。第
1配線を交わらせるとは2つの第1配線がクロスする部
分を作ることで、例えば一方側のU字状配線が他方側の
U字状配線の側に入り込み、他方側のU字状配線も一方
側のU字状配線の側に入り込むことである。これは第1
配線のパターンを複雑にし、硬質プリント基板では第1
配線を実現できなくなる。駆動IC側で画像データを並
べ替えるとは第1配線が交わらないように駆動ICでデ
ータの並び替えを行うことで、これは駆動ICを複雑に
する。To eliminate this problem, the first wiring must be crossed or the image data is rearranged on the driving IC side. To cross the first wiring means to make a portion where the two first wirings cross each other. For example, the U-shaped wiring on one side enters the U-shaped wiring on the other side and the U-shaped wiring on the other side. Also enters the one side of the U-shaped wiring. This is the first
The wiring pattern is complicated, and the first is
Wiring cannot be realized. Rearranging the image data on the drive IC side involves rearranging the data in the drive IC so that the first wiring does not cross, which complicates the drive IC.
【0012】[0012]
【実施例】図1,図2に、LEDヘッドを例に、実施例
を示す。図1において、2はガラスエポキシ基板等の硬
質プリント基板で、その上面土にLEDアレイL1〜L
40を直線状に配列する。ここでは解像度300DPI
のA4用紙対応とし、各LEDアレイL1〜L40での
LEDの配列ピッチを84.7μm,アレイ当りのLE
Dの個数を64個とする。基板2の上面には、2組の第
1配線4,6を設け、一方側のU字状配線4はLEDア
レイの列の図での上側に、他方側のU字状配線6は図で
の下側に配置する。実施例ではLEDアレイ単位での時
分割駆動を行うので、第1配線の総数は64本となり、
これを1/2ずつに分割して、一方側のU字状配線4と
他方側のU字状配線6とにそれぞれ32本ずつの信号線
を設ける。8はボンディングパッドの列で、LEDアレ
イL1〜L40の各LEDに接続した電極にワイヤボン
ディングするためのパッドを、列状に配置したものであ
る。各ボンディングパッドの列8は2個のLEDアレイ
単位で配置され、パッドの数は64個のLEDの1/2
を片側の配線に接続し、かつLEDアレイ2個を担当す
ることから、64個となる。1 and 2 show an embodiment using an LED head as an example. In FIG. 1, reference numeral 2 denotes a hard printed board such as a glass epoxy board, and LED arrays L1 to L
40 are arranged linearly. Here, the resolution is 300 DPI
A4 size paper, the LED array pitch of each LED array L1 to L40 is 84.7 μm, and the LE per array
The number of D is 64. Two sets of first wirings 4 and 6 are provided on the upper surface of the substrate 2, one U-shaped wiring 4 is on the upper side in the drawing of the LED array column, and the other U-shaped wiring 6 is on the drawing. Placed under In the embodiment, since time-division driving is performed for each LED array, the total number of first wirings is 64,
This is divided into ず つ, and the U-shaped wiring 4 on one side and the U-shaped wiring 6 on the other side are each provided with 32 signal lines. Reference numeral 8 denotes a row of bonding pads, in which pads for wire bonding to electrodes connected to each LED of the LED arrays L1 to L40 are arranged in a row. The row 8 of each bonding pad is arranged in units of two LED arrays, and the number of pads is の of 64 LEDs.
Is connected to the wiring on one side, and is responsible for two LED arrays.
【0013】10,10は基板2の左右に設けた第1配
線引き出し部で、それぞれ64本の信号線からなり、1
2,12は駆動ICである。実施例での第1配線4,6
の特徴は、LEDアレイ2個毎に分断されていることに
ある。例えば第1配線4はLEDアレイ2個毎に設けら
れ、LEDアレイの近傍の配線端部にボンディングパッ
ドの列8を設けてある。そして第1配線4は、ボンディ
ングパッドの列8が終端となる。このことは第1配線6
でも同様で、ボンディングパッドの列8が終端となり、
ボンディングパッドの列8はLEDアレイL1〜L40
の近傍に設けてある。分断した第1配線4,6はスルー
ホール14を用いて、相互に接続する。第1配線の引き
出し部10には、32個のスルーホール14を並べたス
ルーホールの列16があり、これを基板2の下面(裏
面)の配線を介して、第1配線6に設けた32個のスル
ーホール14(これを総称してスルーホールの列22と
いう)から接続する。同様に第1配線の引き出し部10
には、32個のスルーホール14からなるスルーホール
の列18を設け、基板2の下面を介して、第1配線4の
スルーホールの列20へ接続する。スルーホールの列2
0での、スルーホールの個数は同様に32個である。ス
ルーホールは大きな配線面積を必要とするため、スルー
ホールの列20,22は好ましくは複数列設け、かつさ
らに好ましくは第1配線4,6の方向に斜めに設ける。
例えば各スルーホールは、周囲の配線とのギャップを含
めると、1個当たり約0.5mmの配線幅を必要とす
る。実施例では、スルーホールの列20,22を各2列
とし、かつ中央で折り返して実質的に4列とした。また
スルーホールの列20,22は第1配線4,6の方向に
約45度傾けて配置した。Reference numerals 10 and 10 denote first wiring leading portions provided on the left and right sides of the substrate 2, each comprising 64 signal lines.
2 and 12 are drive ICs. First wirings 4 and 6 in embodiment
Is that the LED array is divided every two LED arrays. For example, the first wiring 4 is provided for every two LED arrays, and a row 8 of bonding pads is provided at a wiring end near the LED array. Then, the first wiring 4 ends at the row 8 of the bonding pads. This means that the first wiring 6
Similarly, the row 8 of the bonding pad is terminated,
The row 8 of the bonding pad includes the LED arrays L1 to L40.
In the vicinity of. The divided first wirings 4 and 6 are connected to each other using the through holes 14. The lead-out portion 10 of the first wiring has a through-hole row 16 in which 32 through-holes 14 are arranged. The through-hole 16 is provided on the first wiring 6 via the wiring on the lower surface (back surface) of the substrate 2. The connection is made from a plurality of through holes 14 (collectively referred to as a row 22 of through holes). Similarly, the lead portion 10 of the first wiring
Is provided with a row 18 of through holes composed of 32 through holes 14, and is connected to a row 20 of through holes of the first wiring 4 via the lower surface of the substrate 2. Row 2 of through holes
At 0, the number of through holes is also 32. Since the through-holes require a large wiring area, the through-hole rows 20 and 22 are preferably provided in a plurality of rows, and more preferably diagonally in the direction of the first wirings 4 and 6.
For example, each through hole requires a wiring width of about 0.5 mm per one including a gap with the surrounding wiring. In the embodiment, the rows 20 and 22 of the through holes are each two rows, and are turned back at the center to be substantially four rows. The rows 20 and 22 of the through holes are arranged at an angle of about 45 degrees in the direction of the first wirings 4 and 6.
【0014】図2に、基板2の下面での配線を示す。2
4,26は第2配線でそれぞれ32本の信号線からな
り、他方側の第2配線26は第1配線6に接続するため
のもので、スルーホールの列16により、第1配線引き
出し部10に接続され、スルーホールの列22を介して
第1配線6に接続される。一方側の第2配線24は第1
配線4に接続するためのもので、スルーホールの列18
を介して第1配線引き出し部10に接続され、スルーホ
ールの列20を介して第1配線4に接続される。FIG. 2 shows wiring on the lower surface of the substrate 2. 2
Reference numerals 4 and 26 denote second wirings each composed of 32 signal lines, and the second wiring 26 on the other side is used to connect to the first wiring 6. , And connected to the first wiring 6 via a row 22 of through holes. The second wiring 24 on one side is the first
For connecting to the wiring 4, a row of through holes 18
Is connected to the first wiring lead-out portion 10 through the column, and is connected to the first wiring 4 through the row 20 of through holes.
【0015】図1に戻り、LEDアレイL1〜L40の
底面には共通電極があり、基板2の上面上で第1配線
6,6の隙間を介して共通電極端子30に接続する。L
EDヘッドのこれ以外の構成、例えばハウジングやレン
ズアレイ等は周知であり、ここでは説明を省略する。Returning to FIG. 1, a common electrode is provided on the bottom surface of the LED arrays L1 to L40, and is connected to the common electrode terminal 30 on the upper surface of the substrate 2 via a gap between the first wirings 6 and 6. L
Other configurations of the ED head, such as a housing and a lens array, are well known, and description thereof is omitted here.
【0016】実施例の作用を示す。LEDアレイ単位で
の時分割駆動を行い、各LEDアレイL1〜L40のL
EDの数が各64個なので、必要な第1配線の本数は6
4本である。実施例ではこれを第1配線4,6にそれぞ
れ32本ずつ分割し、各第1配線4,6では信号線が中
間で向きを変えて1回折り返すので、個々の第1配線
4,6当たりで基板2の長手方向に沿って見た信号線の
本数は、32×2の64本となる。ガラスエポキシ基板
等の硬質プリント基板2を用い、銅箔のエッチングで信
号線を設けると、線幅が50μm,線と線との間のギャ
ップが50μmで配線できる。このため第1配線4,6
の最小幅は、64×100μmの6.4mmとなる。個
々のLEDアレイL1〜L40の長さが84.7μm×
64の約5.4mmで、アレイ2個で10.8mmとな
るため、6.4mm幅の第1配線4,6を収容できる。
このように、硬質プリント基板2を用い、銅箔のエッチ
ングで第1配線4,6を実現できる。The operation of the embodiment will be described. Time-division driving is performed in LED array units, and L of each LED array L1 to L40 is
Since the number of EDs is 64 each, the number of required first wirings is 6
There are four. In the embodiment, this is divided into 32 lines each of the first wirings 4 and 6, and in each of the first wirings 4 and 6, the signal line changes in the middle and turns back once, so that each of the first wirings 4 and 6 Thus, the number of signal lines viewed along the longitudinal direction of the substrate 2 is 32 × 2 = 64. When a hard printed board 2 such as a glass epoxy board or the like is used and a signal line is provided by etching a copper foil, wiring can be performed with a line width of 50 μm and a gap between the lines of 50 μm. Therefore, the first wirings 4, 6
Is 6.4 mm of 64 × 100 μm. The length of each of the LED arrays L1 to L40 is 84.7 μm ×
Since 64 is about 5.4 mm, and two arrays are 10.8 mm, the first wirings 4 and 6 having a width of 6.4 mm can be accommodated.
Thus, the first wirings 4 and 6 can be realized by etching the copper foil using the hard printed board 2.
【0017】スルーホール14には、1個当たり0.5
mmの配線幅を必要とし、32個を直線状に並べると1
6mmが必要となる。そこで実施例では4列にしかも斜
めに配列する。1列当たりのスルーホールの数を8個と
し、45度傾けて配列すると、配線幅は0.5×8÷
1.414の2.8mmとなる。これ以外にスルーホー
ルを設けない24本の配線幅2.4mmがあり、1列当
たり合計5.2mmで配線できる。LEDアレイL1〜
L40の各々の長さは5.4mmで、その1個当たり
5.2mmのスルーホールの列20,22等を2列に設
けるので、スルーホール14を用いても無理なく配線で
きる。なおスルーホール14を設けるのは、硬質プリン
ト基板2を用いるため容易である。Each through hole 14 has 0.5
mm wiring width is required.
6 mm is required. Therefore, in this embodiment, four rows are arranged diagonally. When the number of through holes per row is set to 8 and arranged at an angle of 45 degrees, the wiring width becomes 0.5 × 8 mm.
It becomes 2.8 mm of 1.414. In addition, there are 24 wiring widths of 2.4 mm without through holes, and wiring can be performed with a total of 5.2 mm per row. LED array L1
The length of each L40 is 5.4 mm, and the rows 20, 22 and the like of 5.2 mm per hole are provided in two rows. Therefore, even if the through holes 14 are used, wiring can be performed without difficulty. It is to be noted that the provision of the through holes 14 is easy because the rigid printed circuit board 2 is used.
【0018】第1配線4,6は、LEDアレイL1〜L
40の付近にボンディングパッドの列8を設けている。
このためボンディング距離が短く、しかもアレイ1個当
たり64本のボンディングワイヤの内で32本が図の上
側へ、32本が図の下側へ向き、ワイヤボンディングが
容易で短絡の可能性も低い。次に図10の従来例と比較
すると明らかなように、実施例では第1配線4,6が占
める図での上下方向の幅が、従来例の約1/2となる。
図10の従来例では、ボンディングパッドの列05より
もLEDアレイ側に第1配線03,04が延びて折り返
し、第1配線03,04の幅がボンディングパッドの列
05の片側の約2倍となっている。これに対して実施例
では、ボンディングパッドの列8が第1配線4,6の終
端である。この結果、第1配線4,6の幅を従来例の約
1/2に短縮し、基板2の幅を小さくすることができ
る。またボンディングパッドの列8とLEDアレイL1
〜L40との間隔を小さくし、ワイヤボンディングを容
易にすることができる。The first wirings 4 and 6 include LED arrays L1 to L
A row 8 of bonding pads is provided near 40.
Therefore, the bonding distance is short, and among the 64 bonding wires per array, 32 wires are directed to the upper side of the drawing and 32 are directed to the lower side of the drawing, so that wire bonding is easy and the possibility of short-circuiting is low. Next, as is clear from comparison with the conventional example of FIG. 10, in the embodiment, the width in the vertical direction in the figure occupied by the first wirings 4 and 6 is about 1/2 of the conventional example.
In the conventional example of FIG. 10, the first wirings 03 and 04 extend toward the LED array side from the bonding pad row 05 and are folded back, and the width of the first wirings 03 and 04 is about twice as large as one side of the bonding pad row 05. Has become. On the other hand, in the embodiment, the row 8 of the bonding pad is the end of the first wiring 4, 6. As a result, the width of the first wirings 4 and 6 can be reduced to about 1/2 of the conventional example, and the width of the substrate 2 can be reduced. Also, row 8 of bonding pads and LED array L1
To L40 can be reduced to facilitate wire bonding.
【0019】次に従来例では、LEDアレイL1等の裏
面の共通電極を第1配線03,04と交差させずに接続
するため、第2の基板02を用いている。しかし実施例
では、第1配線6はLEDアレイ2個毎に分離されてい
るので、その間の隙間から共通電極端子30へ接続する
ことができる。Next, in the conventional example, the second substrate 02 is used in order to connect the common electrodes on the back surface of the LED array L1 and the like without intersecting with the first wirings 03 and 04. However, in the embodiment, since the first wiring 6 is separated for every two LED arrays, the first wiring 6 can be connected to the common electrode terminal 30 from a gap between them.
【0020】[0020]
【第2の実施例】図3に、第2の実施例を示す。図にお
いて、32は新たな硬質プリント基板、34は新たな第
1配線で、第1配線34をLEDアレイL1〜L40の
裏面を通過させ、第1配線34側のボンディングパッド
の列8を図での上側に設けた。このためLEDアレイL
1〜L40と第1配線34の間に、図示しない層間絶縁
膜を設けた。これ以外の点では、図1,図2の実施例と
同様である。効果上の比較では、図3の実施例は層間絶
縁膜を必要とし、かつボンディングパッドの列8,8が
LEDアレイL1〜L40の片側に配置されるので、ワ
イヤボンディングが難しくなる。Second Embodiment FIG. 3 shows a second embodiment. In the figure, reference numeral 32 denotes a new hard printed board, reference numeral 34 denotes a new first wiring, which passes the first wiring 34 through the back surface of the LED arrays L1 to L40, and shows a row 8 of bonding pads on the first wiring 34 side. Provided on the upper side. Therefore, the LED array L
An interlayer insulating film (not shown) was provided between 1 to L40 and the first wiring 34. The other points are the same as those of the embodiment of FIGS. In comparison in terms of effect, the embodiment of FIG. 3 requires an interlayer insulating film, and since the rows 8, 8 of the bonding pads are arranged on one side of the LED arrays L1 to L40, wire bonding becomes difficult.
【0021】[0021]
【第3の実施例】図4〜図8を用いて、第3の実施例を
説明する。図4に、LEDアレイ40を示す。このLE
Dアレイ40は、図1〜図3の各実施例にも用いること
が好ましい。42は発光体で1アレイ当たり64個1列
に設け、44は電極パッドで、発光体42の列の図での
上下2列に配置する。電極パッド44の配列の特徴は、
中央に位置する対称軸46に関して折り返し対称である
点である。対称軸46はアレイ40の長手方向の中心に
あり、その向きはアレイ40の短片方向に平行である。
この結果先頭の発光体42−1と最後の発光体42−6
4が同じ電極パッドの列(図の下側の列)に現れる。こ
のように両端の発光体42−1,42−64を同じ列の
電極パッド44−1,44−64に接続し、アレイの中
央で発光体42パッド44との接続関係が対称となるL
EDアレイ40を線対称のアレイと呼ぶ。Third Embodiment A third embodiment will be described with reference to FIGS. FIG. 4 shows the LED array 40. This LE
The D array 40 is preferably used in each of the embodiments shown in FIGS. Reference numeral 42 denotes luminous bodies provided in 64 rows and 1 row per array, and 44 denotes electrode pads, which are arranged in two rows above and below the row of luminous bodies 42. The feature of the arrangement of the electrode pads 44 is as follows.
This is a point that is folded back and symmetrical with respect to the symmetry axis 46 located at the center. The axis of symmetry 46 is at the longitudinal center of the array 40 and its orientation is parallel to the short direction of the array 40.
As a result, the first luminous body 42-1 and the last luminous body 42-6
4 appear in the same row of electrode pads (lower row in the figure). In this manner, the light-emitting members 42-1, 42-64 at both ends are connected to the electrode pads 44-1, 44-64 in the same row, and the connection relationship with the light-emitting member 42 pad 44 is symmetrical at the center of the array.
The ED array 40 is called a line-symmetric array.
【0022】図5に比較のため、変形例のLEDアレイ
50を示す。54は電極パッドで発光体42の上下両側
に2列に配置したことは変わらないが、アレイ50の主
面に直交する回転軸56に関して180度対称である点
が異なる。この結果先頭の発光体42−1は下側の電極
パッドの列に、最後の発光体64は上側の電極パッドの
列に接続される。アレイの中心の点に関して180度回
転で対称となるアレイ50を、点対称のアレイと呼ぶ。FIG. 5 shows a modified LED array 50 for comparison. Numeral 54 denotes electrode pads which are arranged in two rows on the upper and lower sides of the light emitting body 42, except that they are 180 degrees symmetric with respect to a rotation axis 56 orthogonal to the main surface of the array 50. As a result, the first light emitter 42-1 is connected to the lower electrode pad row, and the last light emitter 64-1 is connected to the upper electrode pad row. An array 50 that is symmetrical about the center point of the array by a 180 degree rotation is referred to as a point symmetric array.
【0023】図4の線対称のアレイ40と図5の点対称
のアレイ50とで、第1配線4,6への接続がどのよう
に変わるかを、図6(アレイ40),図7(アレイ5
0)に示す。図の60は、ワイヤボンディングパッドで
ある。アレイ40では、左側のアレイの最後の発光体
(ドット番号64)に接続した電極パッド44−64
と、右側のアレイの先頭の発光体(ドット番号1)に接
続した電極パッド44−1とが同じ列に現れる。そして
これらの2つの電極パッド44−1,44−64は第1
配線6の中央の同じ個別配線に接続すべきもので、これ
ら同じ列にあることにより、第1配線6への接続が容易
になる。このことはアレイの境目での電極パッド44−
1,44−64に限らず、同じ個別配線に接続すべき電
極パッドは同じ列上に現れる。パッドの接続関係はドッ
ト番号の和で定まり、ドット番号の和が65になる2つ
のパッドは同じ列上にある。例えば先の例では、ドット
番号64とドット番号1に接続した電極パッド44−
1,44−64は同じ列に現れた。ところで駆動IC1
2には、アレイ毎に画像データの向きを反転する機能が
備えられている。これは折り返し配線を用いることの結
果で、実施例のために特に設けた機能ではない。そして
電極パッド44−64と次のアレイでの電極パッド44
−1が同じ個別配線に接続されれば、自然と各発光体4
2は正しい位置の個別配線に接続される。FIGS. 6A and 6B show how the connection to the first wirings 4 and 6 is changed between the line symmetric array 40 of FIG. 4 and the point symmetric array 50 of FIG. Array 5
0). Reference numeral 60 in the figure is a wire bonding pad. In array 40, electrode pads 44-64 connected to the last illuminant (dot number 64) in the left array
And the electrode pad 44-1 connected to the first light emitter (dot number 1) of the right array appears in the same column. And these two electrode pads 44-1 and 44-64 are the first
The connection should be made to the same individual wiring in the center of the wiring 6, and being in these same columns facilitates connection to the first wiring 6. This means that the electrode pads 44-
The electrode pads to be connected to the same individual wiring, not limited to 1, 44-64, appear on the same column. The connection relationship between the pads is determined by the sum of the dot numbers, and the two pads whose sum of the dot numbers is 65 are on the same row. For example, in the above example, the electrode pad 44-connected to the dot number 64 and the dot number 1-
1,44-64 appeared in the same row. By the way, drive IC1
2 has a function of inverting the direction of image data for each array. This is a result of using the folded wiring, and is not a function provided specifically for the embodiment. The electrode pads 44-64 and the electrode pads 44 in the next array
If -1 are connected to the same individual wiring, each luminous body 4 naturally
2 is connected to the individual wiring at the correct position.
【0024】これに対して点対称のアレイ50では、第
1配線4,6のパターンが複雑になる。公知のLEDア
レイの大部分は点対称で、これはアレイの向きを間違え
て(180度方向を反転して)搭載しても、同じになる
ようにするためである。しかし点対称のアレイ50では
左のアレイのパッド54−64と右のアレイのパッド5
4−1とが別の列にあり、このため第1配線6をアレイ
50の底部をくぐらせて反対側に引き出さねばならな
い。同様に電極パッド54−2と電極パッド54−63
は別の列にあり、第1配線4もアレイ50の底部を通過
させねばならない。このため同じ部分に、第1配線4と
第1配線6とが入り交じることになる。この明細書では
これを第1配線の交わりと呼ぶ。第1配線4,6の交わ
りを避ける条件はアレイを線対称とすることで、点対称
のアレイ50で交わりを避けるには駆動IC12でデー
タを並び替えねばならない。即ち図7の左側のアレイを
駆動する際には、偶数ドットの画像データを第1配線6
に、奇数ドットの画像データを第1配線4に供給し、右
側のアレイでは奇数ドットの画像データを第1配線6
に、偶数ドットの画像データを第1配線4に供給せねば
ならない。これは偶数番目のデータと奇数番目のデータ
の並び替えである。On the other hand, in the point-symmetric array 50, the patterns of the first wirings 4 and 6 become complicated. Most of the known LED arrays are point-symmetric, so that the same orientation is obtained even if the array is mounted in the wrong orientation (reversed 180 degrees). However, in point symmetric array 50, pads 54-64 of the left array and pad 5 of the right array
4-1 is in a different column, so that the first wiring 6 must be drawn through the bottom of the array 50 to the opposite side. Similarly, the electrode pads 54-2 and 54-63
Are in another column, and the first wiring 4 must also pass through the bottom of the array 50. For this reason, the first wiring 4 and the first wiring 6 intersect at the same portion. In this specification, this is called the intersection of the first wiring. The condition for avoiding the intersection of the first wirings 4 and 6 is that the array is line-symmetric. To avoid the intersection in the point-symmetric array 50, the data must be rearranged by the drive IC 12. That is, when driving the array on the left side of FIG.
The odd-numbered dot image data is supplied to the first wiring 4, and the odd-numbered dot image data is supplied to the first wiring 6 in the right array.
Then, even-dot image data must be supplied to the first wiring 4. This is a rearrangement of even-numbered data and odd-numbered data.
【0025】図8に、第3の実施例での硬質プリント基
板82の配線パターンを示す。図において84はスルー
ホールの列で、86は第3第1配線、88は第4第1配
線である。第1配線86,88は折り返し配線で、両端
の画像アレイL1,L40を駆動IC12に接続する。
図1の配線パターンとの違いは、スルーホールの数が減
少することである。例えば各アレイを64ドット,アレ
イの数を40個とし、スルーホールの数を64個単位で
数えると、図1ではアレイが20組生じ、両側に2つ駆
動IC12,12があるので、スルーホールは20+2
の22組となる。図8のパターンではアレイ2個毎のグ
ループが19組で、両側に駆動IC12と両端のアレイ
L1,L40とに接続した第1配線86,88があるの
でこれに2組のスルーホールを必要とし、合計でスルー
ホールは21組となり、1組スルーホールを減少させる
ことができる。FIG. 8 shows a wiring pattern of the hard printed circuit board 82 in the third embodiment. In the figure, 84 is a row of through holes, 86 is a third first wiring, and 88 is a fourth first wiring. The first wirings 86 and 88 are folded wirings, and connect the image arrays L1 and L40 at both ends to the driving IC 12.
The difference from the wiring pattern of FIG. 1 is that the number of through holes is reduced. For example, if each array is 64 dots, the number of arrays is 40, and the number of through holes is counted in units of 64, in FIG. 1 there are 20 sets of arrays, and there are two drive ICs 12 on both sides. Is 20 + 2
22 sets. In the pattern of FIG. 8, there are 19 groups of groups for every two arrays, and there are first wirings 86 and 88 connected to the driving IC 12 and the arrays L1 and L40 at both ends, so that two sets of through holes are required. The total number of through-holes becomes 21 sets, and one set of through-holes can be reduced.
【0026】[0026]
【実施例4】図4のアレイ40では発光体42の上下に
電極パッド44の列を設けたが、片側に2列千鳥パター
ンで電極パッド44を設ければ図9の画像装置となる。
図において、92は硬質プリント基板で、スルーホール
の組の数はアレイの総数÷2+1(実施例では21組)
となる。他の点では、図3の基板32と類似である。Fourth Embodiment In the array 40 of FIG. 4, rows of the electrode pads 44 are provided above and below the light-emitting body 42. However, if the electrode pads 44 are provided on one side in a two-row staggered pattern, the image apparatus of FIG. 9 is obtained.
In the figure, reference numeral 92 denotes a hard printed circuit board, and the number of through-hole sets is the total number of arrays ÷ 2 + 1 (21 sets in the embodiment).
Becomes Otherwise, it is similar to the substrate 32 of FIG.
【0027】実施例は、これ以外の点についても、種々
の変形ができる。例えば第1配線4の側は、図10の従
来例の第1配線03のように、スルーホール接続を施さ
ない連続折り返し配線でも良い。また第1配線4,6を
途中で180度向きを変えた折り返し配線としたのは、
ボンディングパッドの列8,8をLEDアレイL1〜L
40の列に平行に直線状に配置するためで、折り返しの
無い単純な線分状の配線としても良い。The embodiment can be variously modified in other respects. For example, on the side of the first wiring 4, like the first wiring 03 of the conventional example of FIG. 10, a continuous folded wiring without through-hole connection may be used. In addition, the first wirings 4 and 6 are folded wirings whose directions are changed by 180 degrees on the way.
The rows 8, 8 of the bonding pads are arranged in LED arrays L1 to L
Since they are arranged in a straight line in parallel with the 40 columns, they may be simple line-shaped wirings without folds.
【0028】[0028]
【発明の効果】この発明では、第1配線の密度を1/2
に低下させ、スルーホールの密度を1/4に低下させる
ので、硬質プリント基板等を用いることを可能にし、画
像装置のコストを著しく低下させることができる。また
各画像素子を一方側のU字状配線や他方側のU字状配線
及び第2配線を介して、各画像アレイでの対応する画像
素子同士が共通接続することができる。According to the present invention, the density of the first wiring is reduced by half.
And the density of through holes is reduced to 1/4, so that a hard printed board or the like can be used, and the cost of the image apparatus can be significantly reduced. Further, corresponding image elements in each image array can be commonly connected to each image element via a U-shaped wiring on one side, a U-shaped wiring on the other side, and a second wiring.
【図1】 実施例の画像装置に用いる基板の要部平面
図FIG. 1 is a plan view of a main part of a substrate used in an image apparatus according to an embodiment.
【図2】 実施例で用いた基板の下面の要部平面図FIG. 2 is a plan view of a main part of a lower surface of a substrate used in the embodiment.
【図3】 第2の実施例で用いた基板の要部平面図FIG. 3 is a plan view of a main part of a substrate used in a second embodiment.
【図4】 実施例のLEDアレイの平面図FIG. 4 is a plan view of the LED array according to the embodiment.
【図5】 変形例のLEDアレイの平面図FIG. 5 is a plan view of an LED array according to a modified example.
【図6】 実施例のLEDアレイでの第1配線との接
続関係を示す図FIG. 6 is a view showing a connection relationship with a first wiring in the LED array of the embodiment.
【図7】 変形例のLEDアレイでの第1配線との接
続関係を示す図FIG. 7 is a diagram showing a connection relationship with a first wiring in an LED array according to a modified example.
【図8】 第3の実施例で用いた基板要部平面図FIG. 8 is a plan view of a main part of a substrate used in the third embodiment.
【図9】 第4の実施例で用いた基板の要部平面図FIG. 9 is a plan view of a main part of a substrate used in a fourth embodiment.
【図10】 従来例の画像装置に用いる基板の要部平面
図FIG. 10 is a plan view of a main part of a substrate used in a conventional image device.
2,32 硬質プリント基板 4 一方側のU字状配線 6 他方側のU字状配線 L1〜L40 LEDアレイ 8 ボンディングパッドの列 10 第1配線引き出し部 12 駆動IC 14 スルーホール 16,18 スルーホールの列 20,22 スルーホールの列 24,26 第2配線 30 共通電極端子 34 他方側のU字状配線 40,50 LEDアレイ 42 発光体 44,54 電極パッド 46 線対称軸 56 点対称軸 60 ワイヤボンディングパッド 82,92 硬質プリント基板 84 スルーホールの列 86 第3第1配線 88 第4第1配線 2, 32 hard printed board 4 U-shaped wiring on one side 6 U-shaped wiring on the other side L1 to L40 LED array 8 Row of bonding pads 10 First wiring lead-out part 12 Drive IC 14 Through hole 16, 18 Through hole Rows 20, 22 Rows of through holes 24, 26 Second wiring 30 Common electrode terminal 34 U-shaped wiring on the other side 40, 50 LED array 42 Light emitter 44, 54 Electrode pad 46 Line symmetry axis 56 Point symmetry axis 60 Wire bonding Pads 82, 92 Rigid printed circuit board 84 Row of through holes 86 Third first wiring 88 Fourth first wiring
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−203668(JP,A) 特開 平3−42253(JP,A) 特開 昭63−307956(JP,A) 特開 平3−143644(JP,A) 特開 昭61−10283(JP,A) 特開 昭56−80066(JP,A) 特開 昭56−159179(JP,A) (58)調査した分野(Int.Cl.6,DB名) B41J 2/45 B41J 2/455 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-203668 (JP, A) JP-A-3-42253 (JP, A) JP-A-63-307956 (JP, A) 143644 (JP, A) JP-A-61-10283 (JP, A) JP-A-56-80066 (JP, A) JP-A-56-159179 (JP, A) (58) Fields investigated (Int. 6 , DB name) B41J 2/45 B41J 2/455
Claims (1)
に配列された多数の画像アレイチップと、該アレイチッ
プの個々の画像素子にボンディングされる多数の第1配
線とを設けた画像装置であって、 前記第1配線は、画像アレイチップ列の両サイドのうち
の一方側に配設され、隣合う2個の画像アレイチップの
各々の画像アレイチップにおける対応する画像素子同士
を共通接続すべくボンディングされる一方側のU字状配
線と、他方側に配設され、隣合う2個の画像アレイチッ
プの各々の画像アレイチップにおける対応する画像素子
同士を共通接続すべくボンディングされる他方側のU字
状配線とで構成され、 かつ前記一方側のU字状配線と他方側のU字状配線は、
それぞれ画像アレイチップ2個単位で分断され、各画像
素子は一方側のU字状配線と他方側のU字状配線のいず
れかのみに接続され、 さらに基板下面に第2配線を設けて、スルーホールを介
して該第2配線と前記一方側のU字状配線を電気的に接
続することにより、分断された一方側のU字状配線間を
相互に接続すると共に、スルーホールを介して該第2配
線と前記他方側のU字状配線を電気的に接続することに
より、分断された他方側のU字状配線間を相互に接続し
たことを特徴とする画像装置。An image in which a large number of image array chips arranged linearly in a longitudinal direction and a large number of first wirings bonded to individual image elements of the array chip are provided on an upper surface of a rectangular substrate. The device, wherein the first wiring is disposed on one of both sides of an image array chip row, and shares a corresponding image element in each image array chip of two adjacent image array chips. The U-shaped wiring on one side is bonded to be connected, and the corresponding image elements on each image array chip of two adjacent image array chips disposed on the other side are bonded to commonly connect. The other side of the U-shaped wiring, and the one side of the U-shaped wiring and the other side of the U-shaped wiring,
Each image element is divided into two image array chips, and each image element is connected to only one of the U-shaped wiring on one side and the U-shaped wiring on the other side. By electrically connecting the second wiring and the one-sided U-shaped wiring through a hole, the separated one-sided U-shaped wiring is connected to each other and the through-hole is connected to the U-shaped wiring. An image apparatus, wherein the separated U-shaped wiring on the other side is mutually connected by electrically connecting the second wiring and the U-shaped wiring on the other side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14850493A JP2914643B2 (en) | 1993-03-25 | 1993-05-26 | Imaging device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9218593 | 1993-03-25 | ||
| JP5-92185 | 1993-03-25 | ||
| JP14850493A JP2914643B2 (en) | 1993-03-25 | 1993-05-26 | Imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06328783A JPH06328783A (en) | 1994-11-29 |
| JP2914643B2 true JP2914643B2 (en) | 1999-07-05 |
Family
ID=26433652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14850493A Expired - Fee Related JP2914643B2 (en) | 1993-03-25 | 1993-05-26 | Imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2914643B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5126087B2 (en) * | 2009-01-28 | 2013-01-23 | 富士ゼロックス株式会社 | LED substrate device and LED print head |
| CN112992882B (en) * | 2019-12-18 | 2025-05-09 | 隆达电子股份有限公司 | Light emitting module and display device |
-
1993
- 1993-05-26 JP JP14850493A patent/JP2914643B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06328783A (en) | 1994-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970019784A (en) | Printed wiring board and flat panel display device for printed wiring board and flat panel display driving circuit | |
| JP2914643B2 (en) | Imaging device | |
| JP2000289250A (en) | LED array chip and LED array printhead | |
| JP2901223B2 (en) | Imaging device | |
| JP3199570B2 (en) | Display device | |
| JP2935399B2 (en) | Imaging device | |
| KR940009023B1 (en) | Light emissiow diode printer head | |
| JPH11305250A (en) | Image display device | |
| KR100346744B1 (en) | Driver ic chip and print head | |
| JPH06278313A (en) | Imaging device | |
| KR19990088410A (en) | Semiconductor device | |
| KR900004438B1 (en) | Integrated circuit for driving LCD | |
| JP2564591B2 (en) | Electronic component drive | |
| CN1052444C (en) | Device IC for printing head | |
| JP2595484B2 (en) | Connection structure between liquid crystal panel and integrated circuit for driving it | |
| JPH09184853A (en) | Probe unit | |
| KR940010877B1 (en) | Photo diode printer head | |
| JP2586009Y2 (en) | Thermal head | |
| JPH0864685A (en) | Semiconductor element | |
| JPH054375A (en) | Print head | |
| JP2559945B2 (en) | Bare chip for dot data output | |
| JPS6226875A (en) | Light-emitting diode unit | |
| JP3263417B2 (en) | Optical print head | |
| CN1689154A (en) | Flip chip die bond pads, die bond pad placement and routing optimization | |
| JPH078214Y2 (en) | LED array print head |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |