JP2917812B2 - 多層セラミックパッケージ及び該多層セラミックパッケージにおける外部露出導電体部分のメッキ処理方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は多層セラミックパッケー
ジ及び該多層セラミックパッケージにおける外部露出導
電体部分のメッキ処理方法に関し、より詳細には、ＰＧ
Ａ（Pin GridArray）型又はＢＧＡ（Ball Grid Array
）型などメッキ処理を必要とする外部接続用端子及び
パッドなどを有する多層セラミックパッケージ及び該多
層セラミックパッケージにおける外部露出導電体部分の
メッキ処理方法に関する。

【０００２】

【従来の技術】ＩＣを搭載するパッケージとして、種々
の型のプラスチック製又はセラミックス製のものが知ら
れているが、そのなかでもセラミック製のパッケージは
耐環境性に優れ、しかも比較的安価に製造することがで
きるため盛んに使用されている。特にＭＰＵ（Micro Pr
ocessing Unit ）など、高速で動作し、高発熱性のＬＳ
Ｉを搭載するパッケージとしては、高密度配線が可能
で、放熱性が高く、多層化も比較的容易に行うことがで
き、多ピン化に優れたＰＧＡ型やＢＧＡ型のものなど
（以下、単に多層セラミックスパッケージと記す）の使
用度が高い。

【０００３】これら多層セラミックパッケージを製造す
る場合、セラミック原料としてはアルミナや窒化アルミ
ニウムなどの粉末が用いられ、まずこれらの粉末をドク
ターブレード法などによりテープ状に成形し、セラミッ
クグリーンシートを作製する。次に、該セラミックグリ
ーンシートの一部を金型で打ち抜き、導電体層間接続の
ための貫通孔（ビアホール）を形成する。次に、タング
ステンやモリブデンなどの導電体ペーストを用い、前記
セラミックグリーンシート上にスクリーン印刷などの方
法により導電体含有層を形成するとともに、前記貫通孔
内へ前記導電体ペーストの充填を行う。その後、このよ
うにして作製された各セラミックグリーンシートを積
層、圧着し、焼成する。次に、ピン、ボールなどの外部
接続用端子を接合し、該外部接続用端子やタングステン
などで形成されたパッドなど（以下、外部露出導電体部
分と記す）に数回のメッキ処理を施す。

【０００４】このようにメッキ処理を施すのは、ＩＣと
パッケージのパッド部分とをワイヤーボンディングやＴ
ＡＢ（Tape Automated Bonding）などの方法により接続
する際、又は外部接続用端子と基板とを接続する際の信
頼性を確保するためである。メッキは通常、前記外部露
出導電体部分の表面にＮｉ被膜を形成し、さらにその上
にＡｕ被膜を形成することにより行う。このときのメッ
キ処理の方法として、無電解メッキ処理と電解メッキ処
理の二つの方法が挙げられる。

【０００５】前記無電解メッキ処理は金属を溶解させた
メッキ液中に多層セラミックパッケージを浸漬し、外部
電流を用いずに電気化学的な作用により前記多層セラミ
ックパッケージの前記外部露出導電体部分にメッキ被膜
を形成する方法である。このため、外部から電流を流す
ための電極が不要の他、外部電極との接続も必要でな
く、前記多層セラミックスパッケージをメッキ液中に浸
漬するのみでメッキ処理を行うことができるという優れ
た利点を有する。

【０００６】しかし、前記無電解メッキ処理において
は、通常、メッキ液の寿命が短い、メッキ被膜形成の速
度が電解メッキ処理の場合と比較して約１／１０と遅
い、メッキ液自身が高価であるなどの点から、メッキ処
理のコストが高くなるという問題点がある。

【０００７】一方、前記電解メッキ処理はメッキ被膜形
成の速度が早いなどの点から無電解メッキと比較して安
価であるという大きな利点があるので、通常は電解メッ
キ処理が行われている。しかし、該電解メッキ処理で
は、メッキ液中に電流を流すことによりメッキ被膜を形
成するため、電源に接続するための取り出し電極が必要
となる。

【０００８】従来より、前記多層セラミックパッケージ
では、メッキ用の電極がパッケージの側面に形成されて
いた。図７は、メッキ用の電極がパッケージの側面に形
成された多層セラミックパッケージの断面を模式的に示
した断面図である。

【０００９】従来の多層セラミックパッケージ２０に
は、ＬＳＩ２２の接続を行うために形成された信号層１
３、１５、接地層１４、１７、及び電源層１６、１８
が、ピン１９と接続するために形成されたビアホール２
５との接続部分よりさらに横の方に延設され、メッキ用
引き出し線２４として多層セラミックパッケージ２０の
側面まで引き出されている。そして、このメッキ用引き
出し線２４を短絡したメッキ用電極２３が多層セラミッ
クパッケージ２０の側面に形成されている。

【００１０】電解メッキ処理を施す場合には、このメッ
キ用電極２３を外部の電源に接続し、多層セラミックパ
ッケージ２０をメッキ液に浸漬して電流を流すことによ
り、外部に露出している信号層１３、１５など各層のパ
ッド部分やピン１９などに電解メッキ処理を施す。この
場合通常は、初めにＮｉメッキ用のメッキ液に浸漬して
Ｎｉメッキ被膜を形成した後、Ａｕメッキ用のメッキ液
に浸漬し、前記Ｎｉメッキ被膜上にＡｕメッキ被膜を形
成する。メッキ処理の終了後、メッキ用電極２３を研磨
などによって除去し、信号層１３、１５など各層の配線
同士を分離していた。

【００１１】

【発明が解決しようとする課題】このように、従来にお
いては多層セラミックパッケージ２０に形成された各層
には、本来の信号の伝達以外を目的として電解メッキ処
理のためのメッキ用引き出し線２４が延設されていた。
しかし図７に示したように、信号層１３、１５などの各
層に平行にメッキ用引き出し線２４が形成されている
と、メッキ用引き出し線２４がオープンスタブとなり、
信号のひずみや遅延を増大させる原因となる。特に最近
においては、ＩＣのクロック周波数は益々増大する傾向
にあり、そのために、メッキ用引き出し線２４の電気特
性に及ぼす影響が大きくなり、ＩＣの誤動作をまねく要
因になりつつあるという課題があった。

【００１２】この課題を解決する方法の一つとして前述
の無電解メッキ法の採用も考えられるが、コストが高く
なるという欠点がある。

【００１３】そこで他の方法として、特開平５−１９８
７１８号公報には多層セラミックパッケージの外部接続
用端子（ピン）を電解メッキ用電極として用いる方法が
提案されている。前記公報に記載された方法によれば、
ピンの配置に対応し、ピンよりも若干小さな径の貫通孔
が形成された薄い金属シートをメッキ用治具として用
い、電解メッキを行う際には前記メッキ用治具を各ピン
の上から被せて各ピン同士の電気的接続を図り、その一
端を電源に接続してメッキ処理を行っている。

【００１４】しかし、この方法においては、前記したよ
うな特殊なメッキ用治具を必要とするためにコストアッ
プを招き、また外部接続用端子のうち、前記メッキ用治
具と接触させたピンの先端部分にはメッキ被膜が形成さ
れないという課題が残されていた。

【００１５】また他の方法として、特開平５−５５７２
８号公報には、リードの取り付け面にニッケル膜などの
金属膜を蒸着し、この金属膜を電気メッキ用の電極とす
る方法が記載されている。

【００１６】図８は前記公報に記載のＰＧＡ型多層セラ
ミックパッケージを模式的に示した部分破断斜視図であ
り、図９は前記多層セラミックパッケージのリード取り
付け面を模式的に示した部分平面図である。

【００１７】図８に示したように、多層セラミック基板
３１に形成された信号層３２は側面まで達しておらず、
途中からビアホール３３により多層セラミック基板３１
のリード取り付け面（図８の下の面に相当）に引き出さ
れている。図中、３４はリードを示している。このビア
ホール３３の先端部分は、図９に示したようにリード取
り付け面に格子状に形成されたメタライズパッド３６に
接続されており、メタライズパッド３６を含む面のほぼ
全面に、順次Ｎｉ膜３５、ガラス膜３７が形成されてい
る。Ｎｉ膜３５は、コーナー部分においてガラス膜３７
から露出しており、この部分が電解メッキ用の電極３８
となっている。

【００１８】次に、この多層セラミックパッケージ３０
の電解メッキ方法について説明する。まず、多層セラミ
ック基板３１のリード取り付け面に形成されたメタライ
ズパッド３６を含む全面にＮｉ膜３５を蒸着する。この
結果、メタライズパッド３６は短絡状態となる。次に、
メタライズパッド３６上面及び多層セラミック基板３１
のコーナー部分を除いたほぼ全面にガラス膜３７を被着
する。次に、コバールなどからなるリード３４を銀銅な
どからなるロウ材によりろう付けする。次に、多層セラ
ミック基板３１をメッキ液に浸漬し、電極３８より通電
して電解メッキ処理を行い、順次ニッケルコバルトメッ
キ被膜及び金メッキ被膜を外部露出導電体部分に形成す
る。

【００１９】メッキ処理終了後、フッ酸によりガラス膜
３７を除去し、さらに希塩酸によりＮｉ膜３５を除去し
て多層セラミックパッケージ３０の製造を完了する。

【００２０】しかし、前記したメッキ処理方法において
は、リード取り付け面に形成したＮｉ膜３５やガラス膜
３７を研磨などの機械的な方法により除去することがで
きず、前記したような化学的な手法を用いて除去しなけ
ればならないため、除去工程に手間がかかり、またコス
トの上昇を招くという課題が残されていた。

【００２１】本発明は上記課題に鑑みなされたものであ
り、多層セラミックパッケージの電気特性を劣化させる
ことなく、安価に電解メッキ処理を施すことができる多
層セラミックパッケージ及び該多層セラミックパッケー
ジにおける外部露出導電体部分のメッキ処理方法を提供
することを目的としている。

【００２２】

【課題を解決するための手段】上記目的を達成するため
に本発明に係る多層セラミックパッケージは、メッキ処
理を必要とする外部接続用端子を有する多層セラミック
パッケージにおいて、前記外部接続用端子が存在するパ
ッケージ面に対向する面にビアホールによる電解メッキ
用引き出し線が引き出され、前記対向面の前記電解メッ
キ用引き出し線を含む部分に研磨により除去可能な電解
メッキ用電極が形成されていることを特徴としている
（１）。

【００２３】また、本発明に係る多層セラミックパッケ
ージにおける外部露出導電体部分のメッキ処理方法は、
上記（１）記載の電解メッキ用電極を用いて、前記多層
セラミックパッケージの外部に露出している外部接続用
端子及びパッドなどの導電体部分にメッキ処理を施すこ
とを特徴としている（２）。

【００２４】本発明の対象となる多層セラミックパッケ
ージは、ピンやボールなどが外部接続用端子として形成
され、ＬＳＩとの接続部分であるパッド部分の他、前記
外部接続用端子にもメッキ処理が施される多層セラミッ
クパッケージであり、具体的にはＰＧＡ型やＢＧＡ型の
多層セラミックパッケージが該当する他、ＭＣＭ（Mult
i Chip Module ）も該当する。

【００２５】前記ＰＧＡ型やＢＧＡ型の多層セラミック
パッケージでは、信号層や接地層などとピンやボールと
を接続するためのビアホールが存在する。そこで、電解
メッキ用引き出し線を、前記ビアホールと信号層などと
の接続部分から前記ピンが存在する面と反対側の面に向
かって引き出すように形成する。この場合、引き出し線
はビアホールの形態となす。

【００２６】一方、ＭＣＭについては、前記配線に加
え、ＬＳＩ同士を接続するための配線も形成されてお
り、この層はピンやボールに直接接続されていないた
め、電解メッキ用引き出し線（ビアホール）は形成され
た電解メッキ用電極の接続に都合の良い位置に形成する
か、又は既に形成されているビアホールで利用できるも
のがあれば、そのビアホールに接続するようにすればよ
い。

【００２７】また、電解メッキ用引きだし線を形成する
際に隣接層の配線が障害となり、ビアホールだけではメ
ッキ用引き出し線を形成できない場合もある。このよう
な場合には、同一面内において隣接層の配線の空いた場
所まで配線を延設し、延設した配線の端部より電解メッ
キ用引き出し線（ビアホール）を引き出せばよい。この
場合においても、電解メッキ用引き出し線を多層セラミ
ックパッケージの側面まで必ず引き出さなければならな
かった従来法と比較してメッキ引き出し線の容量が小さ
くなる。

【００２８】

【作用】上記構成の多層セラミックパッケージによれ
ば、メッキ処理を必要とする外部接続用端子を有する多
層セラミックパッケージにおいて、前記外部接続用端子
が存在するパッケージ面に対向する面にビアホールによ
る電解メッキ用引き出し線が引き出され、前記対向面の
前記電解メッキ用引き出し線を含む部分に研磨により除
去可能な電解メッキ用電極が形成されているので、該電
解メッキ用電極を用いて、容易に外部露出導電体部分に
メッキ処理を施すことができ、メッキ処理終了後は研磨
などにより容易に除去することができるため、メッキ処
理を施すための費用が安価になる。また従来、メッキ用
引き出し線は、信号層、電源層、接地層などに対して平
行に引き出されていたために信号線のメッキ用引き出し
線と電源層、接地層との間の距離が短く大きな容量を形
成していたが、本発明においてはビアホールにより前記
電源層、接地層にほぼ垂直に引き出されているので、こ
れらビアホールと前記電源層、接地層との間の容量が無
視できる値まで低減され、信号の遅延や信号の歪などの
問題も発生せず、半導体装置として使用する際の誤動作
が著しく低減される。

【００２９】また、上記構成の多層セラミックパッケー
ジにおける外部露出導電体部分のメッキ処理方法によれ
ば、上記（１）記載の電解メッキ用電極を用いて、前記
多層セラミックパッケージの外部に露出している外部接
続用端子及びパッドなどの導電体部分にメッキ処理を施
すので、前記電解メッキ用電極を用いて、容易に外部露
出導電体部分にメッキ処理を施すことが可能となる。

【００３０】

【実施例及び比較例】以下、本発明に係る多層セラミッ
クパッケージ及び該多層セラミックパッケージにおける
外部露出導電体部分のメッキ処理方法を図面に基づいて
説明する。

【００３１】［実施例１及び比較例１〜２］実施例１に
係る多層セラミックパッケージの製造方法について説明
する。

【００３２】まずアルミナ粉末１００重量部に対し、焼
結助剤を１０〜２０重量部、ポリビニールブチラール
（ＰＶＢ）などの樹脂を５〜２０重量部、キシレンなど
の溶剤を１５〜４０重量部、フタル酸ジブチル（ＤＢ
Ｐ）などの可塑剤を２〜１０重量部、及びその他の添加
剤を混合してスラリーを調製する。

【００３３】次に、ドクターブレード法により前記工程
で形成したスラリーをポリエステルシート等の上にシー
ト状に塗布し、これを乾燥させることによりセラミック
グリーンシートを作製する。

【００３４】次に、該セラミックグリーンシートを所定
のサイズに切断し、それぞれの目的と用途に応じて、パ
ンチングなどの加工処理を施した後、モリブデンやタン
グステンなどを主成分とする導体ペーストなどを所定の
パターンに印刷し、ビアホールとなる貫通孔には前記導
体ペーストを充填し、このような処理が施されたセラミ
ックスグリーンシートを数枚積層する。

【００３５】次に、不活性ガス雰囲気中で加熱処理する
ことによりセラミックスグリーンシート中の樹脂及び可
塑剤などの有機成分を分解、消失させ、その後焼成する
ことにより、多層セラミックス基板を製造する。製造さ
れた多層セラミック基板には、信号層、電源層、接地
層、メッキ用電極などの導電体層が形成されるととも
に、ビアホールも形成されている。次に、この多層セラ
ミック基板にピン、ボールなどの外部接続用端子を接合
する。

【００３６】図１は、このようにして製造された実施例
に係る多層セラミックパッケージの断面を模式的に示し
た断面図である。

【００３７】この多層セラミックパッケージ１０は、Ｌ
ＳＩ２２の搭載面とピン１９が同一の面側にある、いわ
ゆるキャビティダウン構造のパッケージであり、それぞ
れ２層の信号層１３、１５、電源層１６、１８及び接地
層１４、１７が積層された５０ｍｍ角の２８０ピンＰＧ
Ａである。

【００３８】例えば信号層１５はビアホール２５により
上方に引き出されてピン１９に接続されるとともに、下
方に引き出されたメッキ用引き出し線（ビアホール）１
１によりメッキ用電極１２に接続されている。信号層１
３及び接地層１４についても同様に、ビアホール２５に
よりピン１９に接続されるとともに、メッキ用引き出し
線１１によりメッキ用電極１２に接続されている。な
お、図には示していないが、電源層１６、１８、接地層
１７についても全く同様の配線が形成されている。

【００３９】次に、メッキ用電極１２に電源を接続し、
硫酸ニッケルと塩化ニッケルを主成分とするニッケルメ
ッキ溶液に多層セラミックパッケージ１０を浸漬して数
μｍの厚さのニッケルメッキ被膜を形成する。次に、該
ニッケル被膜を純水で洗浄し、金メッキ溶液に多層セラ
ミックパッケージ１０を含浸して数μｍの厚さの金メッ
キ被膜を形成し、洗浄する。

【００４０】前記メッキ処理の後、メッキ用電極１２を
グラインダーを用いて研磨、除去し、多層セラミックパ
ッケージ１０の製造を完了した。

【００４１】次に、この多層セラミックパッケージ１０
中に形成されたメッキ用引き出し線１１の信号遅延に及
ぼす影響を評価した。評価方法は、実施例１に係る多層
セラミックパッケージ１０中の１本の信号線１５を対象
にし、信号線１５のパッドからピン１９の先端までの信
号遅延の時間をネットワークアナライザを用いたＴＤＴ
（Time Domain Transmission）法によって計測する方法
を採用した。具体的な測定方法は、図２に示したように
入力信号及び出力信号について、その信号電圧の５０％
に相当する電圧が発生した位置（５０％応答遅延）を基
準としてその時間差を測定する方法を採用した。

【００４２】測定した信号線１５の長さは１０ｍｍで、
その幅は１００μｍ、特性インピーダンスは約５０Ωで
あり、メッキ用引き出し線（ビアホール）１１の長さは
１．５ｍｍ、直径は２００μｍであった。

【００４３】なお、実施例１に係る多層セラミックパッ
ケージ１０の信号遅延の時間を従来の方法と比較するた
めに、比較例として、図７に示したその側面にメッキ用
電極２３が形成され、このメッキ用電極２３に達するメ
ッキ用引き出し線２４が形成された多層セラミックパッ
ケージ３０にメッキ処理が施されたもの（比較例１）、
及びメッキ用引き出し線が全然形成されていない多層セ
ラミックパッケージに無電解メッキ処理が施されたもの
（比較例２）についても、同様にして信号遅延時間を測
定した。

【００４４】比較例１に係る多層セラミックパッケージ
３０のメッキ用引き出し線２４の長さは１５ｍｍ、その
幅は信号線１５の幅と同じ１００μｍである。

【００４５】その結果、実施例１に係る多層セラミック
パッケージ１０では５０％応答遅延時間が１０５±７ｐ
ｓｅｃ（ピコ秒）で、比較例２に係る多層セラミックパ
ッケージでは５０％応答遅延時間が１０５±５ｐｓｅｃ
とほとんど変わりなく、メッキ用引き出し線の有無に拘
らず、その応答遅延時間に差が見られなかった。これに
対し、比較例１に係る多層セラミックパッケージ３０で
は５０％応答遅延時間が１７０±７ｐｓｅｃと実施例１
の場合と比較して約６５ｐｓｅｃの大幅な遅れが測定さ
れた。

【００４６】以上の結果より明らかなように、実施例に
係る多層セラミックパッケージ１０の場合には、メッキ
用引き出し線１１が信号層１３、１５や接地層１４、１
７などにほぼ垂直に形成され、ほとんど容量を形成しな
いため、メッキ用引き出し線１１が形成されていない多
層セラミックパッケージと同程度の信号遅延時間とな
り、メッキ用引き出し線１１が形成されていても信号の
伝送速度にほとんど影響を与えないということができ
る。

【００４７】次に、上記実施例及び比較例に係る多層セ
ラミックパッケージの同じ信号層１５を使用し、信号層
１５のパッドからピン１９へ通過する信号歪を前記ＴＤ
Ｔ法により測定した。

【００４８】図３は多層セラミックパッケージ１０への
入力信号の波形を示したグラフであり、横軸には時間
（ｎｓｅｃ（ナノ秒））、縦軸には入力電圧をとってい
る。また４種類の波形は、立ち上がり時間が０．１ｎｓ
ｅｃ（Ａ）、０．２ｎｓｅｃ（Ｂ）、０．５ｎｓｅｃ
（Ｃ）、１．０ｎｓｅｃ（Ｄ）の４種類のパルス型入力
信号に相当する。

【００４９】図４、図５及び図６は、それぞれ実施例
１、比較例１及び比較例２に係る多層セラミックパッケ
ージのピン１９での出力信号の波形を示したグラフであ
る。実施例１及び比較例２の場合には、ピン１９での出
力波形にほとんど歪が見られないのに対し、比較例１に
係る多層セラミックパッケージ２０を用い、立ち上がり
時間が０．２ｎｓｅｃ以下のパルス型信号を入力した場
合においては、メッキ用引き出し線２４の影響によると
考えられる反射が生じ、出力波形に大きな歪が現れてい
る。

【００５０】以上の結果より明らかなように、実施例１
に係る多層セラミックパッケージ１０では、メッキ用引
き出し線１１が信号層１３、１５や電源層１６、１８な
どに垂直に形成されていることにより容量がほとんど形
成されず、入力信号の遅延はメッキ用引き出し線１１を
形成しない場合とほとんど変わりなく、また信号の歪も
生じることはない。

【００５１】

【発明の効果】以上詳述したように本発明に係る多層セ
ラミックパッケージにあっては、メッキ処理を必要とす
る外部接続用端子を有する多層セラミックパッケージに
おいて、前記外部接続用端子が存在するパッケージ面に
対向する面にビアホールによる電解メッキ用引き出し線
が引き出され、前記対向面の前記電解メッキ用引き出し
線を含む部分に研磨により除去可能な電解メッキ用電極
が形成されているので、前記電解メッキ用電極を用い
て、容易に外部露出導電体部分にメッキ処理を施すこと
ができ、メッキ処理終了後は研磨などにより簡単に除去
することができるため、メッキ処理を施すための費用が
安価になる。また従来、メッキ用引き出し線は信号層、
電源層、接地層などに対して平行に引き出されていたた
めに、メッキ用引き出し線と電源層、接地層との間の距
離が短く、大きな容量を形成していたが、本発明におい
てはビアホールにより前記電源層、接地層にほぼ垂直に
引き出されているので、これらビアホールで形成された
メッキ用引き出し線の対地容量を無視できる値まで低減
することができ、信号の遅延や歪などの問題を防止し、
半導体装置として使用する際の誤動作を著しく低減する
ことができる。

【００５２】特にＭＣＭ（Multi Chip Module ）の場合
においては、多層セラミックパッケージ自体のサイズが
大きく、さらに外部接続用端子に接続されない孤立配線
もあり、側面にメッキ用引き出し線を引き出すのが難し
いため、やむを得ず無電解メッキ法によりメッキ処理を
行っていたが、上記構成を有する多層セラミックパッケ
ージを使用すれば、メッキ処理を行う際の大幅なコスト
ダウンを図ることができる。

【００５３】また、本発明に係る多層セラミックパッケ
ージにおける外部露出導電体部分のメッキ処理方法にあ
っては、上記（１）記載の電解メッキ用電極を用いて、
前記多層セラミックパッケージの外部に露出している外
部接続用端子及びパッドなどの導電体部分にメッキ処理
を施すので、前記電解メッキ用電極を用いて容易に外部
露出導電体部分にメッキ処理を施すことが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例に係る多層セラミックパッケー
ジの断面を模式的に示した断面図である。

【図２】５０％応答遅延時間の概念を示したグラフであ
る。

【図３】実施例及び比較例に係る多層セラミックパッケ
ージへの入力信号の波形を示したグラフである。

【図４】実施例１に係る多層セラミックパッケージの出
力信号の波形を示したグラフである。

【図５】比較例１に係る多層セラミックパッケージの出
力信号の波形を示したグラフである。

【図６】比較例２に係る多層セラミックパッケージの出
力信号の波形を示したグラフである。

【図７】従来の多層セラミックパッケージの断面を模式
的に示した断面図である。

【図８】従来の他の多層セラミックパッケージを模式的
に示した部分破断斜視図である。

【図９】従来の他の多層セラミックパッケージのリード
取り付け面を模式的に示した部分平面図である。

【符号の説明】

１０ 多層セラミックパッケージ １１ メッキ用引き出し線 １２ メッキ用電極 １９ ピン

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 メッキ処理を必要とする外部接続用端子
   を有する多層セラミックパッケージにおいて、前記外部
   接続用端子が存在するパッケージ面に対向する面にビア
   ホールによる電解メッキ用引き出し線が引き出され、前
   記対向面の前記電解メッキ用引き出し線を含む部分に研
   磨により除去可能な電解メッキ用電極が形成されている
   ことを特徴とする多層セラミックパッケージ。
2. 【請求項２】 請求項１記載の電解メッキ用電極を用い
   て、前記多層セラミックパッケージの外部に露出してい
   る外部接続用端子及びパッドなどの導電体部分にメッキ
   処理を施すことを特徴とする多層セラミックパッケージ
   における外部露出導電体部分のメッキ処理方法。