JP2925720B2 - 命令実行方法 - Google Patents
命令実行方法Info
- Publication number
- JP2925720B2 JP2925720B2 JP32483590A JP32483590A JP2925720B2 JP 2925720 B2 JP2925720 B2 JP 2925720B2 JP 32483590 A JP32483590 A JP 32483590A JP 32483590 A JP32483590 A JP 32483590A JP 2925720 B2 JP2925720 B2 JP 2925720B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- parameter
- command
- instruction execution
- execution method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】 〔概要〕 命令実行方法に関し、 コマンド発行手順中の不要な手間を省き、命令の実行
処理時間を短縮することを目的とし、 命令コード部、および該命令コード部に付加するパラ
メータ部からなるコマンドを発行することにより、所定
の同一命令を実行する命令実行方法であって、前記パラ
メータ部に、該パラメータ部に続くパラメータ部が存在
するか否かの判定フラグを設け、前記所定の命令を複数
回繰り返して実行する場合、前記命令コード部を1回発
行した後、該判定フラグに基づいてパラメータ部を所定
の回数発行するように構成する。
処理時間を短縮することを目的とし、 命令コード部、および該命令コード部に付加するパラ
メータ部からなるコマンドを発行することにより、所定
の同一命令を実行する命令実行方法であって、前記パラ
メータ部に、該パラメータ部に続くパラメータ部が存在
するか否かの判定フラグを設け、前記所定の命令を複数
回繰り返して実行する場合、前記命令コード部を1回発
行した後、該判定フラグに基づいてパラメータ部を所定
の回数発行するように構成する。
本発明は、命令実行方法に係り、詳しくは、例えば、
コンピュータ等の演算処理の分野に用いて好適な、コマ
ンドを発行することにより所定の命令を実行する命令実
行方法に関する。
コンピュータ等の演算処理の分野に用いて好適な、コマ
ンドを発行することにより所定の命令を実行する命令実
行方法に関する。
近年、例えば、コンピュータ等の演算処理装置におい
ては、所定の命令を実行するための命令実行方法が数多
く開発されている。
ては、所定の命令を実行するための命令実行方法が数多
く開発されている。
そして、演算処理装置が高速化されるのに伴い、命令
実行の方法が演算処理装置全体の処理時間に与える影響
は大きなものとなる。
実行の方法が演算処理装置全体の処理時間に与える影響
は大きなものとなる。
そこで、より高速化に適した命令実行方法が要求され
る。
る。
従来のこの種の命令実行方法としては、例えば、第3
図、および第4図に示すような命令実行方法がある。
図、および第4図に示すような命令実行方法がある。
すなわち、所定の同一命令を複数回繰り返して実行す
る場合、第3図に示すように、一回の命令実行に対し
て、1つの命令コード部1と、命令コード部1に続く1
つのパラメータ部2との組み合せによるコマンド3を複
数回発行する方法や、第4図に示すように、1つの命令
コード1と、予め設定された数(この場合、3つ)のパ
ラメータ部2a,2b,2cの組み合せからなるコマンド3を複
数回発行する方法があり、いずれにしても同一命令を複
数回繰り返して実行する場合には、命令実行回数分だけ
コマンド3を繰り返して発行するものである。
る場合、第3図に示すように、一回の命令実行に対し
て、1つの命令コード部1と、命令コード部1に続く1
つのパラメータ部2との組み合せによるコマンド3を複
数回発行する方法や、第4図に示すように、1つの命令
コード1と、予め設定された数(この場合、3つ)のパ
ラメータ部2a,2b,2cの組み合せからなるコマンド3を複
数回発行する方法があり、いずれにしても同一命令を複
数回繰り返して実行する場合には、命令実行回数分だけ
コマンド3を繰り返して発行するものである。
しかしながら、このような従来の命令実行方法にあっ
ては、所定の同一命令を複数回繰り返して実行する場
合、命令実行回数分だけコマンド3を繰り返して発行す
るという構成となっていたため、複数回続けて同一命令
を実行するためには、演算処理装置内で複数回コマンド
3与えなくてはならず、コマンド3発行に手間がかかる
とともに、コマンド3内に同一の命令コード部1が含ま
れるため、命令実行時間に無駄な時間を費やすといった
問題点があった。
ては、所定の同一命令を複数回繰り返して実行する場
合、命令実行回数分だけコマンド3を繰り返して発行す
るという構成となっていたため、複数回続けて同一命令
を実行するためには、演算処理装置内で複数回コマンド
3与えなくてはならず、コマンド3発行に手間がかかる
とともに、コマンド3内に同一の命令コード部1が含ま
れるため、命令実行時間に無駄な時間を費やすといった
問題点があった。
また、第4図に示す従来例にあっては、パラメータ部
の数を予め設定するという構成となっていたため、第3
図に示す従来例と比較して、コマンド処理はシンプルに
なるものの、コマンド3によって本来必要なパラメータ
部が2つであった場合でも、パラメータ部の数が3に設
定されている場合、ダミーのパラメータ部を発行しなけ
ればならず、不要な手間が追加されるといった問題点が
あった。
の数を予め設定するという構成となっていたため、第3
図に示す従来例と比較して、コマンド処理はシンプルに
なるものの、コマンド3によって本来必要なパラメータ
部が2つであった場合でも、パラメータ部の数が3に設
定されている場合、ダミーのパラメータ部を発行しなけ
ればならず、不要な手間が追加されるといった問題点が
あった。
そこで本発明は、コマンド発行手順中の不要な手間を
省き、命令の実行処理時間を短縮することを目的として
いる。
省き、命令の実行処理時間を短縮することを目的として
いる。
本発明による命令実行方法は上記目的達成のため、そ
の原理説明図を第1図に示すように、命令コード部1、
および該命令コード部1に付加するパラメータ部2から
なるコマンド3を発行することにより、所定の同一命令
を実行する命令実行方法であって、前記パラメータ部2
に、該パラメータ部2に続くパラメータ部2が存在する
か否かの判定フラグ4を設け、前記所定の命令を複数回
繰り返して実行する場合、前記命令コード部1を1回発
行した後、該判定フラグ4に基づいてパラメータ部2を
所定の回数発行するように構成している。
の原理説明図を第1図に示すように、命令コード部1、
および該命令コード部1に付加するパラメータ部2から
なるコマンド3を発行することにより、所定の同一命令
を実行する命令実行方法であって、前記パラメータ部2
に、該パラメータ部2に続くパラメータ部2が存在する
か否かの判定フラグ4を設け、前記所定の命令を複数回
繰り返して実行する場合、前記命令コード部1を1回発
行した後、該判定フラグ4に基づいてパラメータ部2を
所定の回数発行するように構成している。
本発明では、パラメータ部に、このパラメータ部に続
くパラメータ部が存在するか否かの判定フラグが設ら
れ、所定の命令を複数回繰り返して実行する場合、命令
コード部が1回発行された後、判定フラグに基づいて、
パラメータ部が続くと判断された場合、次のパラメータ
部が発行され、また、続くパラメータ部がないと判断さ
れた場合、命令の実行が終了される。
くパラメータ部が存在するか否かの判定フラグが設ら
れ、所定の命令を複数回繰り返して実行する場合、命令
コード部が1回発行された後、判定フラグに基づいて、
パラメータ部が続くと判断された場合、次のパラメータ
部が発行され、また、続くパラメータ部がないと判断さ
れた場合、命令の実行が終了される。
すなわち、複数回の同一コマンド発行が一つの命令コ
ード部と任意の数のパラメータ部とからなる、一回のコ
マンド発行手順によりなされることによって不要な手間
が省かれ、命令の実行処理時間が短縮される。
ード部と任意の数のパラメータ部とからなる、一回のコ
マンド発行手順によりなされることによって不要な手間
が省かれ、命令の実行処理時間が短縮される。
以下、本発明を図面に基づいて説明する。
第2図は本発明に係る命令実行方法の一実施例を示す
図であり、第2図において、第1図に示した原理説明図
に付された番号と同一番号は同一部分を示す。
図であり、第2図において、第1図に示した原理説明図
に付された番号と同一番号は同一部分を示す。
一般に、命令実行処理の中で繰り返し処理が行なわれ
る頻度は極めて高く、この繰り返し処理に関する部分の
命令実行方法を改善することは有効である。
る頻度は極めて高く、この繰り返し処理に関する部分の
命令実行方法を改善することは有効である。
そこで、本実施例の命令実行方法は、コマンド3は命
令コード部1、パラメータ部2からなり、パラメータ部
2は判定フラグとなる1ビットの判定ビット4が設けら
れている。
令コード部1、パラメータ部2からなり、パラメータ部
2は判定フラグとなる1ビットの判定ビット4が設けら
れている。
判定ビット4は、パラメータ部2を繰り返し処理によ
り複数回発行する場合、発行するパラメータ部2の後に
続いて発行するパラメータ部2があるかどうかを知るた
めのものであり、繰り返し処理の回数に応じて“1"、ま
たは“0"の情報を書き込むものである。具体的には、判
定ビット4が“1"の場合、次に続くパラメータ部2が存
在し、“0"の場合、次に続くパラメータ部2が存在しな
いものする。
り複数回発行する場合、発行するパラメータ部2の後に
続いて発行するパラメータ部2があるかどうかを知るた
めのものであり、繰り返し処理の回数に応じて“1"、ま
たは“0"の情報を書き込むものである。具体的には、判
定ビット4が“1"の場合、次に続くパラメータ部2が存
在し、“0"の場合、次に続くパラメータ部2が存在しな
いものする。
次に、以上の構成において、所定の命令を3回繰り返
して実行する場合を例に採り、その作用を説明する。
して実行する場合を例に採り、その作用を説明する。
まず、第2図に示すように、命令に対する命令コード
1が発行された後、パラメータ部2Aが発行される。この
とき、パラメータ部2Aに設けられた判定ビット4は“1"
が書き込まれてるため、次のパラメータ部2Bが発行され
る。そして、パラメータ部2Aと同様に、パラメータ部2B
の判定ビット4にも“1"が書き込まれてるため、さらに
次のパラメータ部2Cが発行される。パラメータ部2Cの判
定ビット4には“0"が書き込まれているため、ここでコ
マンド3の発行が終了される。
1が発行された後、パラメータ部2Aが発行される。この
とき、パラメータ部2Aに設けられた判定ビット4は“1"
が書き込まれてるため、次のパラメータ部2Bが発行され
る。そして、パラメータ部2Aと同様に、パラメータ部2B
の判定ビット4にも“1"が書き込まれてるため、さらに
次のパラメータ部2Cが発行される。パラメータ部2Cの判
定ビット4には“0"が書き込まれているため、ここでコ
マンド3の発行が終了される。
したがって、同一命令を複数回実行する場合、命令コ
ード部1を1回発行した後、パラメータ部2を複数回発
行することにより、命令実行処理を簡単に、かつ短時間
に行なうことができ、パラメータ部2の数を自由に設定
できる。
ード部1を1回発行した後、パラメータ部2を複数回発
行することにより、命令実行処理を簡単に、かつ短時間
に行なうことができ、パラメータ部2の数を自由に設定
できる。
このように本実施例では、複数回のコマンド発行手順
を一回のコマンド発行手順で行ない、かつ命令コード部
一回だけ発行しパラメータ部だけを複数回発行すること
で、不要な手間を省き命令の実行処理時間を短縮でき、
繰り返し処理が高速化できる。
を一回のコマンド発行手順で行ない、かつ命令コード部
一回だけ発行しパラメータ部だけを複数回発行すること
で、不要な手間を省き命令の実行処理時間を短縮でき、
繰り返し処理が高速化できる。
なお、上記実施例は判定ビットを“1"と、“0"との情
報を有する1ビットのフラグとしているが、これに限ら
ず、パラメータ部のデータ長が長くなっても構わないな
らば、判定ビットのビット数を増やすことにより、繰り
返し回数等の情報を記録することもできる。
報を有する1ビットのフラグとしているが、これに限ら
ず、パラメータ部のデータ長が長くなっても構わないな
らば、判定ビットのビット数を増やすことにより、繰り
返し回数等の情報を記録することもできる。
本発明では、複数回のコマンド発行手順を一回のコマ
ンド発行手順で行ない、かつ命令コード部を一回だけ発
行しパラメータ部だけを複数回発行することで、不要な
手間を省くことができ、命令の実行処理時間を短縮でき
る。したがって、例えば、演算処理装置での繰り返し処
理が高速化できる。
ンド発行手順で行ない、かつ命令コード部を一回だけ発
行しパラメータ部だけを複数回発行することで、不要な
手間を省くことができ、命令の実行処理時間を短縮でき
る。したがって、例えば、演算処理装置での繰り返し処
理が高速化できる。
第1図は本発明の原理説明図、 第2図は本発明に係る命令実行方法の一実施例を示す
図、 第3図は従来例の命令実行方法を示す図、 第4図は他の従来例の命令実行方法を示す図、 第5図は他の従来例の問題点を示す図である。 1……命令コード部、 2……パラメータ部、 2a,2b,2c……パラメータ部、 2A,2B,2C……パラメータ部、 3……コマンド、 4……判定ビット(判定フラグ)。
図、 第3図は従来例の命令実行方法を示す図、 第4図は他の従来例の命令実行方法を示す図、 第5図は他の従来例の問題点を示す図である。 1……命令コード部、 2……パラメータ部、 2a,2b,2c……パラメータ部、 2A,2B,2C……パラメータ部、 3……コマンド、 4……判定ビット(判定フラグ)。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−22452(JP,A) 特開 昭63−172339(JP,A) 特開 昭62−221059(JP,A) 特開 平2−245930(JP,A) 特開 平2−242336(JP,A) 特開 平1−284926(JP,A) (58)調査した分野(Int.Cl.6,DB名) G06F 9/32
Claims (1)
- 【請求項1】命令コード部(1)、および該命令コード
部(1)に付加するパラメータ部(2)からなるコマン
ド(3)を発行することにより、所定の命令を実行する
命令実行方法であって、 前記パラメータ部(2)に、該パラメータ部(2)に続
くパラメータ部(2)が存在するか否かの判定フラグ
(4)を設け、 前記所定の同一命令を複数回繰り返して実行する場合、
前記命令コード部(1)を1回発行した後、該判定フラ
グ(4)に基づいてパラメータ部(2)を所定の回数発
行することを特徴とする命令実行方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32483590A JP2925720B2 (ja) | 1990-11-26 | 1990-11-26 | 命令実行方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32483590A JP2925720B2 (ja) | 1990-11-26 | 1990-11-26 | 命令実行方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04191930A JPH04191930A (ja) | 1992-07-10 |
| JP2925720B2 true JP2925720B2 (ja) | 1999-07-28 |
Family
ID=18170216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32483590A Expired - Fee Related JP2925720B2 (ja) | 1990-11-26 | 1990-11-26 | 命令実行方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2925720B2 (ja) |
-
1990
- 1990-11-26 JP JP32483590A patent/JP2925720B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04191930A (ja) | 1992-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662534B2 (ja) | 割込方式 | |
| JPS6250934A (ja) | 処理装置の割込制御方式 | |
| JP2993975B2 (ja) | 中央演算処理装置 | |
| JP2925720B2 (ja) | 命令実行方法 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| US6311266B1 (en) | Instruction look-ahead system and hardware | |
| JPS601655B2 (ja) | デ−タプリフェツチ方式 | |
| JPH02244338A (ja) | データ処理装置の試験方式 | |
| JP2846904B2 (ja) | 付加演算装置制御方式 | |
| US5854919A (en) | Processor and its operation processing method for processing operation having bit width exceeding data width of bit storage unit | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JP2915680B2 (ja) | Riscプロセッサ | |
| JP3511529B2 (ja) | 複合演算処理装置 | |
| JP3111372B2 (ja) | プログラマブルコントローラ | |
| JP2793396B2 (ja) | 電子計算機の演算ステータス保持装置 | |
| JP3116444B2 (ja) | 半導体計算装置および電子機器 | |
| JPH0585925B2 (ja) | ||
| CN118642759A (zh) | 指令执行方法、装置、计算机设备、可读存储介质和程序产品 | |
| JP2933569B2 (ja) | 中央演算処理装置 | |
| JPS6149695B2 (ja) | ||
| JP2752818B2 (ja) | データ入出力の非同期処理方式 | |
| JPH05274242A (ja) | 非同期入出力デーモン処理方式 | |
| JPH01223565A (ja) | 情報処理装置 | |
| JPH0259961A (ja) | 情報処理装置 | |
| JPS6349942A (ja) | 演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080507 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |