Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2935732B2 - Method for manufacturing semiconductor device - Google Patents
[go: Go Back, main page]

JP2935732B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2935732B2
JP2935732B2 JP24705190A JP24705190A JP2935732B2 JP 2935732 B2 JP2935732 B2 JP 2935732B2 JP 24705190 A JP24705190 A JP 24705190A JP 24705190 A JP24705190 A JP 24705190A JP 2935732 B2 JP2935732 B2 JP 2935732B2
Authority
JP
Japan
Prior art keywords
ion implantation
semiconductor region
type semiconductor
arsenic
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24705190A
Other languages
Japanese (ja)
Other versions
JPH04127424A (en
Inventor
新二 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP24705190A priority Critical patent/JP2935732B2/en
Publication of JPH04127424A publication Critical patent/JPH04127424A/en
Application granted granted Critical
Publication of JP2935732B2 publication Critical patent/JP2935732B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、p型及びn型半導体領域に同時に良好な
カバレージ形状をもつ微細なコンタクト孔を形成するこ
とができる半導体装置の製造方法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device capable of simultaneously forming fine contact holes having good coverage in p-type and n-type semiconductor regions.

〔従来の技術〕[Conventional technology]

半導体デバイスの微細化に伴い、コンタクト孔エッヂ
部におけるAl配線のステップカバレージを良好にして、
配線歩留り及び信頼性の向上を計るために、中間絶縁膜
にコンタクト孔を開口した後、熱処理によりリフローし
てコンタクト形状を滑らかにすることが広く行われてい
る。
With the miniaturization of semiconductor devices, the step coverage of Al wiring at the edge of the contact hole has been improved,
In order to improve the wiring yield and reliability, it has been widely practiced to open a contact hole in an intermediate insulating film and then reflow by heat treatment to smooth the contact shape.

このようなコンタクト孔の形成方法の一例として、特
開昭62−22437号公報に開示されている方法を、第2図
(A)〜(C)を用いて説明する。まず第2図(A)に
示すように、半導体基板101に熱酸化膜102とBPSG膜103
を形成し、異方性エッチングによってコンタクト孔104
を開口する。次に第2図(B)に示すように、半導体基
板101を900℃未満の温度の酸素雰囲気で熱処理して薄い
酸化膜105を形成し、更に900℃以上の窒素雰囲気で熱処
理してBPSG膜のリフローを行い、コンタクト孔104の形
状を滑らかにする。このとき、特にボロンによるp型高
濃度拡散層でのコンタクト孔において、リフローに先立
って比較的低温で形成された薄い酸化膜105によって、
比較的高温のリフロー工程でのコンタクト孔表面からの
ボロンの外方拡散やBPSG膜103からのリンのコンタクト
孔104へのオートドープが抑制される。
As an example of a method for forming such a contact hole, a method disclosed in JP-A-62-22437 will be described with reference to FIGS. 2 (A) to 2 (C). First, as shown in FIG. 2A, a thermal oxide film 102 and a BPSG film 103 are formed on a semiconductor substrate 101.
Is formed, and the contact hole 104 is formed by anisotropic etching.
Open. Next, as shown in FIG. 2B, the semiconductor substrate 101 is heat-treated in an oxygen atmosphere at a temperature of less than 900 ° C. to form a thin oxide film 105, and further heat-treated in a nitrogen atmosphere at a temperature of 900 ° C. or more to form a BPSG film. Is performed to make the shape of the contact hole 104 smooth. At this time, especially in the contact hole in the p-type high concentration diffusion layer made of boron, the thin oxide film 105 formed at a relatively low temperature prior to the reflow causes
Outward diffusion of boron from the contact hole surface in a relatively high temperature reflow step and autodoping of phosphorus from the BPSG film 103 into the contact hole 104 are suppressed.

次に第2図(C)に示すように、コンタクト孔104の
薄い酸化膜105を除去し、Al等の配線用材料を蒸着した
後、パターニングによって配線106を形成する。この方
法によれば、p型高濃度拡散層でのコンタクト孔におい
て、リフロー処理による表面濃度の低下が抑制されるの
で、コンタクト抵抗が著しく増大することはない。
Next, as shown in FIG. 2C, the thin oxide film 105 in the contact hole 104 is removed, a wiring material such as Al is deposited, and then a wiring 106 is formed by patterning. According to this method, in the contact hole in the p-type high-concentration diffusion layer, a decrease in the surface concentration due to the reflow treatment is suppressed, so that the contact resistance does not significantly increase.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

一般的にBPSG膜からのオートドープはボロンよりもリ
ンの方が顕著で、拡散層からの外方拡散は砒素よりもボ
ロンの方が顕著なので、これによるコンタクト抵抗の増
大はp型拡散層に対する方が特に問題となる。
Generally, the autodoping from the BPSG film is more remarkable for phosphorus than for boron, and the outdiffusion from the diffusion layer is more remarkable for boron than arsenic. This is particularly problematic.

ところが上記公報開示の方法においては、p型とn型
のイオン注入拡散層が同じ状態から同じ条件で酸化され
るので、砒素を不純物とするn型高濃度拡散層はボロン
を不純物とするp型高濃度拡散層よりも酸化レートが著
しく大きいため、p型と比べてn型の領域の方が開口部
で著しく厚い酸化膜が形成される。このため、p型領域
の開口部でコンタクト抵抗を増大させないために必要な
厚さの酸化膜を形成した場合、n型領域の開口部には必
要以上の厚さの酸化膜が形成されてしまい、Al等の配線
用材料を蒸着する際に、開口部の酸化膜を除去するのが
困難になる。
However, in the method disclosed in the above publication, since the p-type and n-type ion-implanted diffusion layers are oxidized under the same conditions from the same state, the n-type high-concentration diffusion layer containing arsenic as an impurity is a p-type impurity layer containing boron as an impurity. Since the oxidation rate is significantly higher than that of the high concentration diffusion layer, an extremely thick oxide film is formed in the opening in the n-type region as compared with the p-type. For this reason, when an oxide film having a thickness necessary for preventing the contact resistance from increasing in the opening in the p-type region is formed, an oxide film having a thickness larger than necessary is formed in the opening in the n-type region. When depositing a wiring material such as Al or Al, it becomes difficult to remove the oxide film in the opening.

特にこの開口部の酸化膜の除去は、工程の簡便さから
フッ酸系の溶液を用いるのが望ましいが、フッ酸系の溶
液は熱酸化膜よりもBPSG膜に対してはるかに大きなエッ
チング速度を持つので、やや厚く形成されたn型領域の
開口部の酸化膜を除去するために、相当量のBPSG膜がエ
ッチングされてしまい、微細なコンタクト孔を形成でき
なくなるという問題がある。
In particular, to remove the oxide film at the opening, it is desirable to use a hydrofluoric acid-based solution because of the simplicity of the process. Therefore, there is a problem that a considerable amount of the BPSG film is etched in order to remove the oxide film in the opening of the n-type region which is formed slightly thick, and it becomes impossible to form a fine contact hole.

更に、一般的に高濃度拡散層に厚い酸化膜を形成する
と欠陥が発生し易くなるので、必要以上に厚い酸化膜が
形成されたn型領域で、リーク電流が増大するという問
題もある。このように上記公報開示の方法は、p型とn
型の両方の拡散層に同時にコンタクト孔を形成する方法
としては適当なものではなかった。
Further, in general, when a thick oxide film is formed in the high concentration diffusion layer, defects are likely to occur. Therefore, there is a problem that a leak current increases in an n-type region where an unnecessarily thick oxide film is formed. As described above, the method disclosed in the above publication discloses a p-type and an n-type.
It was not suitable for forming contact holes in both diffusion layers of the mold at the same time.

本発明は従来の半導体装置の製造方法における上記問
題点を解消するためになされたもので、p型とn型の両
方の領域に対して同時に、コンタクト抵抗とリーク電流
が小さくカバレージ形状の良好なコンタクト孔を形成す
る半導体装置の製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems in the conventional method of manufacturing a semiconductor device, and has a low contact resistance and a low leakage current at the same time for both p-type and n-type regions. An object of the present invention is to provide a method for manufacturing a semiconductor device in which a contact hole is formed.

〔課題を解決するための手段及び作用〕[Means and actions for solving the problem]

上記問題点を解決するため、本発明は、イオン注入に
よる砒素を不純物とするn型半導体領域と、イオン注入
によるボロンを不純物とするp型半導体領域に、リフロ
ー可能な絶縁膜に形成した開口部を介して金属配線層と
コンタクトをとる半導体装置の製造方法において、前記
砒素のイオン注入によるn型半導体領域と前記ボロンの
イオン注入によるp型半導体領域のうち砒素のイオン注
入によるn型半導体領域を選択的に再結晶化させる工程
と、前記絶縁膜に開口部を形成した後900℃未満の酸化
性雰囲気で熱処理して開口部に酸化膜を形成する工程
と、900℃以上の不活性雰囲気で前記絶縁膜のリフロー
処理を行う工程とを含むことを特徴とするものである。
In order to solve the above problem, the present invention provides an opening formed in a reflowable insulating film in an n-type semiconductor region containing arsenic by ion implantation and a p-type semiconductor region containing boron by ion implantation. A method of manufacturing a semiconductor device that makes contact with a metal wiring layer through an arsenic ion implantation, wherein an n-type semiconductor region formed by arsenic ion implantation and a p-type semiconductor region formed by boron ion implantation are formed. Selectively recrystallizing, forming an opening in the insulating film, and then heat-treating in an oxidizing atmosphere of less than 900 ° C. to form an oxide film in the opening, and in an inert atmosphere of 900 ° C. or more. Performing a reflow treatment of the insulating film.

このように砒素のイオン注入によるn型半導体領域を
選択的に再結晶化させる工程を含んでいるので、ボロン
のイオン注入によるp型半導体領域のみで結晶性が損な
われており、したがって開口部への酸化膜の形成工程時
に、このp型半導体領域の増速酸化効果により、n型半
導体領域のみで厚い酸化膜が形成されることはなくな
り、p型及びn型の両方の半導体領域に対して同時にカ
バレージ形状の良好なコンタクト孔を形成することが可
能となる。
Since the method includes the step of selectively recrystallizing the n-type semiconductor region by arsenic ion implantation, the crystallinity is impaired only in the p-type semiconductor region by boron ion implantation. In the step of forming an oxide film, the thick oxide film is not formed only by the n-type semiconductor region due to the accelerated oxidation effect of the p-type semiconductor region. At the same time, it is possible to form a good contact hole having a coverage shape.

〔実施例〕〔Example〕

次に実施例について説明する。第1図(A)〜(C)
は、本発明に係る半導体装置の製造方法の実施例を説明
するための製造工程図である。まず第1図(A)に示す
ように、半導体基板1に熱酸化膜2と砒素のイオン注入
によるn型半導体領域3を形成し、熱処理によってこの
領域3を再結晶化する。次にボロンのイオン注入による
p型半導体領域4を形成し、BPSG膜5を形成する。更に
異方性エッチングによってBPSG膜5及び熱酸化膜2にコ
ンタクト孔6を開口する。次に第1図(B)に示すよう
に、半導体基板1を900℃未満の温度の酸素雰囲気で熱
処理して薄い酸化膜7を形成する。
Next, examples will be described. Fig. 1 (A)-(C)
FIG. 4 is a manufacturing process diagram for describing an embodiment of a method for manufacturing a semiconductor device according to the present invention. First, as shown in FIG. 1A, a thermal oxide film 2 and an n-type semiconductor region 3 are formed on a semiconductor substrate 1 by ion implantation of arsenic, and this region 3 is recrystallized by a heat treatment. Next, a p-type semiconductor region 4 is formed by ion implantation of boron, and a BPSG film 5 is formed. Further, contact holes 6 are opened in the BPSG film 5 and the thermal oxide film 2 by anisotropic etching. Next, as shown in FIG. 1B, the semiconductor substrate 1 is heat-treated in an oxygen atmosphere at a temperature lower than 900 ° C. to form a thin oxide film 7.

このとき、ボロンによるp型高濃度半導体領域4での
コンタクト孔6においては、イオン注入によって結晶性
が損なわれた状態で酸化が行われるので、その増速酸化
によって、BPSG膜5のリフローのための比較的高温の熱
工程において、p型半導体領域4に対するコンタクト孔
6の表面からのボロンの外方拡散や、BPSG膜5からのリ
ンのコンタクト孔6へのオートドープが十分に抑制され
る厚さの酸化膜7を形成した場合にあっても、砒素を不
純物としたn型半導体領域3のコンタクト孔6で著しく
厚い酸化膜が形成されることはない。次いで更に900℃
以上の窒素雰囲気で熱処理してBPSG膜5のリフローを行
い、コンタクト孔6の形状を滑らかにする。
At this time, in the contact hole 6 in the p-type high-concentration semiconductor region 4 due to boron, oxidation is performed in a state in which crystallinity is impaired by ion implantation, and the accelerated oxidation causes the BPSG film 5 to reflow. In a relatively high temperature heat step, the thickness is such that the outward diffusion of boron from the surface of contact hole 6 to p-type semiconductor region 4 and the autodoping of phosphorus from BPSG film 5 into contact hole 6 are sufficiently suppressed. Even when oxide film 7 is formed, an extremely thick oxide film is not formed in contact hole 6 of n-type semiconductor region 3 containing arsenic as an impurity. Then 900 ° C
The heat treatment is performed in the above-described nitrogen atmosphere to reflow the BPSG film 5 to smooth the shape of the contact hole 6.

次に第1図(C)に示すように、コンタクト孔6の薄
い酸化膜7を除去し、Al等の配線用材料を蒸着した後、
パターニングによって配線8を形成する。
Next, as shown in FIG. 1 (C), after removing the thin oxide film 7 of the contact hole 6 and depositing a wiring material such as Al,
The wiring 8 is formed by patterning.

なお本実施例においては、リフロー可能な絶縁膜とし
てBPSG膜を用いたものを示したが、リフロー可能な絶縁
膜としてはPSG膜を用いてもよい。
In this embodiment, the BPSG film is used as the reflowable insulating film. However, a PSG film may be used as the reflowable insulating film.

更に本実施例においては、ボロンのイオン注入に先立
って砒素のイオン注入によるn型半導体領域の再結晶化
処理を行ったものを示したが、砒素の原子はボロンと比
較して重いため、イオン注入層においてアモルファス層
を形成し易い傾向がある。このため、固相エピタキシャ
ル成長によって、ボロンのイオン注入層よりも低温で結
晶性の回復が可能である。したがって、ボロンのイオン
注入によるp型半導体領域と砒素のイオン注入によるn
型半導体領域を形成し、絶縁膜へのコンタクト孔の開口
に先立って、例えば600℃から800℃程度の低温で熱処理
することによっても、砒素のイオン注入によるn型半導
体領域に対して選択的に結晶性の回復を行うことが可能
であり、この方法によっても上記実施例に近い効果が期
待できる。
Furthermore, in this embodiment, the n-type semiconductor region was recrystallized by arsenic ion implantation prior to boron ion implantation. However, since arsenic atoms are heavier than boron, There is a tendency that an amorphous layer is easily formed in the injection layer. Therefore, it is possible to recover the crystallinity at a lower temperature than the boron ion-implanted layer by the solid phase epitaxial growth. Therefore, the p-type semiconductor region by boron ion implantation and the n-type semiconductor region by arsenic ion implantation
Forming a semiconductor region and performing a heat treatment at a low temperature of, for example, about 600 ° C. to 800 ° C. prior to the opening of the contact hole to the insulating film, also selectively to the n-type semiconductor area by arsenic ion implantation. It is possible to recover the crystallinity, and by this method, an effect similar to that of the above embodiment can be expected.

〔発明の効果〕〔The invention's effect〕

以上実施例に基づいて説明したように、本発明によれ
ば、開口部に酸化膜の形成時に、p型半導体領域のみで
結晶性が損なわれているので、この増速酸化効果によっ
て、n型半導体領域のみで厚い酸化膜が形成されること
がなくなり、これによりp型及びn型半導体領域の両方
に対して、コンタクト抵抗とリーク電流が小さく、良好
なカバレージ形状をもつ微細なコンタクト孔を形成する
ことができる。
As described above with reference to the embodiment, according to the present invention, the crystallinity is impaired only in the p-type semiconductor region when the oxide film is formed in the opening. A thick oxide film is not formed only in the semiconductor region, thereby forming a fine contact hole having a small contact resistance and a low leakage current and a good coverage shape in both the p-type and n-type semiconductor regions. can do.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)〜(C)は、本発明に係る半導体装置の製
造方法の一実施例を説明するための製造工程図、第2図
(A)〜(C)は、従来の半導体装置の製造方法を説明
するための製造工程図である。 図において、1は半導体基板、2は熱酸化膜、3は砒素
のイオン注入によるn型半導体領域、4はボロンのイオ
ン注入によるp型半導体領域、5はBPSG膜、6はコンタ
クト孔、7は薄い酸化膜、8は配線を示す。
1 (A) to 1 (C) are manufacturing process diagrams for explaining one embodiment of a method for manufacturing a semiconductor device according to the present invention, and FIGS. 2 (A) to 2 (C) are conventional semiconductor devices. FIG. 7 is a manufacturing process diagram for describing the manufacturing method of FIG. In the figure, 1 is a semiconductor substrate, 2 is a thermal oxide film, 3 is an n-type semiconductor region by arsenic ion implantation, 4 is a p-type semiconductor region by boron ion implantation, 5 is a BPSG film, 6 is a contact hole, 7 is A thin oxide film 8 indicates a wiring.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】イオン注入による砒素を不純物とするn型
半導体領域と、イオン注入によるボロンを不純物とする
p型半導体領域に、リフロー可能な絶縁膜に形成した開
口部を介して金属配線層とコンタクトをとる半導体装置
の製造方法において、前記砒素のイオン注入によるn型
半導体領域と前記ボロンのイオン注入によるp型半導体
領域のうち砒素のイオン注入によるn型半導体領域を選
択的に再結晶化させる工程と、前記絶縁膜に開口部を形
成した後900℃未満の酸化性雰囲気で熱処理して開口部
に酸化膜を形成する工程と、900℃以上の不活性雰囲気
で前記絶縁膜のリフロー処理を行う工程とを含むことを
特徴とする半導体装置の製造方法。
A metal wiring layer is formed between an n-type semiconductor region containing arsenic as an impurity by ion implantation and a p-type semiconductor region containing boron as an impurity by ion implantation via an opening formed in a reflowable insulating film. In the method of manufacturing a semiconductor device in contact, an n-type semiconductor region by arsenic ion implantation is selectively recrystallized among an n-type semiconductor region by arsenic ion implantation and a p-type semiconductor region by boron ion implantation. Forming an opening in the insulating film and then performing a heat treatment in an oxidizing atmosphere at less than 900 ° C. to form an oxide film in the opening; and reflowing the insulating film in an inert atmosphere at 900 ° C. or more. Performing a method of manufacturing a semiconductor device.
【請求項2】前記砒素のイオン注入によるn型半導体領
域の選択的再結晶化工程は、砒素をイオン注入して不活
性雰囲気で熱処理したのちボロンをイオン注入する工程
であることを特徴とする請求項1記載の半導体装置の製
造方法。
2. The step of selectively recrystallizing an n-type semiconductor region by arsenic ion implantation is characterized by arsenic ion implantation, heat treatment in an inert atmosphere, and then boron ion implantation. A method for manufacturing a semiconductor device according to claim 1.
【請求項3】前記砒素のイオン注入によるn型半導体領
域の選択的再結晶化工程は、砒素及びボロンをイオン注
入し、600℃以上800℃以下で熱処理する工程であること
を特徴とする請求項1記載の半導体装置の製造方法。
3. The step of selectively recrystallizing an n-type semiconductor region by arsenic ion implantation is a step of implanting arsenic and boron ions and performing a heat treatment at 600 ° C. to 800 ° C. Item 2. A method for manufacturing a semiconductor device according to Item 1.
JP24705190A 1990-09-19 1990-09-19 Method for manufacturing semiconductor device Expired - Lifetime JP2935732B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24705190A JP2935732B2 (en) 1990-09-19 1990-09-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24705190A JP2935732B2 (en) 1990-09-19 1990-09-19 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04127424A JPH04127424A (en) 1992-04-28
JP2935732B2 true JP2935732B2 (en) 1999-08-16

Family

ID=17157686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24705190A Expired - Lifetime JP2935732B2 (en) 1990-09-19 1990-09-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2935732B2 (en)

Also Published As

Publication number Publication date
JPH04127424A (en) 1992-04-28

Similar Documents

Publication Publication Date Title
EP0139371B1 (en) Process for manufacturing a mos integrated circuit employing a method of forming refractory metal silicide areas
US5326722A (en) Polysilicon contact
EP0242746A1 (en) Method of making an integrated circuit
EP0076105A2 (en) Method of producing a bipolar transistor
JPH0469814B2 (en)
JPH08293465A (en) Method for manufacturing semiconductor device
JP2607399B2 (en) Semiconductor substrate manufacturing method
JPH0324737A (en) Semiconductor device and manufacture thereof
JP2935732B2 (en) Method for manufacturing semiconductor device
US5635752A (en) Semiconductor device having source and drain regions which include horizontally extending secondary defect layers
US5759869A (en) Method to imporve metal step coverage by contact reflow
JPS63275181A (en) Manufacture of semiconductor device
JPS60137072A (en) Manufacturing method of junction field effect transistor
JPH10125621A (en) Semiconductor device and manufacturing method thereof
KR100314272B1 (en) Silicide Formation Method of Semiconductor Device
JPS6188543A (en) Manufacture of semiconductor device
JP4026195B2 (en) Method for forming an insulating layer on a silicide layer
KR950001147B1 (en) Method of fabricating single polycrystalline silicon bipolar device with self-aligned silicide electrode
JPS6295869A (en) Semiconductor device
JPS61251164A (en) Manufacture of bi-mis integrated circuit
JPH0441510B2 (en)
JPH02310925A (en) Manufacture of semiconductor device
JPH0766214A (en) Method for manufacturing bipolar semiconductor integrated circuit device
JPH01206621A (en) Formation of contact on crystalline substrate
JPS59204270A (en) Semiconductor device