Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2940173B2 - 基板cadシステム - Google Patents
[go: Go Back, main page]

JP2940173B2 - 基板cadシステム - Google Patents

基板cadシステム

Info

Publication number
JP2940173B2
JP2940173B2 JP3018716A JP1871691A JP2940173B2 JP 2940173 B2 JP2940173 B2 JP 2940173B2 JP 3018716 A JP3018716 A JP 3018716A JP 1871691 A JP1871691 A JP 1871691A JP 2940173 B2 JP2940173 B2 JP 2940173B2
Authority
JP
Japan
Prior art keywords
teardrop
pattern
wiring pattern
entity
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3018716A
Other languages
English (en)
Other versions
JPH04330569A (ja
Inventor
恵子 大串
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YOKOKAWA DENKI KK
Original Assignee
YOKOKAWA DENKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YOKOKAWA DENKI KK filed Critical YOKOKAWA DENKI KK
Priority to JP3018716A priority Critical patent/JP2940173B2/ja
Publication of JPH04330569A publication Critical patent/JPH04330569A/ja
Application granted granted Critical
Publication of JP2940173B2 publication Critical patent/JP2940173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はティアドロップを用いて
配線パタ―ンを接続する機能を有した基板CADシステ
ムの改良に関するものである。
【0002】
【従来の技術】ティアドロップは、図12に示すよう
に、配線パタ―ンの基線パタ―ン1から受けエンティテ
ィ2へ向けてほうき状に支線パタ―ン3を発生し、パタ
―ンの接続を補強したものである。図13〜図15は従
来における基板CADシステムで、配線パタ―ン修正す
るときに、ティアドロップを付加する手順を示した図で
ある。まず、図13に示すように、位置を変える配線パ
タ―ンの折れ曲り点をカ―ソルCで指示する。次に、図
14に示すように、カ―ソルCを新たな折れ曲り点まで
運んでいってパタ―ン形状を変える。このとき、破線で
囲んだ部分に示すように形状が変わる配線パタ―ンのテ
ィアドロップは削除される。その後、図15に示すよう
に、修正した配線パタ―ンがある領域Aを指定し、図1
4の工程で削除したティアドロップをキ―入力操作によ
り再度付加する。部品移動により配線パタ―ンが修正さ
れた場合も、同様な手順でティアドロップの付加処理を
行なう。このときの例を図16〜図18に示す。これら
の図で、Bは移動される部品で、この部品の配線パタ―
ンに設けられたティアドロップが削除された後、再度付
加される。
【0003】しかし、従来のティアドロップ付加機能を
有する基板CADシステムでは、配線パターンを修正す
るとティアドロップが削除されるため、オペレータはキ
ー入力操作によりティアドロップを再度付加し直さなけ
ればならなくて、作業効率が悪いという問題点があっ
た。ここで、エンティティはティアドロップが付加され
ているパターンで、ほうき状に発生するティアドロップ
を受けているパターンが受けエンティティ、ほうき状に
ティアドロップを発生するパターンが発生エンティティ
である。
【0004】本発明はこのような問題点を解決するため
になされたものであり、配線パターンを修正したとき
に、修正パターンにティアドロップが自動的に追従して
付加されることによって、オペレータの作業効率を向上
させた基板CADシステムを実現することを目的とす
る。
【0005】
【課題を解決するための手段】本発明は次のとおりの構
成になった基板CADシステムである。 接続を補強した
い配線パターンに対してはパターンの接続点にティアド
ロップを形成しながら、プリント基板を設計していく基
板CADシステムにおいて、配線パターンを修正すると
きに、修正する配線パターンに直接的または間接的にか
かわるティアドロップを削除する削除手段と、配線パタ
ーンの修正後に発生エンティティまたは受けエンティテ
ィとなるパターンのデータを、修正前に予めメモリに格
納しておくエンティティ格納手段と、配線パターンの修
正後に、前記エンティティ格納手段に格納しておいたデ
ータをもとにティアドロップを再発生する再生手段と、
を具備したことを特徴とする基板CADシステム。
【0006】
【作用】このような本発明では、パターン修正後にティ
アドロップの発生エンティティまたは受けエンティティ
となるパターンのデータをパターン修正前にメモリに確
保しておく。そして、パターン修正後には確保しておい
たデータをもとにティアドロップを自動的に再発生す
る。
【0007】
【実施例】以下、図面を用いて本発明を説明する。図1
は本発明の一実施例の構成図である。図において、1は
入力装置、2は出力装置、3は記憶装置、4はコンピュ
―タである。
【0008】入力装置1において、11は設計する配線
パタ―ンの図形情報を入力することによって配線パタ―
ンを作成する配線パタ―ン作成部、12は設計した配線
パタ―ンに対してコ―ナ―の移動,挿入,削除等のパタ
―ン修正を行なう配線パタ―ン修正部、13は設計した
プリント基板上にある部品を移動する部品移動処理部、
14はパタ―ンの作成時に作成パタ―ンへティアドロッ
プを付加するか否かを指示する発生処理指示部である。
出力装置2において、21は設計するプリント基板を更
新表示する表示部である。記憶装置3には、パタ―ン形
状を表わす図形デ―タと、パタ―ンの接続状態を示した
接続デ―タが格納されている。コンピュ―タ4におい
て、41は配線パタ―ンの作成,修正,削除を行なう図
形処理部である。42は更新デ―タと更新エンティティ
デ―タを記憶する作成・変更デ―タ記憶部である。更新
デ―タは、新規,修正,削除等の更新状態や、エンティ
ティ番号等からなる。43はパタ―ンの作成や修正に追
従してティアドロップを随時付加していく制御を行なう
追従制御部であり、本発明の特徴となる部分である。追
従制御部43において、431は発生処理指示部14か
らの指示がセットされるティアドロップ付加フラグが設
けられた発生処理セット部である。432は更新デ―タ
とエンティティデ―タを抽出する作成・変更エンティテ
ィデ―タ抽出部である。ここで、エンティティデ―タは
エンティティ番号,更新座標,ティアドロップ付加フラ
グ等からなる。433は更新デ―タと作成・変更エンテ
ィティデ―タを記憶する追従対象エンティティ記憶部で
ある。ここで、作成・変更エンティティデ―タは、作成
・変更エンティティデ―タ抽出部432で抽出したデ―
タを頭から記憶し、その後にティアドロップを削除した
配線パタ―ンと、ティアドロップを付加する可能性のあ
る配線パタ―ンのデ―タを記憶したものである。434
は追従対象エンティティ記憶部433により作成・変更
エンティティデ―タ抽出部432で抽出したデ―タが渡
され、追従対象エンティティ記憶部433に間接接続エ
ンティティを返す削除部である。削除部434におい
て、4341は追従対象エンティティ記憶部433より
渡されたデ―タに付加されているティアドロップを削除
する削除制御部、4342はティアドロップを削除した
配線パタ―ンや、ティアドロップを付加する可能性があ
る配線パタ―ンを抽出する間接接続エンティティ抽出部
である。ここで、間接接続エンティティは作成,修正が
行なわれる配線パタ―ンと接続するパタ―ンであって、
作成,修正が行なわれる配線パタ―ンとの接続点へ向け
てティアドロップを発しているパタ―ンである。 43
5は追従対象エンティティ記憶部433より渡されたエ
ンティティ内でティアドロップの付加を制御する付加制
御部である。付加制御部435において、4351はテ
ィアドロップ付加処理の制御を司どる制御部、4352
は付加するティアドロップの支線及び基線を作成する支
線・基線作成部である。436は追従対象エンティティ
記憶部433より渡されたデ―タが既に作成・変更デ―
タ記憶部42に記憶されているデ―タである場合は、変
更デ―タ記憶部42のデ―タ中のティアドロップフラグ
を追従対象エンティティ記憶部433中のティアドロッ
プフラグと一致させ、追従対象エンティティ記憶部43
3より渡されたデ―タが作成・変更デ―タ記憶部42に
記憶されていないデ―タである場合は、渡されたデ―タ
を新たに記憶する記憶セット部である。
【0009】このように構成したシステムにおいて、テ
ィアドロップの処理は次の手順で行なう。図2はティア
ドロップの処理手順を示したフロ―チャ―トである。図
2において、まず、判断D1で入力操作の種類を判別す
る。判断D1で、入力操作が配線パタ―ンの作成,配線
パタ―ンそのものの修正,部品移動による配線パタ―ン
の修正等の操作(以下、このような操作を総称して配
線,部品移動操作とする)である場合は、以下の処理を
行なう。
【0010】配線,部品移動操作を図3〜図6を例にし
て説明する。これらの図は表示画面と表示対象エンティ
ティ記憶部433への記憶デ―タを示した図である。ま
ず、作成,修正したパタ―ンを得て追従対象エンティテ
ィ記憶部にスタックする。図3では、パタ―ンL2とL
3の太さを変更したため、記憶部にはL2デ―タとL3
デ―タがスタックされる。次に、作成,変更したパタ―
ンに直接かかるティアドロップを削除し、削除したティ
アドロップの受けエンティティをスタックする。図4で
は、パタ―ンL2から直接発生しているティアドロップ
を削除し、このティアドロップの受けエンティティV1
をスタックする。さらに、作成,変更したパタ―ンに間
接的にかかるティアドロップを削除する。そして、この
ティアドロップの基線をスタックする。図5では、変更
したパタ―ンL3に間接的にパタ―ンL4からティアド
ロップが発生している。従って、パタ―ンL4から発生
するティアドロップを削除し、ティアドロップを再発生
したときにティアドロップを付加する可能性があるパタ
―ンL5を対象エンティティとする。これによって、パ
タ―ンL4とL5をスタックする。ここで、図2の判断
D2で操作が配線パタ―ンの作成であるか修正であるか
について判別する。判断D2が配線パタ―ンの修正操作
である場合は、判断D3でティアドロップを削除したか
否かについて判別する。削除しない場合は処理を終了す
る。削除した場合は追従対象エンティティ記憶部にスタ
ックしたパタ―ンでティアドロップが発生する可能性が
ある箇所にティアドロップを付加する。図6では、ティ
アドロップを削除する前に、ティアドロップを直接発生
していたパタ―ンL2と、変更するパタ―ンL3に対し
てティアドロップを発生していたパタ―ンL4にティア
ドロップを再発生する。判断D2が配線パタ―ンの作成
操作である場合は、判断D4で追従切替フラグがオンで
あるかオフであるかについて判別する。このフラグは、
配線パタ―ンの作成に追従して自動的にティアドロップ
を付加するか否かを指示するフラグであり、図1の発生
処理指示部14によりセットされる。追従切替フラグが
オフである場合は処理を終了し、オンである場合は、前
述したティアドロップが発生する可能性がある箇所にテ
ィアドロップを付加する処理を行なう。
【0011】ところで、判断D1が発生切替え操作であ
る場合は、図1の発生処理指示部14に相当するスイッ
チを切替え、判断D5に示すように、スイッチをオンに
したときは作成パタ―ンにティアドロップを付加し、オ
フにしたときはティアドロップを付加しない処理を行な
う。また、スイッチによってセットされるティアドロッ
プ付加フラグの状態を画面に表示する。このような発生
切替え操作を図7を例にとって説明する。図7では表示
画面とティアドロップ付加フラグの状態を示している。 まず、図7(a)では、既に作成されたパタ―ンL1が
表示されていて、フラグのオン・オフに関係なくティア
ドロップは発生しない。 図7(b)では、スイッチでフラグをオンにし、作成し
たヴィアV1に対してティアドロップを付加する。 図7(c)では、フラグをオフにし、作成したパタ―ン
L2とヴィアV1の間にはティアドロップは発生しな
い。 図7(d)では、フラグはオフであるため、パタ―ンL
2を曲げてL3のようにする。このとき、パタ―ンL3
とヴィアV1の間ではティアドロップは発生しない。 図7(e)では、フラグをオンにし、パタ―ンL5と新
たに作成したヴィアV2の間にティアドロップを発生す
る。 図7(f)では、フラグはオンであるため、条件に合っ
たティアドロップではないがパタ―ンL6にティアドロ
ップを発生する。 図7(g)では、フラグはオンであるため、パタ―ンL
6よりも新たに作成したパタ―ンL7から発生したほう
が条件の良いティアドロップであるとき、ティアドロッ
プを再発生する。 このようにしてパタ―ン作成工程で随時フラグをオン・
オフしてティアドロップを発生していく。
【0012】以上説明した処理以外に次の処理も行う。
図8はヴィアの大きさの変更処理を示した図である。図
8(a)に示すヴィアV1を図8(b)に示すように拡
大したときは、拡大したヴィアに合わせたティアドロッ
プを再発生する。図9は部品を移動するときの処理を示
した図である。図9(a)に示すように部品Eを矢印方
向に移動すると、移動に追従してパターンL1〜L4が
修正される。このとき、修正前のパターンL1〜L4に
1箇所でもティアドロップが付加されていれば、修正後
は、図9(b)に示すように、パターンL1〜L4の全
てにティアドロップを再発生させる。これによって、処
理の高速化をはかる。また、図10(a)に示すように
ティアドロップを発生するパターンの中に円弧部分があ
るときは、図10(b)に示すように円弧部分からティ
アドロップを発生する。図11はティアドロップがDR
Cにおいてクリアランスエラーを起こしたときの処理を
示した図である。図11(a)に示すように、指定した
大きさのティアドロップが他のパターンと接していると
きは、図11(b)に示すようにティアドロップを縮小
する。以上説明したように様々なパターン処理におい
て、パターンの作成、修正に追従してティアドロップを
自動的に追加していく。
【0013】
【効果】本発明によれば、配線パターンを修正するとき
に、修正に追従して自動的にティアドロップが付加され
る。これによって、配線パターンの修正後にオペレータ
がわざわざティアドロップの再発生操作を行う必要がな
くなり、作業効率を向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成図である。
【図2】図1のシステムの動作手順を示したフローチャ
ートである。
【図3】図1のシステムの動作説明図である。
【図4】図1のシステムの動作説明図である。
【図5】図1のシステムの動作説明図である。
【図6】図1のシステムの動作説明図である。
【図7】図1のシステムの動作説明図である。
【図8】図1のシステムの動作説明図である。
【図9】図1のシステムの動作説明図である。
【図10】図1のシステムの動作説明図である。
【図11】図1のシステムの動作説明図である。
【図12】ティアドロップの説明図である。
【図13】従来における基板CADシステムによる処理
を示した説明図である。
【図14】従来における基板CADシステムによる処理
を示した説明図である。
【図15】従来における基板CADシステムによる処理
を示した説明図である。
【図16】従来における基板CADシステムによる処理
を示した説明図である。
【図17】従来における基板CADシステムによる処理
を示した説明図である。
【図18】従来における基板CADシステムによる処理
を示した説明図である。
【符号の説明】
1 入力装置 14 発生処理指示部 2 出力装置 21 表示部 3 記憶装置 4 コンピュータ 43 追従制御部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 接続を補強したい配線パターンに対して
    はパターンの接続点にティアドロップを形成しながら、
    プリント基板を設計していく基板CADシステムにおい
    て、 配線パターンを修正するときに、修正する配線パターン
    に直接的または間接的にかかわるティアドロップを削除
    する削除手段と、 配線パターンの修正後に発生エンティティまたは受けエ
    ンティティとなるパターンのデータを、修正前に予めメ
    モリに格納しておくエンティティ格納手段と、 配線パターンの修正後に、前記エンティティ格納手段に
    格納しておいたデータをもとにティアドロップを再発生
    する再生手段と、 を具備したことを特徴とする基板CADシステム。
JP3018716A 1991-02-12 1991-02-12 基板cadシステム Expired - Fee Related JP2940173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3018716A JP2940173B2 (ja) 1991-02-12 1991-02-12 基板cadシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3018716A JP2940173B2 (ja) 1991-02-12 1991-02-12 基板cadシステム

Publications (2)

Publication Number Publication Date
JPH04330569A JPH04330569A (ja) 1992-11-18
JP2940173B2 true JP2940173B2 (ja) 1999-08-25

Family

ID=11979384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3018716A Expired - Fee Related JP2940173B2 (ja) 1991-02-12 1991-02-12 基板cadシステム

Country Status (1)

Country Link
JP (1) JP2940173B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123617A (ja) * 2005-10-28 2007-05-17 Toshiba Corp プリント配線板、プリント配線板を内蔵する電子機器、及びプリント配線板の製造方法
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
JP6365270B2 (ja) 2014-12-01 2018-08-01 富士通株式会社 設計プログラム、情報処理装置、および設計方法

Also Published As

Publication number Publication date
JPH04330569A (ja) 1992-11-18

Similar Documents

Publication Publication Date Title
US6032596A (en) Embroidery data processing apparatus
JP2940173B2 (ja) 基板cadシステム
WO1999027438A1 (en) Screen forming editor
JP3042062B2 (ja) 画像処理装置
JP2002268711A (ja) プログラマブル表示器およびそのための作画プログラム、ならびに作画プログラムを記録した記録媒体
JPH1153415A (ja) Cad図面改訂箇所編集・表示装置及びcad図面改訂箇所表示方法
JPH056412A (ja) 対話配線方式
JP3018714B2 (ja) Cad装置
JPH096981A (ja) 図面作成編集装置
JP3781923B2 (ja) 線描画装置および線描画方法、ならびに線描画プログラムを記録したコンピュータ読み取り可能な記録媒体
JPH04290119A (ja) 文書処理装置及び方法
JP2621893B2 (ja) プリント基板cadシステムにおけるベタ導体データの形状修正方式
JPS61143809A (ja) プログラマブルコントロ−ラ
JP2582296B2 (ja) プリント基板設計装置におけるデータ入力方法
JP2982210B2 (ja) プリント板の部品電極データ作成方法
JP2792921B2 (ja) 図形処理装置における図形表示方法
JP2756065B2 (ja) 電気回路設計方法及び電気回路設計用cad装置
JP3189439B2 (ja) 配電線スケルトン図の表示方式
JP2000076244A (ja) デ―タ処理装置
CN119126664A (zh) 一种用于梯形图编程的编辑辅助方法和装置
JP4366834B2 (ja) パターン設計支援装置および配線基板のパターン設計方法
JP2981563B2 (ja) 電子機器
JP2999337B2 (ja) 情報処理装置
JPH0440731B2 (ja)
JPH0379877B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees