Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2942811B2 - Superconducting logic integrated circuit - Google Patents
[go: Go Back, main page]

JP2942811B2 - Superconducting logic integrated circuit - Google Patents

Superconducting logic integrated circuit

Info

Publication number
JP2942811B2
JP2942811B2 JP5276176A JP27617693A JP2942811B2 JP 2942811 B2 JP2942811 B2 JP 2942811B2 JP 5276176 A JP5276176 A JP 5276176A JP 27617693 A JP27617693 A JP 27617693A JP 2942811 B2 JP2942811 B2 JP 2942811B2
Authority
JP
Japan
Prior art keywords
logic integrated
integrated circuit
frequency power
superconducting
impedance conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5276176A
Other languages
Japanese (ja)
Other versions
JPH07106648A (en
Inventor
昌宏 青柳
博 仲川
格 黒沢
進 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP5276176A priority Critical patent/JP2942811B2/en
Publication of JPH07106648A publication Critical patent/JPH07106648A/en
Application granted granted Critical
Publication of JP2942811B2 publication Critical patent/JP2942811B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、基板チップ上に搭載さ
れた超伝導論理集積回路に対し、特に、高周波電源電力
を供給するに際しての改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superconducting logic integrated circuit mounted on a substrate chip, and more particularly to an improvement in supplying high-frequency power.

【0002】[0002]

【従来の技術】一般にジョセフソン論理集積回路等と称
される超伝導論理集積回路を基板チップ上に搭載し、こ
れを稼働させる場合、当該超伝導集積回路が普通、かな
り低インピーダンスである結果、稼働電力源であって基
板チップに対し外付けとされる高周波電力源とこの超伝
導論理集積回路との間には、基板チップ上において電源
インピーダンスの整合を採るためにインピーダンス変換
回路が必要になる。
2. Description of the Related Art When a superconducting logic integrated circuit generally called a Josephson logic integrated circuit or the like is mounted on a substrate chip and operated, the superconducting integrated circuit usually has a considerably low impedance. An impedance conversion circuit is required between the high-frequency power source, which is an operating power source and is external to the substrate chip, and the superconducting logic integrated circuit in order to match the power supply impedance on the substrate chip. .

【0003】図2(A),(B)には、そのような場合
の従来における平面構成例が模式的に示されており、周
辺に多数のボンディングパッド11を有する基板チップ
10上に搭載され、電源電力の供給を受けて稼働する被
電源供給超伝導集積回路13に対し、外部高周波電力源
φからの高周波電源電力を与えるために、同じ基板チッ
プ10上にはインピーダンス変換回路12が設けられて
いる。
FIGS. 2A and 2B schematically show an example of a conventional planar configuration in such a case, which is mounted on a substrate chip 10 having a large number of bonding pads 11 around it. , to the power supply superconducting integrated circuit 13 running supplied with source power, external high-frequency power source
An impedance conversion circuit 12 is provided on the same substrate chip 10 in order to supply high frequency power from φ .

【0004】図2(A)の場合、このインピーダンス変
換回路12は、複数のボンディングパッド群11,‥‥
の中、外部高周波電力源φの接続された一対のボンディ
ングパッド11,11に一次側を接続し、二次側の中点
に直流バイアス電圧dcが与えられた超伝導トランスT
Rと、当該超伝導トランスTRの二次側各極性出力に関
して一つづつ設けられ、それぞれが複数のジョセフソン
接合の直列回路で構成された電圧レギュレータRG,R
Gとから成っており、いわゆる二相脈流電源供給用とな
っている
In the case of FIG. 2A, the impedance conversion circuit 12 includes a plurality of bonding pad groups 11,.
, A primary side is connected to a pair of bonding pads 11, 11 to which an external high-frequency power source φ is connected, and a middle point of the secondary side is connected.
Superconducting transformer T having a DC bias voltage dc applied thereto.
R and voltage regulators RG, R provided one by one for each polarity output of the secondary side of the superconducting transformer TR, each being constituted by a series circuit of a plurality of Josephson junctions.
G for so-called two-phase pulsating power supply .

【0005】これに対し図2(B) の場合には、インピー
ダンス変換回路12は一対の電源線路の一方に直列に入っ
たインダクタLと一対の電源線路間に亙る一対のキャパ
シタC,Cとで構成されたπ型フィルタ回路、及び一対
の電源線路間に設けられた電圧レギュレータRGとから成
っている。これは原理的には単相脈流電源供給用である
ので、一般的に二相脈流電源供給用とするには、図示し
ていないがこれを二つ用い、それぞれを外部高周波電力
源の位相の異なる高周波出力に接続する。
On the other hand, in the case of FIG. 2B, the impedance conversion circuit 12 is composed of an inductor L in series with one of the pair of power supply lines and a pair of capacitors C and C extending between the pair of power supply lines. And a voltage regulator RG provided between a pair of power supply lines. Since this is in principle for supplying a single-phase pulsating current, in order to supply two-phase pulsating current in general, two not shown are used, each of which is used as an external high-frequency power source. Connect to high frequency outputs with different phases.

【0006】[0006]

【発明が解決しようとする課題】しかるに、図2(A),
(B) に示すような構成を始めとして、高周波電源電力供
給に関するインピーダンス変換回路12の具体的構成の如
何には拘らず、この種の超伝導論理集積回路では電源波
形自体が半導体集積回路におけるクロックのように機能
し、しかも、一般に1GHz以上にも及ぶ高速動作が所望さ
れているので、図2(A),(B) に代表されるような配置パ
タンであると、インピーダンス変換回路(電源供給回
路)12からの幾何学的な離間距離ないしは電源線路配線
の長さに応じ、被電源供給超伝導集積回路13内における
電源波形の位相ずれ(スキュー)が問題となってくる。
当然、この位相ずれの程度は、集積回路チップ寸法が大
きくなる程、大きくなる。にも拘らず、従来においては
図2(A),(B) に示すような配置構成自体に対する疑問が
なく、逆に、位相ずれに対応する時間は論理動作に使用
しない遊休時間とする等、ある意味で消極的な対策しか
立てていなかったため、回路動作の一層の高速化に対す
る大きな制約となっていた。
[Problems to be Solved by the Invention] However, FIG.
In the superconducting logic integrated circuit of this type, the power supply waveform itself is a clock in the semiconductor integrated circuit, regardless of the specific configuration of the impedance conversion circuit 12 related to the high-frequency power supply, including the configuration shown in FIG. In addition, since high-speed operation of 1 GHz or more is generally desired, a layout pattern such as that shown in FIGS. 2A and 2B requires an impedance conversion circuit (power supply). The phase shift (skew) of the power supply waveform in the power-supplying superconducting integrated circuit 13 becomes a problem depending on the geometric distance from the circuit 12 or the length of the power supply line wiring.
Naturally, the degree of the phase shift increases as the size of the integrated circuit chip increases. Nevertheless, conventionally, there is no doubt about the arrangement itself as shown in FIGS. 2A and 2B, and conversely, the time corresponding to the phase shift is an idle time not used for the logical operation. In a sense, only passive measures have been taken, which has been a major constraint on further increasing the speed of circuit operation.

【0007】[0007]

【課題を解決するための手段】そこで本発明は、このよ
うな従来における課題を解決するために、被電源供給超
伝導集積回路をそれぞれ方形状の複数部分に分割すると
共に、分割した各論理集積回路部分のそれぞれに対し、
外部高周波電力源からの電源電力をインピーダンス変換
して与えるインピーダンス変換回路を設けた。
SUMMARY OF THE INVENTION In order to solve the problems in the prior art, the present invention divides a power-supplied superconducting integrated circuit into a plurality of rectangular portions, and separates each of the divided logical integrated circuits. For each of the circuit parts,
An impedance conversion circuit is provided for converting the power supply power from the external high-frequency power supply into impedance.

【0008】さらに本発明では、上記基本構成を満たし
た上で、分割した複数の論理集積回路部分を第一組と第
二組とに属する二組に分け、第一組に属する論理集積回
路部分のそれぞれに対して設けられているインピーダン
ス変換回路の群と、第二組に属する論理集積回路のそれ
ぞれに対して設けられているインピーダンス変換回路の
群とには、外部高周波電力源から互いに位相が 180°異
なる高周波電源電力を与える構成も提案する。こうすれ
ば、一般にこの種の超伝導論理集積回路において基板チ
ップ上に設けられるグラウンドの電位変動、すなわち基
準電位(接地電位)変動が抑えられる。
Further, in the present invention, after satisfying the above basic configuration, the plurality of divided logic integrated circuit parts are divided into two sets belonging to a first set and a second set, and the logic integrated circuit parts belonging to the first set are divided. And a group of impedance conversion circuits provided for each of the logic integrated circuits belonging to the second set, the phases of the impedance conversion circuits provided from the external high-frequency power source. A configuration that provides 180 ° different high-frequency power supply is also proposed. In this way, in this type of superconducting logic integrated circuit, fluctuations in the ground potential provided on the substrate chip, that is, fluctuations in the reference potential (ground potential) are generally suppressed.

【0009】[0009]

【実施例】図1には本発明に従って構成された実施例と
して、図2(A) に示される従来例を改良した超伝導論理
集積回路が示されている。そのため、対応する構成要素
には図2中におけると同一の符号を付すが、本発明では
まず、図2に示されたような従来構成において外部高周
波電力源から電源電力の供給を受けるべき被電源供給超
伝導集積回路13を、同一基板チップ10上にて複数の回路
部分13-1〜13-4に分割する。図示の場合では左右に二分
割、上下に二分割した結果、分割数は「4」であり、か
つ、分割した各回路部分13-1〜13-4はそれぞれ同寸法
(同面積)の方形状となるようにしている。
FIG. 1 shows a superconducting logic integrated circuit which is an improvement of the conventional example shown in FIG. 2A as an embodiment constructed in accordance with the present invention. Therefore, corresponding components are denoted by the same reference numerals as in FIG. 2, but in the present invention, first, in the conventional configuration as shown in FIG. The supply superconducting integrated circuit 13 is divided into a plurality of circuit parts 13-1 to 13-4 on the same substrate chip 10. In the case shown in the figure, the number of divisions is "4" as a result of dividing into two parts left and right and two parts up and down, and each of the divided circuit parts 13-1 to 13-4 has a square shape of the same size (same area). I am trying to be.

【0010】その上で、分割した第一〜第四回路部分13
-1〜13-4には、それぞれ専用にインピーダンス変換回路
12-1〜12-4を設けている。図示の場合、各インピーダン
ス変換回路12-1〜12-4は、すでに図2(A) に関し説明し
たように超伝導トランスTRを用いた二相脈流電源供給用
であるが、それらには外部高周波電力源からそれぞれ対
応するボンディングパッド11,11を介し、高周波電力を
印加する。
Then, the divided first to fourth circuit portions 13
-1 to 13-4 have dedicated impedance conversion circuits
12-1 to 12-4 are provided. In the case shown in the figure, each of the impedance conversion circuits 12-1 to 12-4 is for two-phase pulsating power supply using the superconducting transformer TR as already described with reference to FIG. High-frequency power is applied from the high-frequency power source via the corresponding bonding pads 11, 11, respectively.

【0011】特にこれに関し、図示の実施例では、全部
で四つに分割した第一〜第四回路部分13−1〜13−
4をさらに二組に分け、図中、基板チップ10上にての
左半分である第一組に属する第一、第三回路部分13−
1,13−3用のインピーダンス変換回路12−1,1
2−3に対しては第一相高周波電力源φ−1から同一の
位相で高周波電源電力を供給し、第二組に属する、残り
の第二、第四回路部分13−2,13−4には、それら
に付属のインピーダンス変換回路12−2,12−4に
対し、それら同志に関しては同一位相であるが第一相高
周波電力源φ−1とは位相が180゜異なる第二相高周
波電力源φ−2から高周波電源電力を供給している。
お、インピーダンス変換回路12−1,12−3中の各
超伝導トランスTRの二次側中点には所望の脈流電源波
形を得るために公知手法に従って直流バイアス電圧dc
−1が与えられ、同様にインピーダンス変換回路12−
2,12−4中の各超伝導トランスTRの二次側中点に
は直流バイアス電圧dc−2が与えられている。しか
し、これらはスタティックに印加され続ける直流バイア
ス電圧であるので、その引き回し配線長さは余り影響が
なく、また、第一相、第二相で位相が異なっても波形と
して相似の電源電力波形を得るためには、これら両直流
バイアス電圧dc−1,dc−2は互いに等しい大きさ
で良い。
Particularly in this regard, in the illustrated embodiment, the first to fourth circuit portions 13-1 to 13-
4 is further divided into two sets, and the first and third circuit portions 13- belonging to the first set, which is the left half on the substrate chip 10 in the drawing.
Impedance conversion circuits 12-1 and 1 for 1, 13-3
A high-frequency power supply is supplied to the power supply circuit 2-3 at the same phase from the first-phase high-frequency power supply φ-1, and the remaining second and fourth circuit portions 13-2 and 13-4 belonging to the second group are provided. The second phase high frequency power has the same phase with respect to the impedance conversion circuits 12-2 and 12-4 attached thereto but has a 180 ° phase difference from the first phase high frequency power source φ-1. The high frequency power is supplied from the source φ-2. What
Each of the impedance conversion circuits 12-1 and 12-3
A desired pulsating power supply wave is located at the secondary midpoint of the superconducting transformer TR.
DC bias voltage dc according to known techniques to obtain shape
-1 is given, and the impedance conversion circuit 12-
At the secondary midpoint of each superconducting transformer TR in 2,12-4
Is supplied with a DC bias voltage dc-2. Only
These are DC vias that are applied statically.
Voltage, the length of the routing wiring has little effect.
No, and even if the phase differs between the first and second phases,
In order to obtain a similar power supply power waveform,
Bias voltages dc-1 and dc-2 are equal in magnitude to each other
Is good.

【0012】本実施例の超伝導論理集積回路は、以上の
ように構成されているので、簡単のため、各回路部分13
-1〜13-4が正方形をなしているとすれば、図2に示した
従来例に比し、当該各回路部分13-1〜13-4は面積で四分
の一になり、各一辺の長さは二分の一になるので、各回
路部分ごとの最大配線長も二分の一、従って各回路部分
内にて生じ得るスキューも二分の一以下となる。その
分、遊休時間(論理動作に用い得ない時間)も原理的に
二分の一以下になる。換言すれば、本発明に従うと、簡
単な配置構成の工夫だけで、全体としての超伝導論理集
積回路の動作時間を速めることができる。
The superconducting logic integrated circuit of this embodiment is constructed as described above.
Assuming that -1 to 13-4 form a square, each of the circuit portions 13-1 to 13-4 has a quarter in area as compared with the conventional example shown in FIG. , The maximum wiring length for each circuit portion is also halved, and the skew that can occur in each circuit portion is also halved. The idle time (the time that cannot be used for the logical operation) is reduced to less than half in principle. In other words, according to the present invention, the operation time of the superconducting logic integrated circuit as a whole can be shortened only by devising a simple arrangement.

【0013】もちろん、分割される各回路部分13-1〜13
-4は、平面幾何形状的に正方形が望ましいが、長方形で
あっても良い。その場合にも、当該長方形の長辺と、図
2に示される従来回路の長辺(正方形の場合にはその一
辺)との比に応じ、本発明に従った動作速度の向上効果
が得られる。
Of course, each of the divided circuit parts 13-1 to 13
-4 is desirably a square in a planar geometric shape, but may be a rectangle. Also in this case, the effect of improving the operation speed according to the present invention can be obtained according to the ratio of the long side of the rectangle to the long side of the conventional circuit shown in FIG. 2 (or one side in the case of a square). .

【0014】さらに、上述の実施例では分割した回路部
分13-1〜13-4を第一、第二の二組に分け、それぞれ位相
が 180°異なる第一、第二の高周波電力源φ-1,φ-2に
より駆動するようにしているので、これはいわゆる平衡
給電方式となり、この種の超伝導論理集積回路において
用いられるグラウンドの電位変動を低減することができ
て望ましい。
Further, in the above-described embodiment, the divided circuit portions 13-1 to 13-4 are divided into first and second sets, and the first and second high-frequency power sources φ- with different phases by 180 °, respectively. Since it is driven by 1, φ-2, this is a so-called balanced power supply system, and it is desirable to be able to reduce the potential fluctuation of the ground used in this type of superconducting logic integrated circuit.

【0015】なお、図示の場合、限られた紙面の中での
図面表記の都合上、第一相高周波電力源φ-1も第二相高
周波電力源φ-2も、それぞれ図面上、上方にのみ示して
あるが、実際の配置構成でもそのようにすると、同じ組
の中での位相ずれが生ずる恐れもある。すなわち、第一
相高周波電力源φ-1にて駆動される第一部分13-1と第三
部分13-3とに関し、当該高周波電力源φ-1からそれぞれ
対応する各インピーダンス変換回路12-1,12-3にまで至
る線路配線に長さの差があると、それに応じたスキュー
が起き、当該配線距離差がある程度以上にもなると、当
該スキューも無視できなくなることも考えられる。第二
組に関しても同様である。そこで、これが望ましくない
場合には、第一相、第二相の各高周波電力源φ-1,φ-2
から、それぞれ対応するインピーダンス変換回路12-1,
12-3:12-2,12-4までの配線長が同じ長さになる位置
に、それら各高周波電力源φ-1,φ-2の幾何的設置位置
を決定すれば良い。
In the case shown in the drawing, both the first-phase high-frequency power source φ-1 and the second-phase high-frequency power source φ-2 are shown in the upper part of the drawing, respectively, for convenience of illustration in a limited space. Although only shown, if such is done in an actual arrangement, a phase shift may occur in the same set. That is, regarding the first part 13-1 and the third part 13-3 driven by the first-phase high-frequency power source φ-1, the respective impedance conversion circuits 12-1, If there is a difference in the length of the line wiring up to 12-3, a skew corresponding to the difference occurs. If the difference in the wiring distance exceeds a certain level, the skew may not be negligible. The same applies to the second set. Therefore, if this is not desirable, the first-phase and second-phase high-frequency power sources φ-1, φ-2
From the corresponding impedance conversion circuits 12-1,
12-3: The geometrical installation positions of the high-frequency power sources φ-1 and φ-2 may be determined at positions where the wiring lengths to 12-2 and 12-4 are the same.

【0016】もちろん、図示実施例は、図2(B) に示さ
れるフィルタ型等、異なるタイプのインピーダンス変換
回路を用いた場合にも適用でき、かつ、全体としての超
伝導論理集積回路の分割数も任意数に展開できる。組分
けについても然りであり、基本的に給電される高周波電
源電力の位相に関し、互いに 180°異なる第一、第二組
に属するものに分けられた構成を含めば良い。
Of course, the illustrated embodiment can be applied to the case where a different type of impedance conversion circuit such as the filter type shown in FIG. 2B is used, and the number of divisions of the superconducting logic integrated circuit as a whole. Can be expanded to any number. The same applies to the grouping, and basically, it is sufficient to include the configuration divided into the groups belonging to the first and second sets which are different from each other by 180 ° with respect to the phase of the supplied high frequency power.

【0017】[0017]

【発明の効果】本発明によると、電源に関する最大配線
長が従来に比して大いに短縮できるので、その分スキュ
ーも低減し、遊休時間も短くし得るため、従来よりも高
速の論理動作が可能になる。
According to the present invention, the maximum wiring length related to the power supply can be greatly reduced as compared with the conventional case, so that the skew can be reduced and the idle time can be shortened, so that the logic operation can be performed at a higher speed than before. become.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に従って構成された超伝導論理集積回路
の概略構成図である。
FIG. 1 is a schematic configuration diagram of a superconducting logic integrated circuit configured according to the present invention.

【図2】従来における超伝導論理集積回路の概略構成図
である。
FIG. 2 is a schematic configuration diagram of a conventional superconducting logic integrated circuit.

【符号の説明】[Explanation of symbols]

10 基板チップ, 11 ボンディングパッド, 12-1,12-2,12-3,12-4 インピーダンス変換回路, 13-1,13-2,13-3,13-4 超伝導論理集積回路の各回路
部分, φ-1 第一相高周波電力源, φ-2 第二相高周波電力源.
10 Substrate chip, 11 Bonding pad, 12-1, 12-2, 12-3, 12-4 Impedance conversion circuit, 13-1, 13-2, 13-3, 13-4 Superconducting logic integrated circuits Part, φ-1 first phase high frequency power source, φ-2 second phase high frequency power source.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高田 進 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (56)参考文献 特開 平2−184088(JP,A) 早川 尚夫編「4.超高速ジョセフソ ンデバイス」培風館(昭和61年11月30日 初版発行)第264−276頁 (58)調査した分野(Int.Cl.6,DB名) H01L 39/22 H01L 39/24 H01L 39/00 H01L 39/02 H01L 21/82 H03K 19/195 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Susumu Takada 1-1-4 Umezono, Tsukuba, Ibaraki Pref., National Institute of Advanced Industrial Science and Technology (56) References Japanese Patent Laid-Open No. 2-184088 (JP, A) Nao Hayakawa "4. Ultra-high-speed Josephson Device", Baifukan (First Edition, November 30, 1986), pp. 264-276 (58) Fields investigated (Int. Cl. 6 , DB name) H01L 39/22 H01L 39 / 24 H01L 39/00 H01L 39/02 H01L 21/82 H03K 19/195

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板チップ上に搭載され、高周波電源電
力の供給を受けて稼働する超伝導論理集積回路を上記基
板チップ上において各々方形状の複数の論理集積回路部
分に分割すると共に;該基板チップ上に、該分割した複
数の論理集積回路部分のそれぞれに対し外部高周波電力
源との間のインピーダンス整合を採るインピーダンス変
換回路を設けたこと;を特徴とする超伝導論理集積回
路。
1. A superconducting logic integrated circuit mounted on a substrate chip and operated by receiving high-frequency power supply power is divided into a plurality of square logic integrated circuit portions on the substrate chip; A superconducting logic integrated circuit, wherein an impedance conversion circuit is provided on the chip for impedance matching between the plurality of divided logic integrated circuit portions and an external high-frequency power source;
【請求項2】 請求項1に記載の超伝導論理集積回路で
あって;上記分割した複数の論理集積回路部分を第一組
に属するものと第二組に属するものとに分け;該第一組
に属する複数の論理集積回路のそれぞれに対して設けら
れている上記インピーダンス変換回路の群と、上記第二
組に属する複数の論理集積回路のそれぞれに対して設け
られている上記インピーダンス変換回路の群とには、上
記外部高周波電力源から互いに位相が 180°異なる高周
波電力を与えること;を特徴とする超伝導論理集積回
路。
2. The superconducting logic integrated circuit according to claim 1, wherein said plurality of divided logic integrated circuit parts are divided into a part belonging to a first set and a part belonging to a second set; The group of the impedance conversion circuits provided for each of the plurality of logic integrated circuits belonging to the set, and the impedance conversion circuit provided for each of the plurality of logic integrated circuits belonging to the second set. Providing a group with high-frequency power having a phase difference of 180 ° from the external high-frequency power source;
【請求項3】 請求項2に記載の超伝導論理集積回路で
あって;上記第一組に属する複数の論理集積回路のそれ
ぞれに対して設けられている上記インピーダンス変換回
路の各々と該第一組用の上記高周波電力源との間の配線
距離は全て等しく、かつ、上記第二組に属する複数の論
理集積回路のそれぞれに対して設けられている上記イン
ピーダンス変換回路の各々と該第二組用の上記高周波電
力源との間の配線距離も全て等しくなっていること;を
特徴とする超伝導論理集積回路。
3. The superconducting logic integrated circuit according to claim 2, wherein each of said impedance conversion circuits provided for each of said plurality of logic integrated circuits belonging to said first set and said first logic circuit. The wiring distances between the high-frequency power sources for the set are all equal, and each of the impedance conversion circuits provided for each of the plurality of logic integrated circuits belonging to the second set and the second set A superconducting logic integrated circuit, wherein the wiring distances to the high-frequency power source are all equal.
JP5276176A 1993-10-07 1993-10-07 Superconducting logic integrated circuit Expired - Lifetime JP2942811B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5276176A JP2942811B2 (en) 1993-10-07 1993-10-07 Superconducting logic integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5276176A JP2942811B2 (en) 1993-10-07 1993-10-07 Superconducting logic integrated circuit

Publications (2)

Publication Number Publication Date
JPH07106648A JPH07106648A (en) 1995-04-21
JP2942811B2 true JP2942811B2 (en) 1999-08-30

Family

ID=17565783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5276176A Expired - Lifetime JP2942811B2 (en) 1993-10-07 1993-10-07 Superconducting logic integrated circuit

Country Status (1)

Country Link
JP (1) JP2942811B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119003A (en) * 2014-12-22 2016-06-30 株式会社東芝 Semiconductor integrated circuit
JP6514396B2 (en) * 2018-05-28 2019-05-15 株式会社東芝 Semiconductor integrated circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
早川 尚夫編「4.超高速ジョセフソンデバイス」培風館(昭和61年11月30日初版発行)第264−276頁

Also Published As

Publication number Publication date
JPH07106648A (en) 1995-04-21

Similar Documents

Publication Publication Date Title
US6661736B2 (en) Apparatus and method for distributing a clock signal on a large scale integrated circuit
US7112999B2 (en) Semiconductor integrated circuit device
US4926066A (en) Clock distribution circuit having minimal skew
KR100288183B1 (en) Clock distribution network utilizing local deskewing clock generator circuitry
US20040135229A1 (en) Semiconductor device and method of setting input pin capacity
US6867632B2 (en) Semiconductor integrated circuit device
US5051882A (en) Three reservoir capacitor charge pump circuit
JP2942811B2 (en) Superconducting logic integrated circuit
JPH077808B2 (en) Integrated circuit
Semenov et al. DC voltage multipliers: A novel application of synchronization in Josephson junction arrays
US4672244A (en) Josephson logic integrated circuit
US4092553A (en) Josephson logic circuit powering arrangement
US5489860A (en) Semiconductor circuit having improved layout pattern
EP0375197A2 (en) Reduced voltage integrated-circuit
US7071757B2 (en) Clock signal distribution utilizing differential sinusoidal signal pair
JP2500355B2 (en) Josephson logic integrated circuit device
US20230178164A1 (en) Layout of driving circuit, semiconductor structure and semiconductor memory
US5117134A (en) CMOS or TTL to ECL level conversion device
US6097043A (en) Semiconductor integrated circuit and supply method for supplying multiple supply voltages in a semiconductor integrated circuit
USRE26342E (en) Power circuits which are ihherently capable of inverter operation
JP2896493B2 (en) High frequency power supply for Josephson integrated circuits
US4352027A (en) Shift register
US5315157A (en) Semiconductor integrated circuit device having voltage level converting circuits
US4851712A (en) Semiconductor circuit for driving a load circuit with power supplied independently
US6825509B1 (en) Power distribution system, method, and layout for an electronic device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term