JP2964567B2 - 過電流防止回路 - Google Patents
過電流防止回路Info
- Publication number
- JP2964567B2 JP2964567B2 JP18325490A JP18325490A JP2964567B2 JP 2964567 B2 JP2964567 B2 JP 2964567B2 JP 18325490 A JP18325490 A JP 18325490A JP 18325490 A JP18325490 A JP 18325490A JP 2964567 B2 JP2964567 B2 JP 2964567B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- transistor
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の電源端子の過電流防
止回路に関する。
止回路に関する。
本発明は、共通ヒューズで一括保護される複数個の半
導体集積回路の過電流防止回路において、 過電流を短時間に制限して流入させる手段を設けるこ
とにより、 不要なヒューズ溶断を防止することができるようにし
たものである。
導体集積回路の過電流防止回路において、 過電流を短時間に制限して流入させる手段を設けるこ
とにより、 不要なヒューズ溶断を防止することができるようにし
たものである。
高耐圧プロセスによって製造された集積回路装置を電
話交換機等に用いる場合に、一つの半導体集積回路装置
が一本の電話回線と対応して使用されることになる。こ
の場合に電源端子の過大電流に対する保護は、各集積回
路装置ごとではなく、128本程度の回線に対して一つの
ヒューズが設けられていることが多い。通常、高耐圧プ
ロセスで製造された半導体集積回路装置で何らかの原因
で装置内部の電気的分離が破壊されるなどで電源端子に
過大電流が流れた場合に、約２〜3A程度までは流すこと
が可能である。一方、各集積回路装置を一括して保護し
ているヒューズも２〜3Aの電流で切れるものを用いるこ
とが多い。したがって、ある半導体集積回路装置内の異
常により電源端子に過大電流が流れ出した場合に、その
半導体集積回路装置だけが破壊に至る前にヒューズが切
れ、その結果128本程度の回線が同時に使用不能になる
場合がある。
話交換機等に用いる場合に、一つの半導体集積回路装置
が一本の電話回線と対応して使用されることになる。こ
の場合に電源端子の過大電流に対する保護は、各集積回
路装置ごとではなく、128本程度の回線に対して一つの
ヒューズが設けられていることが多い。通常、高耐圧プ
ロセスで製造された半導体集積回路装置で何らかの原因
で装置内部の電気的分離が破壊されるなどで電源端子に
過大電流が流れた場合に、約２〜3A程度までは流すこと
が可能である。一方、各集積回路装置を一括して保護し
ているヒューズも２〜3Aの電流で切れるものを用いるこ
とが多い。したがって、ある半導体集積回路装置内の異
常により電源端子に過大電流が流れ出した場合に、その
半導体集積回路装置だけが破壊に至る前にヒューズが切
れ、その結果128本程度の回線が同時に使用不能になる
場合がある。
この従来の半導体集積回路装置では、何らかの原因で
ある一つの集積回路装置内での絶縁破壊などが起こった
場合に、過大な電源電流が流れ、その結果複数の集積回
路装置を一括して保護しているヒューズが切れることに
なり、一つの半導体集積回路装置の異常によって128本
程度の回線が一度に使用不能になる欠点があった。
ある一つの集積回路装置内での絶縁破壊などが起こった
場合に、過大な電源電流が流れ、その結果複数の集積回
路装置を一括して保護しているヒューズが切れることに
なり、一つの半導体集積回路装置の異常によって128本
程度の回線が一度に使用不能になる欠点があった。
本発明は、このような欠点を除去するもので一つの半
導体集積回路の異常が他に波及しない過電流防止回路を
提供することを目的とする。
導体集積回路の異常が他に波及しない過電流防止回路を
提供することを目的とする。
本発明は、第一電源端子または第二電源端子のいずれ
か一方に接続された共通のヒューズにより過電流保護さ
れる複数個の半導体集積回路に結合される過電流防止回
路において、上記第一電源端子に入力電極が接続された
第一のバイポーラトランジスタと、上記第一のバイポー
ラトランジスタの出力電極に入力電極が接続され、上記
第一のバイポーラトランジスタの制御電極に出力電極が
接続された第二のバイポーラトランジスタと、一端が上
記第二のバイポーラトランジスタの入力電極に接続さ
れ、他端が上記第二のバイポーラトランジスタの制御電
極および半導体集積回路の一方の電源端子に接続された
第一の抵抗と、一端が上記第二のバイポーラトランジス
タの出力電極および上記第一のバイポーラトランジスタ
の制御電極に接続され、他端が上記第二電源端子および
半導体集積回路の他方の電源端子に接続された第二の抵
抗とを備えたことを特徴とする。ここで、上記バイポー
ラトランジスタに代えて、MOSトランジスタを用いても
良い。
か一方に接続された共通のヒューズにより過電流保護さ
れる複数個の半導体集積回路に結合される過電流防止回
路において、上記第一電源端子に入力電極が接続された
第一のバイポーラトランジスタと、上記第一のバイポー
ラトランジスタの出力電極に入力電極が接続され、上記
第一のバイポーラトランジスタの制御電極に出力電極が
接続された第二のバイポーラトランジスタと、一端が上
記第二のバイポーラトランジスタの入力電極に接続さ
れ、他端が上記第二のバイポーラトランジスタの制御電
極および半導体集積回路の一方の電源端子に接続された
第一の抵抗と、一端が上記第二のバイポーラトランジス
タの出力電極および上記第一のバイポーラトランジスタ
の制御電極に接続され、他端が上記第二電源端子および
半導体集積回路の他方の電源端子に接続された第二の抵
抗とを備えたことを特徴とする。ここで、上記バイポー
ラトランジスタに代えて、MOSトランジスタを用いても
良い。
平常時に、第一のトランジスタはオン状態であり、第
二のトランジスタはオフ状態であるが、過大電流により
第二のトランジスタはオン状態になり、このために第一
のトランジスタはオフ状態になって電路は遮断される。
この遮断にともない、第二のトランジスタは再びオフ状
態になり、したがって、第一のトランジスタはオン状態
に戻る。すなわち、過大電流の定常的な流入を防止す
る。
二のトランジスタはオフ状態であるが、過大電流により
第二のトランジスタはオン状態になり、このために第一
のトランジスタはオフ状態になって電路は遮断される。
この遮断にともない、第二のトランジスタは再びオフ状
態になり、したがって、第一のトランジスタはオン状態
に戻る。すなわち、過大電流の定常的な流入を防止す
る。
以下、本発明の一実施例について図面を参照して説明
する。
する。
第１図はこの実施例の半導体集積回路装置の過電流防
止回路の回路図である。
止回路の回路図である。
高耐圧プロセスによって製造された半導体集積回路装
置５には、第１の電源端子（電源電圧VBB＝−48V）と、
第２の電源端子（基準電位GND）とから電位が与えられ
る。本発明の回路は、この第１の電源端子VBBから半導
体集積回路装置５への配線上に、エミッタを第１の電源
端子VBB側に接続し、コレクタを半導体集積回路装置５
側に接続するNPNトランジスタ４を備えている。また、
このNPNトランジスタ４のコレクタと半導体集積回路装
置５との間に10Ω程度の抵抗体１を接続し、その両端が
エミッタとベースになるNPNトランジスタ２を備え、こ
のNPNトランジスタ２のコレクタは、NPNトランジスタ４
のベースおよび抵抗体３とに接続され、そして、抵抗体
３の他端は第２の電源端子GNDに接続されている。この
抵抗体３は、本発明の回路を用いる半導体集積回路装置
５の製造プロセスで可能な限り大きな抵抗値を持たせる
ことが望ましい。
置５には、第１の電源端子（電源電圧VBB＝−48V）と、
第２の電源端子（基準電位GND）とから電位が与えられ
る。本発明の回路は、この第１の電源端子VBBから半導
体集積回路装置５への配線上に、エミッタを第１の電源
端子VBB側に接続し、コレクタを半導体集積回路装置５
側に接続するNPNトランジスタ４を備えている。また、
このNPNトランジスタ４のコレクタと半導体集積回路装
置５との間に10Ω程度の抵抗体１を接続し、その両端が
エミッタとベースになるNPNトランジスタ２を備え、こ
のNPNトランジスタ２のコレクタは、NPNトランジスタ４
のベースおよび抵抗体３とに接続され、そして、抵抗体
３の他端は第２の電源端子GNDに接続されている。この
抵抗体３は、本発明の回路を用いる半導体集積回路装置
５の製造プロセスで可能な限り大きな抵抗値を持たせる
ことが望ましい。
第一実施例は、第１図に示すように、第１の電源端子
VBBまたは第２の電源端子GNDのいずれか一方に接続され
た共通のヒューズにより過電流保護される複数個の半導
体集積回路に結合され、第１の電源端子VBBに入力電極
が接続されたNPNトランジスタ４と、NPNトランジスタ４
の出力電極に入力電極が接続され、NPNトランジスタ４
の制御電極に出力電極が接続されたNPNトランジスタ２
と、一端がNPNトランジスタ２の入力電極に接続され、
他端がNPNトランジスタ２の制御電極に接続された抵抗
体１と、一端がNPNトランジスタ２の出力電極およびNPN
トランジスタ４の制御電極に接続され、他端が第２の電
源端子GNDに接続された抵抗体３とを備える。
VBBまたは第２の電源端子GNDのいずれか一方に接続され
た共通のヒューズにより過電流保護される複数個の半導
体集積回路に結合され、第１の電源端子VBBに入力電極
が接続されたNPNトランジスタ４と、NPNトランジスタ４
の出力電極に入力電極が接続され、NPNトランジスタ４
の制御電極に出力電極が接続されたNPNトランジスタ２
と、一端がNPNトランジスタ２の入力電極に接続され、
他端がNPNトランジスタ２の制御電極に接続された抵抗
体１と、一端がNPNトランジスタ２の出力電極およびNPN
トランジスタ４の制御電極に接続され、他端が第２の電
源端子GNDに接続された抵抗体３とを備える。
第二実施例は、第２図に示すように、第一実施例と比
較して、NPNトランジスタに代えてMOSトランジスタを用
いているほかは、同一構成である。
較して、NPNトランジスタに代えてMOSトランジスタを用
いているほかは、同一構成である。
次に、この実施例の動作を説明する。
半導体集積回路装置５が正常に動作している状態で
は、例えば第１の電源端子（VBB＝−48V）の電流IBBは
約4mAであり、抵抗体１の両端AB間の電位差は0.04Vとな
り、NPNトランジスタ２はオン状態にならない。したが
ってＣ点は基準電位であり、NPNトランジスタ４のベー
ス・エミッタ間に約48Vの電位差があるために、このNPN
トランジスタ４はオン状態にある。
は、例えば第１の電源端子（VBB＝−48V）の電流IBBは
約4mAであり、抵抗体１の両端AB間の電位差は0.04Vとな
り、NPNトランジスタ２はオン状態にならない。したが
ってＣ点は基準電位であり、NPNトランジスタ４のベー
ス・エミッタ間に約48Vの電位差があるために、このNPN
トランジスタ４はオン状態にある。
何らかの原因により第１の電源端子VBBに約60mA以上
の過大電流が流れた場合に、10Ω程度の抵抗体１により
AB間に約0.6Vの電位差が生じ、NPNトランジスタ２がオ
ン状態となり、過大な電源電流はＤ点から第１の電源端
子VBB上のＡ点へ流れ込む。その結果、大きな抵抗値を
有する抵抗体３によりＣ点の電位が引き下げられ、Ｃ〜
VBB間の電位差がNPNトランジスタ４のオン状態を保つの
に充分でなくなる。したがって、特性異常を起こした半
導体集積回路装置５が第１の電源端子VBBから切り離さ
れる。第１の電源端子VBBに過大電流が流れなくなる
と、抵抗体１の両端の電位差がなくなり、NPNトランジ
スタ２がオフ状態になる。そのために抵抗体３に電流が
流れなくなり、Ｃ点の電位は基準電位になるので、NPN
トランジスタ４のベース・エミッタ間に約48Vの電位差
が生じる。その結果、NPNトランジスタ４はオン状態に
なり、半導体集積回路装置５への電源供給は通常の使用
状態に戻る。
の過大電流が流れた場合に、10Ω程度の抵抗体１により
AB間に約0.6Vの電位差が生じ、NPNトランジスタ２がオ
ン状態となり、過大な電源電流はＤ点から第１の電源端
子VBB上のＡ点へ流れ込む。その結果、大きな抵抗値を
有する抵抗体３によりＣ点の電位が引き下げられ、Ｃ〜
VBB間の電位差がNPNトランジスタ４のオン状態を保つの
に充分でなくなる。したがって、特性異常を起こした半
導体集積回路装置５が第１の電源端子VBBから切り離さ
れる。第１の電源端子VBBに過大電流が流れなくなる
と、抵抗体１の両端の電位差がなくなり、NPNトランジ
スタ２がオフ状態になる。そのために抵抗体３に電流が
流れなくなり、Ｃ点の電位は基準電位になるので、NPN
トランジスタ４のベース・エミッタ間に約48Vの電位差
が生じる。その結果、NPNトランジスタ４はオン状態に
なり、半導体集積回路装置５への電源供給は通常の使用
状態に戻る。
第１の電源端子VBBの電流はパルス状に流れることに
なり、過大電流が定常的に流れることによる電源端子の
ヒューズ切断を防ぐことができる。なお、本発明は半導
体集積回路装置内部に作り込んでも、また外部に付けて
もよい。
なり、過大電流が定常的に流れることによる電源端子の
ヒューズ切断を防ぐことができる。なお、本発明は半導
体集積回路装置内部に作り込んでも、また外部に付けて
もよい。
第２図は本発明の第二実施例を示す半導体集積回路装
置の過電流防止回路の回路図である。
置の過電流防止回路の回路図である。
本例では、各トランジスタにｎチャンネルMOSトラン
ジスタを用いている。半導体集積回路装置５が正常に動
作している状態では、第１の電源端子（VBB＝−48V）の
電流（IBB＝−4mA）により抵抗体１の両端AB間に電位差
が生じるが、ｎチャンネルMOSトランジスタ６のしきい
値電圧VTをその電位差より高く設定しておけば、このト
ランジスタはオン状態にならない。そのために、抵抗体
３には電流が流れないので、Ｃ点の電位は第２の電源端
子GNDと等しい。したがってｎチャンネルMOSトランジス
タ７のゲートに約48Vの電圧がかかることになり、この
トランジスタはオン状態にある。
ジスタを用いている。半導体集積回路装置５が正常に動
作している状態では、第１の電源端子（VBB＝−48V）の
電流（IBB＝−4mA）により抵抗体１の両端AB間に電位差
が生じるが、ｎチャンネルMOSトランジスタ６のしきい
値電圧VTをその電位差より高く設定しておけば、このト
ランジスタはオン状態にならない。そのために、抵抗体
３には電流が流れないので、Ｃ点の電位は第２の電源端
子GNDと等しい。したがってｎチャンネルMOSトランジス
タ７のゲートに約48Vの電圧がかかることになり、この
トランジスタはオン状態にある。
何らかの原因によって第１の電源端子VBBに過大電流
が流れると、抵抗体１によりAB間に電位差が生じ、それ
がｎチャンネルMOSトランジスタ６のしきい値電圧VTよ
り高くなったときに、このトランジスタはオン状態にな
る。すると、第２の電源端子GNDからの電流がＤ点より
抵抗体３を通って第１の電源端子VBBのＡ点へ流れ込
む。そして、Ｃ点の電位はこの電流によって引き下げら
れ、Ｃ〜VBB間の電位差がｎチャンネルMOSトランジスタ
７のしきい値電圧VTよりも低くなると、このトランジス
タはオフ状態になり、特性異常を起こした半導体集積回
路装置５が第１の電源端子VBBから切り離される。
が流れると、抵抗体１によりAB間に電位差が生じ、それ
がｎチャンネルMOSトランジスタ６のしきい値電圧VTよ
り高くなったときに、このトランジスタはオン状態にな
る。すると、第２の電源端子GNDからの電流がＤ点より
抵抗体３を通って第１の電源端子VBBのＡ点へ流れ込
む。そして、Ｃ点の電位はこの電流によって引き下げら
れ、Ｃ〜VBB間の電位差がｎチャンネルMOSトランジスタ
７のしきい値電圧VTよりも低くなると、このトランジス
タはオフ状態になり、特性異常を起こした半導体集積回
路装置５が第１の電源端子VBBから切り離される。
第１の電源端子VBBに過大電流が流れなくなると、抵
抗体１の両端の電位差がｎチャンネルMOSトランジスタ
６のしきい値電圧VTより低くなり、このトランジスタは
オフ状態になる。そして、ｎチャンネルMOSトランジス
タ７のゲートにかかる電圧がこのトランジスタのしきい
値電圧VTよりも高くなったときにトランジスタはオン状
態になり、半導体集積回路装置５への電源供給は通常の
使用状態に戻る。
抗体１の両端の電位差がｎチャンネルMOSトランジスタ
６のしきい値電圧VTより低くなり、このトランジスタは
オフ状態になる。そして、ｎチャンネルMOSトランジス
タ７のゲートにかかる電圧がこのトランジスタのしきい
値電圧VTよりも高くなったときにトランジスタはオン状
態になり、半導体集積回路装置５への電源供給は通常の
使用状態に戻る。
本例にようにトランジスタとしてMOSトランジスタを
用いた場合に、バイポーラトランジスタと違って、第１
の電源端子VBB上に直列に配置されているｎチャンネルM
OSトランジスタ７のソース・ドレイン間で電位差が生じ
ない利点がある。また、同様に第１の電源端子VBBと第
２の電源端子GNDとの間に配置されているｎチャンネルM
OSトランジスタ６のソース・ドレイン間でも電位差が生
じない。
用いた場合に、バイポーラトランジスタと違って、第１
の電源端子VBB上に直列に配置されているｎチャンネルM
OSトランジスタ７のソース・ドレイン間で電位差が生じ
ない利点がある。また、同様に第１の電源端子VBBと第
２の電源端子GNDとの間に配置されているｎチャンネルM
OSトランジスタ６のソース・ドレイン間でも電位差が生
じない。
本発明は、以上説明したように、半導体集積回路装置
の電源端子に過大電流が流れた場合にその半導体集積回
路装置を電源端子から切り離すので、半導体集積回路装
置の異常によって複数の装置を一括して保護しているヒ
ューズが切れ、複数の回線が一度に使用不能となること
を防止できる効果がある。
の電源端子に過大電流が流れた場合にその半導体集積回
路装置を電源端子から切り離すので、半導体集積回路装
置の異常によって複数の装置を一括して保護しているヒ
ューズが切れ、複数の回線が一度に使用不能となること
を防止できる効果がある。
第１図は本発明の第一実施例の回路図。 第２図は本発明の第二実施例の回路図。 第３図は従来例の回路図。 １、３……抵抗体、２、４……NPNトランジスタ、５…
…半導体集積回路装置、６、７……ｎチャンネルMOSト
ランジスタ。
…半導体集積回路装置、６、７……ｎチャンネルMOSト
ランジスタ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02H 3/08 - 3/10 H02H 7/20
Claims (2)
- 【請求項１】第一電源端子または第二電源端子のいずれ
か一方に接続された共通のヒューズにより過電流保護さ
れる複数個の半導体集積回路に結合される過電流防止回
路において、 上記第一電源端子に入力電極が接続された第一のバイポ
ーラトランジスタと、 上記第一のバイポーラトランジスタの出力電極に入力電
極が接続され、上記第一のバイポーラトランジスタの制
御電極に出力電極が接続された第二のバイポーラトラン
ジスタと、 一端が上記第二のバイポーラトランジスタの入力電極に
接続され、他端が上記第二のバイポーラトランジスタの
制御電極および半導体集積回路の一方の電源端子に接続
された第一の抵抗と、 一端が上記第二のバイポーラトランジスタの出力電極お
よび上記第一のバイポーラトランジスタの制御電極に接
続され、他端が上記第二電源端子および半導体集積回路
の他方の電源端子に接続された第二の抵抗と を備えたことを特徴とする過電流防止回路。 - 【請求項２】上記バイポーラトランジスタに代えて、MO
Sトランジスタを用いた特許請求項１記載の過電流防止
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18325490A JP2964567B2 (ja) | 1990-07-10 | 1990-07-10 | 過電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18325490A JP2964567B2 (ja) | 1990-07-10 | 1990-07-10 | 過電流防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0471320A JPH0471320A (ja) | 1992-03-05 |
| JP2964567B2 true JP2964567B2 (ja) | 1999-10-18 |
Family
ID=16132457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18325490A Expired - Fee Related JP2964567B2 (ja) | 1990-07-10 | 1990-07-10 | 過電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964567B2 (ja) |
-
1990
- 1990-07-10 JP JP18325490A patent/JP2964567B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0471320A (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4294748B2 (ja) | トリガー電圧が低く、保持電圧が調整可能な、ｅｓｄ保護のための積層ｓｃｒ | |
| JP3394533B2 (ja) | 過電流保護装置 | |
| JPH0237234Y2 (ja) | ||
| EP1356524B1 (en) | Esd protection devices | |
| US6262873B1 (en) | Method for providing ESD protection for an integrated circuit | |
| US6239958B1 (en) | Electrostatic damage protection circuit and dynamic random access memory | |
| US6442008B1 (en) | Low leakage clamp for E.S.D. protection | |
| JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
| JPS6118317A (ja) | 過電圧サージから電子回路を保護する回路 | |
| US4440980A (en) | Overvoltage protection for a line circuit | |
| EP0651490B1 (en) | Overvoltage protection circuit | |
| JP2549741B2 (ja) | Ｃｍｏｓ集積回路用の静電放電気からの保護回路 | |
| JP3061260B2 (ja) | 静電気保護回路 | |
| US5641981A (en) | Semiconductor apparatus and horizontal register for solid-state image pickup apparatus with protection circuit for bypassing an excess signal | |
| JP2008130994A (ja) | 静電保護回路 | |
| JP3829400B2 (ja) | 電話線のインターフェイスの過電圧に対する保護 | |
| JPH0350423B2 (ja) | ||
| JP3464340B2 (ja) | 半導体集積回路装置 | |
| US6218881B1 (en) | Semiconductor integrated circuit device | |
| JP3144308B2 (ja) | 半導体装置 | |
| JP2964567B2 (ja) | 過電流防止回路 | |
| US20250248130A1 (en) | Electrostatic discharge clamp circuit containing a disable circuit to selectively disable a discharge circuit | |
| JP3100137B2 (ja) | 半導体集積装置 | |
| JP2009164829A (ja) | 半導体装置 | |
| KR100215760B1 (ko) | 과전류에대하여안정한반도체메모리장치의리던던시디코더회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |