JP2972452B2 - 受信データ識別回路 - Google Patents
受信データ識別回路Info
- Publication number
- JP2972452B2 JP2972452B2 JP4227512A JP22751292A JP2972452B2 JP 2972452 B2 JP2972452 B2 JP 2972452B2 JP 4227512 A JP4227512 A JP 4227512A JP 22751292 A JP22751292 A JP 22751292A JP 2972452 B2 JP2972452 B2 JP 2972452B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- receiving
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 31
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000004069 differentiation Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号の伝送
に利用する。本発明は、ＣＣＩＴＴ Ｉ−４３０勧告に
従う受信データ識別回路に関し、特に、サンプリングマ
ージンを１００％確保することができる受信データ識別
回路に関する。
に利用する。本発明は、ＣＣＩＴＴ Ｉ−４３０勧告に
従う受信データ識別回路に関し、特に、サンプリングマ
ージンを１００％確保することができる受信データ識別
回路に関する。
【０００２】
【従来の技術】従来の受信データ識別回路は、図３に示
すように、データ受信回路２４が受信した正方向符号の
受信信号と負方向符号の受信信号をＵ／Ｂ（ユニポーラ
／バイポーラ）変換して出力するＵ／Ｂ変換回路２７
と、正方向符号の受信信号と負方向符号の受信信号とを
入力するバイオレーション検出回路２５と、このバイオ
レーション検出回路２５の出力信号を入力しＦビット変
化点検出信号を出力するＦビット変化点検出回路２６
と、このＦビット変化点検出回路２６の出力信号を入力
しクロック信号を出力するクロック作成回路２８と、Ｕ
／Ｂ変換回路２７の出力信号とクロック作成回路２８の
出力を入力し受信データを分割するデータ分割回路２９
とを備えている。
すように、データ受信回路２４が受信した正方向符号の
受信信号と負方向符号の受信信号をＵ／Ｂ（ユニポーラ
／バイポーラ）変換して出力するＵ／Ｂ変換回路２７
と、正方向符号の受信信号と負方向符号の受信信号とを
入力するバイオレーション検出回路２５と、このバイオ
レーション検出回路２５の出力信号を入力しＦビット変
化点検出信号を出力するＦビット変化点検出回路２６
と、このＦビット変化点検出回路２６の出力信号を入力
しクロック信号を出力するクロック作成回路２８と、Ｕ
／Ｂ変換回路２７の出力信号とクロック作成回路２８の
出力を入力し受信データを分割するデータ分割回路２９
とを備えている。
【０００３】
【発明が解決しようとする課題】このような従来の受信
データ識別回路では受信データを直接Ｕ／Ｂ変換して分
割するように構成されていたため、データサンプリング
時に大幅な位相変化があると、サンプリングマージンが
少なくまた、符号相関により受信データの遅延量がバラ
つき、位相変化に対するサンプリング範囲に制限を受け
る問題があった。
データ識別回路では受信データを直接Ｕ／Ｂ変換して分
割するように構成されていたため、データサンプリング
時に大幅な位相変化があると、サンプリングマージンが
少なくまた、符号相関により受信データの遅延量がバラ
つき、位相変化に対するサンプリング範囲に制限を受け
る問題があった。
【０００４】本発明はこのような問題を解決するもの
で、大幅な位相変化があっても、その位相変化に対する
サンプリング範囲に制限を受けることなく、サンプリン
グマージンを１００％確保できる受信データ識別回路を
提供することを目的とする。
で、大幅な位相変化があっても、その位相変化に対する
サンプリング範囲に制限を受けることなく、サンプリン
グマージンを１００％確保できる受信データ識別回路を
提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、正方向符号お
よび負方向符号の信号を受信する受信回路と、この受信
回路が受信した信号をＵ／Ｂ（ユニポーラ／バイポー
ラ）変換して出力するＵ／Ｂ変換回路と、前記受信回路
が受信した信号のバイオレーションを検出するバイオレ
ーション検出回路と、このバイオレーション検出回路の
出力信号を入力しＦビット変化点検出信号を出力するＦ
ビット変化点検出回路と、このＦビット変化点検出回路
の出力信号を入力しクロック信号を出力するクロック作
成回路と、このクロック作成回路の出力および前記Ｕ／
Ｂ変換回路の出力を入力し分割するデータ分割回路とを
備えた受信データ識別回路において、Ｕ／Ｂ変換前に正
方向符号、負方向符号、および零符号を遅れフレーム側
に遅延させて正方向符号、負方向符号、および零符号そ
れぞれの位相を合わせ出力する波形生成回路を備えたこ
とを特徴とする。
よび負方向符号の信号を受信する受信回路と、この受信
回路が受信した信号をＵ／Ｂ（ユニポーラ／バイポー
ラ）変換して出力するＵ／Ｂ変換回路と、前記受信回路
が受信した信号のバイオレーションを検出するバイオレ
ーション検出回路と、このバイオレーション検出回路の
出力信号を入力しＦビット変化点検出信号を出力するＦ
ビット変化点検出回路と、このＦビット変化点検出回路
の出力信号を入力しクロック信号を出力するクロック作
成回路と、このクロック作成回路の出力および前記Ｕ／
Ｂ変換回路の出力を入力し分割するデータ分割回路とを
備えた受信データ識別回路において、Ｕ／Ｂ変換前に正
方向符号、負方向符号、および零符号を遅れフレーム側
に遅延させて正方向符号、負方向符号、および零符号そ
れぞれの位相を合わせ出力する波形生成回路を備えたこ
とを特徴とする。
【０００６】前記波形生成回路は、前記データ受信回路
からの正方向符号の信号を一定時間遅延させる第一のカ
ウント回路と、前記データ受信回路からの正方向符号の
信号を入力する第一の微分回路と、この第一の微分回路
の出力信号および前記Ｆビット変化点検出回路の出力信
号を入力し、前記第一のカウント回路をリセットする信
号を出力するクランプ回路と、前記Ｆビット変化点検出
回路の出力信号を入力しＬビット信号を出力するＬビッ
ト識別回路と、前記データ受信回路からの負方向符号の
信号を入力する第二のカウント回路と、前記データ受信
回路からの負方向符号の信号を入力し、前記第二のカウ
ント回路をリセットする信号を出力する第二の微分回路
と、前記Ｆビット変化点検出回路の出力および前記Ｌビ
ット識別回路の出力を入力するリセット回路と、前記デ
ータ受信回路から正方向符号および負方向符号の信号を
入力しリセット信号を出力するゲート回路と、このゲー
ト回路の出力を入力する第三のカウント回路と、前記ゲ
ート回路の出力信号を入力し前記第三のカウント回路を
リセットするリセット信号を出力する第三の微分回路
と、前記第一のカウント回路、前記第二のカウント回
路、および前記第三のカウント回路の出力信号を入力し
位相合わせを行い出力する位相合わせ回路と備えること
が望ましい。
からの正方向符号の信号を一定時間遅延させる第一のカ
ウント回路と、前記データ受信回路からの正方向符号の
信号を入力する第一の微分回路と、この第一の微分回路
の出力信号および前記Ｆビット変化点検出回路の出力信
号を入力し、前記第一のカウント回路をリセットする信
号を出力するクランプ回路と、前記Ｆビット変化点検出
回路の出力信号を入力しＬビット信号を出力するＬビッ
ト識別回路と、前記データ受信回路からの負方向符号の
信号を入力する第二のカウント回路と、前記データ受信
回路からの負方向符号の信号を入力し、前記第二のカウ
ント回路をリセットする信号を出力する第二の微分回路
と、前記Ｆビット変化点検出回路の出力および前記Ｌビ
ット識別回路の出力を入力するリセット回路と、前記デ
ータ受信回路から正方向符号および負方向符号の信号を
入力しリセット信号を出力するゲート回路と、このゲー
ト回路の出力を入力する第三のカウント回路と、前記ゲ
ート回路の出力信号を入力し前記第三のカウント回路を
リセットするリセット信号を出力する第三の微分回路
と、前記第一のカウント回路、前記第二のカウント回
路、および前記第三のカウント回路の出力信号を入力し
位相合わせを行い出力する位相合わせ回路と備えること
が望ましい。
【０００７】
【作用】Ｕ／Ｂ変換前に正方向符号、負方向符号、およ
び零値符号を遅れフレーム側に遅延させて１００％波形
デューティを確保し、波形生成回路で正方向符号、負方
向符号、および零値符号のそれぞれの位相を合わせてデ
ータを分割し出力する。
び零値符号を遅れフレーム側に遅延させて１００％波形
デューティを確保し、波形生成回路で正方向符号、負方
向符号、および零値符号のそれぞれの位相を合わせてデ
ータを分割し出力する。
【０００８】これにより、フレーム位相のずれおよび符
号相関のデューティのばらつきを解消することができ、
データサンプリングマージンを１００％確保することが
できる。
号相関のデューティのばらつきを解消することができ、
データサンプリングマージンを１００％確保することが
できる。
【０００９】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示すブロック図、図２
は本発明実施例における波形生成回路の構成を示すブロ
ック図である。
る。図１は本発明実施例の構成を示すブロック図、図２
は本発明実施例における波形生成回路の構成を示すブロ
ック図である。
【００１０】本発明実施例は、正方向符号および負方向
符号の信号を受信するデータ受信回路１と、このデータ
受信回路１が受信した信号をＵ／Ｂ（ユニポーラ／バイ
ポーラ）変換して出力するＵ／Ｂ変換回路５と、データ
受信回路１が受信した信号のバイオレーションを検出す
るバイオレーション検出回路３と、このバイオレーショ
ン検出回路３の出力信号を入力しＦビット変化点検出信
号を出力するＦビット変化点検出回路４と、このＦビッ
ト変化点検出回路４の出力信号を入力しクロック信号を
出力するクロック作成回路６と、このクロック作成回路
６の出力およびＵ／Ｂ変換回路５の出力を入力し分割す
るデータ分割回路７とを備え、さらに、本発明の特徴と
して、Ｕ／Ｂ変換前に正方向符号、負方向符号、および
零符号を遅れフレーム側に遅延させて正方向符号、負方
向符号、および零符号それぞれの位相を合わせ出力する
波形生成回路２を備える。
符号の信号を受信するデータ受信回路１と、このデータ
受信回路１が受信した信号をＵ／Ｂ（ユニポーラ／バイ
ポーラ）変換して出力するＵ／Ｂ変換回路５と、データ
受信回路１が受信した信号のバイオレーションを検出す
るバイオレーション検出回路３と、このバイオレーショ
ン検出回路３の出力信号を入力しＦビット変化点検出信
号を出力するＦビット変化点検出回路４と、このＦビッ
ト変化点検出回路４の出力信号を入力しクロック信号を
出力するクロック作成回路６と、このクロック作成回路
６の出力およびＵ／Ｂ変換回路５の出力を入力し分割す
るデータ分割回路７とを備え、さらに、本発明の特徴と
して、Ｕ／Ｂ変換前に正方向符号、負方向符号、および
零符号を遅れフレーム側に遅延させて正方向符号、負方
向符号、および零符号それぞれの位相を合わせ出力する
波形生成回路２を備える。
【００１１】この波形生成回路２は、データ受信回路１
からの正方向符号の信号を一定時間遅延させる第一のカ
ウント回路８と、データ受信回路１からの正方向符号の
信号を入力する第一の微分回路１１と、この第一の微分
回路１１の出力信号およびＦビット変化点検出回路４の
出力信号を入力し、第一のカウント回路８をリセットす
る信号を出力するクランプ回路１２と、Ｆビット変化点
検出回路４の出力信号を入力しＬビット信号を出力する
Ｌビット識別回路１５と、データ受信回路１からの負方
向符号の信号を入力する第二のカウント回路１７と、デ
ータ受信回路１からの負方向符号の信号を入力し、第二
のカウント回路１７をリセットする信号を出力する第二
の微分回路１９と、Ｆビット変化点検出回路４の出力お
よびＬビット識別回路１５の出力を入力するリセット回
路１６と、データ受信回路１から正方向符号および負方
向符号の信号を入力しリセット信号を出力するゲート回
路２０と、このゲート回路２０の出力を入力する第三の
カウント回路２１と、ゲート回路２０の出力信号を入力
し第三のカウント回路２１をリセットするリセット信号
を出力する第三の微分回路２２と、第一のカウント回路
８、第二のカウント回路１７、および第三のカウント回
路２１の出力信号を入力し位相合わせを行い出力する位
相合わせ回路２３と備える。
からの正方向符号の信号を一定時間遅延させる第一のカ
ウント回路８と、データ受信回路１からの正方向符号の
信号を入力する第一の微分回路１１と、この第一の微分
回路１１の出力信号およびＦビット変化点検出回路４の
出力信号を入力し、第一のカウント回路８をリセットす
る信号を出力するクランプ回路１２と、Ｆビット変化点
検出回路４の出力信号を入力しＬビット信号を出力する
Ｌビット識別回路１５と、データ受信回路１からの負方
向符号の信号を入力する第二のカウント回路１７と、デ
ータ受信回路１からの負方向符号の信号を入力し、第二
のカウント回路１７をリセットする信号を出力する第二
の微分回路１９と、Ｆビット変化点検出回路４の出力お
よびＬビット識別回路１５の出力を入力するリセット回
路１６と、データ受信回路１から正方向符号および負方
向符号の信号を入力しリセット信号を出力するゲート回
路２０と、このゲート回路２０の出力を入力する第三の
カウント回路２１と、ゲート回路２０の出力信号を入力
し第三のカウント回路２１をリセットするリセット信号
を出力する第三の微分回路２２と、第一のカウント回路
８、第二のカウント回路１７、および第三のカウント回
路２１の出力信号を入力し位相合わせを行い出力する位
相合わせ回路２３と備える。
【００１２】次に、このように構成された本発明実施例
の動作について説明する。
の動作について説明する。
【００１３】データ受信回路１がデータを受信すると、
バイオレーション検出回路３が、受信波形のバイオレー
ションを検出し、次いで、バイオレーション検出後のＦ
ビット変化点をＦビット変化点検出回路４が検出する。
バイオレーション検出回路３が、受信波形のバイオレー
ションを検出し、次いで、バイオレーション検出後のＦ
ビット変化点をＦビット変化点検出回路４が検出する。
【００１４】一方、ＣＣＩＴＴ Ｉ−４３０に従う接続
形態における延長パッシブバスなどによる端末間の出力
フレーム位相を補償するために、波形生成回路２のＬビ
ット識別回路１５が遅れ位相のフレームのＬビットを識
別し、Ｌビットが識別されなくなるまでクロック作成回
路６の出力をクランプするためのクロック作成回路リセ
ット信号線１８を介して、バイオレーションを検出して
から遅れ位相フレームのＬビットが識別されなくなるま
で遅延回路である第二のカウント回路１７にクロックを
出力せず、データビットのみを第二のカウント回路１７
に出力し遅延させる。
形態における延長パッシブバスなどによる端末間の出力
フレーム位相を補償するために、波形生成回路２のＬビ
ット識別回路１５が遅れ位相のフレームのＬビットを識
別し、Ｌビットが識別されなくなるまでクロック作成回
路６の出力をクランプするためのクロック作成回路リセ
ット信号線１８を介して、バイオレーションを検出して
から遅れ位相フレームのＬビットが識別されなくなるま
で遅延回路である第二のカウント回路１７にクロックを
出力せず、データビットのみを第二のカウント回路１７
に出力し遅延させる。
【００１５】この遅延により、波形の符号相関によるデ
ューティのばらつきがあり、スライスレベルが高い場合
に、デューティの減少をなくして１００％に補正するこ
とができ、また、正方向符号、負方向符号、および零値
符号の位相差に関しては、次段の位相合わせ回路２３に
よりそれぞれの符号の位相を合わせることができる。
ューティのばらつきがあり、スライスレベルが高い場合
に、デューティの減少をなくして１００％に補正するこ
とができ、また、正方向符号、負方向符号、および零値
符号の位相差に関しては、次段の位相合わせ回路２３に
よりそれぞれの符号の位相を合わせることができる。
【００１６】位相合わせ回路２３は、例えばフリップフ
ロップ回路のようなデータラッチ回路を用いることがで
き、また、符号分割されている波形をある一定の時間間
隔に合わせるセレクタなどの回路により１００％デュー
ディの遅れ側フレームに合った位相の波形を生成するこ
とができ、従来のサンプリングマージンに比べて１００
％のマージンを確保することができる。
ロップ回路のようなデータラッチ回路を用いることがで
き、また、符号分割されている波形をある一定の時間間
隔に合わせるセレクタなどの回路により１００％デュー
ディの遅れ側フレームに合った位相の波形を生成するこ
とができ、従来のサンプリングマージンに比べて１００
％のマージンを確保することができる。
【００１７】
【発明の効果】以上説明したように本発明によれば、１
００％のデューティを確保することができるとともに、
符号間の位相を適切に合わせることができるために、受
信データフレームの位相差および符号相関によって妨げ
られるサンプリングマージンを最大限確保するこができ
る効果がある。
００％のデューティを確保することができるとともに、
符号間の位相を適切に合わせることができるために、受
信データフレームの位相差および符号相関によって妨げ
られるサンプリングマージンを最大限確保するこができ
る効果がある。
【図１】本発明実施例の構成を示すブロック図。
【図２】本発明実施例における波形生成回路の構成を示
すブロック図。
すブロック図。
【図３】従来例の構成を示すブロック図。
１、２４ データ受信回路 ２ 波形生成回路 ３、２５ バイオレーション検出回路 ４、２６ Ｆビット変化点検出回路 ５、２７ Ｕ／Ｂ変換回路 ６、２８ クロック作成回路 ７、２９ データ分割回路 ８ 第一のカウント回路 ９ 正方向符号信号線 １０ Ｆビット変化点検出信号線 １１ 第一の微分回路 １２ クランプ回路 １４ 負方向符号信号線 １５ Ｌビット識別回路 １６ リセット回路 １７ 第二のカウント回路 １８ クロック作成回路リセット信号線 １９ 第二の微分回路 ２０ ゲート回路 ２１ 第三のカウント回路 ２２ 第三の微分回路 ２３ 位相合わせ回路
Claims (2)
- 【請求項１】 正方向符号および負方向符号の信号を受
信する受信回路と、 この受信回路が受信した信号をＵ／Ｂ（ユニポーラ／バ
イポーラ）変換して出力するＵ／Ｂ変換回路と、 前記受信回路が受信した信号のバイオレーションを検出
するバイオレーション検出回路と、 このバイオレーション検出回路の出力信号を入力しＦビ
ット変化点検出信号を出力するＦビット変化点検出回路
と、 このＦビット変化点検出回路の出力信号を入力しクロッ
ク信号を出力するクロック作成回路と、 このクロック作成回路の出力および前記Ｕ／Ｂ変換回路
の出力を入力し分割するデータ分割回路とを備えた受信
データ識別回路において、 Ｕ／Ｂ変換前に正方向符号、負方向符号、および零符号
を遅れフレーム側に遅延させて正方向符号、負方向符
号、および零符号それぞれの位相を合わせ出力する波形
生成回路を備えたことを特徴とする受信データ識別回
路。 - 【請求項２】 前記波形生成回路は、 前記データ受信回路からの正方向符号の信号を一定時間
遅延させる第一のカウント回路と、 前記データ受信回路からの正方向符号の信号を入力する
第一の微分回路と、 この第一の微分回路の出力信号および前記Ｆビット変化
点検出回路の出力信号を入力し、前記第一のカウント回
路をリセットする信号を出力するクランプ回路と、 前記Ｆビット変化点検出回路の出力信号を入力しＬビッ
ト信号を出力するＬビット識別回路と、 前記データ受信回路からの負方向符号の信号を入力する
第二のカウント回路と、 前記データ受信回路からの負方向符号の信号を入力し、
前記第二のカウント回路をリセットする信号を出力する
第二の微分回路と、 前記Ｆビット変化点検出回路の出力および前記Ｌビット
識別回路の出力を入力するリセット回路と、 前記データ受信回路から正方向符号および負方向符号の
信号を入力しリセット信号を出力するゲート回路と、 このゲート回路の出力を入力する第三のカウント回路
と、 前記ゲート回路の出力信号を入力し前記第三のカウント
回路をリセットするリセット信号を出力する第三の微分
回路と、 前記第一のカウント回路、前記第二のカウント回路、お
よび前記第三のカウント回路の出力信号を入力し位相合
わせを行い出力する位相合わせ回路と備えた請求項１記
載の受信データ識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4227512A JP2972452B2 (ja) | 1992-08-26 | 1992-08-26 | 受信データ識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4227512A JP2972452B2 (ja) | 1992-08-26 | 1992-08-26 | 受信データ識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677951A JPH0677951A (ja) | 1994-03-18 |
| JP2972452B2 true JP2972452B2 (ja) | 1999-11-08 |
Family
ID=16862067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4227512A Expired - Lifetime JP2972452B2 (ja) | 1992-08-26 | 1992-08-26 | 受信データ識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972452B2 (ja) |
-
1992
- 1992-08-26 JP JP4227512A patent/JP2972452B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677951A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655547B2 (ja) | Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置 | |
| JPH0541716A (ja) | デジタル伝送方式 | |
| WO1983001134A1 (en) | Multiple source clock encoded communications error detection circuit | |
| JP2972452B2 (ja) | 受信データ識別回路 | |
| EP0124576B1 (en) | Apparatus for receiving high-speed data in packet form | |
| US20020118774A1 (en) | All-digital FSK demodulation with selectable data rate and adjustable resolution | |
| US6889272B1 (en) | Parallel data bus with bit position encoded on the clock wire | |
| JP2818432B2 (ja) | 信号伝送方式 | |
| US4680554A (en) | Real time network receiver system fast settling amplifier | |
| JP2559495Y2 (ja) | タイミング抽出回路 | |
| JP3197058B2 (ja) | パルス計数装置 | |
| JP2002185361A (ja) | 相関ピーク検出回路 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP2981332B2 (ja) | フレーム同期方法 | |
| SU1327305A1 (ru) | Устройство дл разделени группового сигнала | |
| JPH02131023A (ja) | 信号送受信装置 | |
| JP2000332836A (ja) | マンチェスタ符号受信装置 | |
| JP4243368B2 (ja) | ダイヤルパルス検出回路 | |
| SU1137577A1 (ru) | Демодул тор частотно-манипулированных сигналов | |
| JP2830791B2 (ja) | ポインタ処理回路 | |
| KR100603606B1 (ko) | 최소 대역폭 시스템의 클럭 복구 장치 및 그 방법 | |
| JPH03172046A (ja) | パーシャルレスポンス信号の受信方式 | |
| JP2001274850A (ja) | バイフェーズデータエラー検出回路 | |
| JPH06311191A (ja) | 位相検出回路 | |
| JPH0316054B2 (ja) |