JP2973209B2 - Image signal processing device - Google Patents
Image signal processing deviceInfo
- Publication number
- JP2973209B2 JP2973209B2 JP1302851A JP30285189A JP2973209B2 JP 2973209 B2 JP2973209 B2 JP 2973209B2 JP 1302851 A JP1302851 A JP 1302851A JP 30285189 A JP30285189 A JP 30285189A JP 2973209 B2 JP2973209 B2 JP 2973209B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- image signal
- signal processing
- data
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CRTディスプレイ、またはモノクロの平面
ディスプレイ（液晶ディスプレイ、プラズマディスプレ
イなど）を表示するための画像信号を発生する画像信号
処理装置に関し、特に表示データをディスプレイ表示デ
ータに変換するパレット（ルックアップテーブルとも呼
ばれる。）に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image signal processing apparatus for generating an image signal for displaying a CRT display or a monochrome flat display (a liquid crystal display, a plasma display, or the like). In particular, the present invention relates to a palette (also called a look-up table) for converting display data into display display data.
第３図に画素単位の表示データを、ディスプレイ表示
データ（たとえば、デジタルRGBデータ）に変換するパ
レットを具備したCRTディスプレイ及び、液晶またはプ
ラズマディスプレイを表示するシステムの方式の従来例
を示す。第３図の従来例によれば、パレット82は、RAM
で構成されており（以下パレットRAMと称する）ディス
プレイコントローラ81より、１画素単位に相当するクロ
ック92（ピクセルクロック）と各画素単位の表示データ
99（ピクセルアドレス）を供給される。パレット82は、
この表示データをアドレスとして、RAMの読み出し動作
を行なうことでディスプレイ表示データ93への変換を行
なっている。パレットの変換データは、80のマイクロプ
ロセッサより、データバス96を介してパレットRAMに書
き込まれる。パレットにより変換されたディスプレイ表
示データ93は、83のデジタル・アナログ変換器（以下D/
A変換器と称する）によりICRTディスプレイ表示用の信
号88（例えばアナログRGB信号）に変換され、CRTディス
プレイ87に供給される。またCRTディスプレイへの同期
信号91は、ディスプレイコントローラ81より供給され
る。一方、液晶またはプラズマディスプレイを表示する
のには、83のD/A変換器の出力であるCRTディスプレイ用
のアナログ信号を、84のアナログ・デジタル変換器（以
下A/D変換器と称する）によりA/D変換したのち、液晶、
プラズマディスプレイインターフェイス装置85に、ディ
スプレイ表示データとして供給される。また、インター
フェイス装置85は、ディスプレイコントローラ81より、
１画素単位に相当するピクセルクロック92を供給され、
各画素毎のデータを取り込む。液晶、プラズマディスプ
レイ表示のための同期信号も、ディスプレイコントロー
ラ81より、インターフェイス装置に供給される。その
後、インターフェイス装置85は、液晶またはプラズマデ
ィスプレイ86を表示する。FIG. 3 shows a conventional example of a CRT display having a palette for converting display data in pixel units into display display data (for example, digital RGB data) and a system for displaying a liquid crystal or plasma display. According to the conventional example shown in FIG.
(Hereinafter referred to as a palette RAM) from a display controller 81, a clock 92 (pixel clock) corresponding to one pixel unit, and display data for each pixel unit.
99 (pixel address) is supplied. Pallet 82
The display data is converted into display display data 93 by performing a RAM read operation using the display data as an address. The pallet conversion data is written into the pallet RAM by the microprocessor 80 via the data bus 96. The display data 93 converted by the pallet is converted into 83 digital / analog converters (hereinafter referred to as D /
The signal is converted into a signal 88 for display on an ICRT display (for example, an analog RGB signal) by an A converter, and supplied to a CRT display 87. The synchronization signal 91 to the CRT display is supplied from the display controller 81. On the other hand, to display a liquid crystal or plasma display, an analog signal for a CRT display, which is the output of a 83 D / A converter, is converted by an 84 analog / digital converter (hereinafter referred to as an A / D converter). After A / D conversion, LCD,
The data is supplied to the plasma display interface device 85 as display display data. Also, the interface device 85 is provided by the display controller 81,
A pixel clock 92 corresponding to one pixel unit is supplied,
Data for each pixel is captured. A synchronization signal for liquid crystal and plasma display is also supplied from the display controller 81 to the interface device. After that, the interface device 85 displays the liquid crystal or plasma display 86.
従来技術では、平面ディスプレイを表示しようとした
場合、パレット出力をCRTディスプレイを表示するため
のアナログRGB信号などのアナログ信号にD/A変換した後
に、再びA/D変換器を用いてデジタル信号に変換し、液
晶またはプラズマディスプレイを表示するための信号を
作成しなければならず、装置点数が増し、表示システム
自体の大型化、高価格化してしまうという問題点を有し
ていた。また階調付き平面ディスプレイのみを表示する
際は、Ｒ、Ｇ、ＢのＧのみを使用して表示しており、
Ｒ、Ｂのパレットの読み出し、変換は必要なく、不要な
回路動作、不要な消費電流を浪費してしまうという問題
点を有していた。本発明は、このような問題点を解決す
るもので、その目的とするところは、液晶またはプラズ
マディスプレイといった平面ディスプレイを表示する小
型で低価格なシステムに適し、低消費電流のパレットを
有した画像信号処理装置を供給することにある。In the prior art, when trying to display a flat display, the pallet output is D / A converted to an analog signal such as an analog RGB signal for displaying a CRT display, and then converted to a digital signal again using an A / D converter. Conversion has to be made to generate a signal for displaying a liquid crystal display or a plasma display, which causes a problem that the number of devices increases, and the display system itself becomes large-sized and expensive. When displaying only the flat display with gradation, only the R, G, and B Gs are used for display.
Reading and conversion of the R and B pallets are not required, and there is a problem that unnecessary circuit operations and unnecessary current consumption are wasted. The present invention solves such a problem, and an object of the present invention is to provide a small and low-cost system for displaying a flat display such as a liquid crystal display or a plasma display, and an image having a palette with low current consumption. To provide a signal processing device.
本発明の画像信号処理装置は、表示データをカラーデ
ィスプレイ表示データに変換する記憶装置である、Ｒ、
Ｇ、Ｂそれぞれのメモリ領域を備えるカラーパレットを
有し、前記カラーディスプレイ表示データに基づいて表
示用の画像信号を出力し、CRTディスプレイと、モノク
ロ平面ディスプレイと、を切り換えて表示することがで
きる画像信号処理装置において、前記CRTディスプレイ
を表示する場合は、前記カラーパレットの各Ｒ、Ｇ、Ｂ
メモリ領域全てを動作状態とし、前記モノクロ平面ディ
スプレイを表示する場合は、前記カラーパレットはＲ、
Ｇ、Ｂメモリ領域のうちの一の領域のみ独立して動作状
態とし、他の領域は非動作状態とするよう構成したこと
を特徴とする。The image signal processing device according to the present invention is a storage device for converting display data into color display display data.
An image which has a color palette including G and B memory areas, outputs an image signal for display based on the color display data, and can switch and display a CRT display and a monochrome flat display. In the signal processing device, when displaying the CRT display, each of R, G, B of the color palette is displayed.
When the entire memory area is in the operating state and the monochrome flat display is displayed, the color palette is R,
It is characterized in that only one of the G and B memory areas is independently operated, and the other areas are not operated.
以下本発明について、実施例に基づいて説明する。第
１図は、本発明の実施例を示す図で本発明による画像信
号処理装置である。101は、表示コントローラとのI/F部
であり、表示コントローラより、ピクセルクロック119
と、ピクセルアドレス118を供給される。102はメモリセ
ル書き込み制御ブロックで、103はRAMメモリセルアレイ
であり、104はメモリセル選択ブロックで、表示コント
ローラから供給された表示データ（ピクセルアドレス）
をデコードし、Ｒ（Red:赤）6bit、Ｇ（Green:緑）6bi
t、Ｂ（Blue:青）6bitのデジタルカラーデータ（114〜1
16）に変換する。105〜107は、各Ｒ、Ｇ、Ｂの記憶出力
すなわち変換データ出力を増幅及び動作制御を行なう読
み出し制御ブロックである。108〜110は、各Ｒ、Ｇ、Ｂ
のD/A変換器である。111〜113は、アナログＲ、Ｇ、Ｂ
信号出力であり、108〜110のD/A変換器によりD/A変換さ
れたアナログRGB信号が出力され、CRTディスプレイを表
示する。第１図では、パレットにより変換されたデジタ
ルRGBデータ（18bit）から、G6bitを液晶またはプラズ
マディスプレイ・インターフェイス装置に入力する。こ
のような構成にすることで、CRTディスプレイととも
に、26＝64階調表示可能なモノクロの液晶またはプラズ
マディスプレイを表示するシステムに応用できる。第１
図においては、液晶またはプラズマディスプレイ・イン
ターフェイス装置への出力は、6bitとなっているが、こ
の出力はディスプレイの表示能力などに対応して決めれ
ばよい。尚、第１図の画像信号処理装置は同一半導体基
板に構成された１チップICとして実現される。Hereinafter, the present invention will be described based on examples. FIG. 1 shows an embodiment of the present invention, which is an image signal processing apparatus according to the present invention. Reference numeral 101 denotes an I / F unit with the display controller.
Then, the pixel address 118 is supplied. 102 is a memory cell write control block, 103 is a RAM memory cell array, 104 is a memory cell selection block, and display data (pixel address) supplied from the display controller
Is decoded, and R (Red: red) 6bit, G (Green: green) 6bi
t, B (Blue) 6-bit digital color data (114 to 1
16). Reference numerals 105 to 107 denote read control blocks for amplifying the stored outputs of R, G, and B, that is, the converted data outputs, and for controlling the operation. 108 to 110 are R, G, B
D / A converter. 111 to 113 are analog R, G, B
This is a signal output, and an analog RGB signal that has been D / A converted by the D / A converters 108 to 110 is output to display a CRT display. In FIG. 1, G6 bits are input to a liquid crystal or plasma display interface device from digital RGB data (18 bits) converted by a palette. With such a configuration, the present invention can be applied to a system that displays a monochrome liquid crystal or plasma display capable of displaying 2 6 = 64 gradations together with a CRT display. First
In the figure, the output to the liquid crystal or plasma display interface device is 6 bits, but this output may be determined according to the display capability of the display. Note that the image signal processing device of FIG. 1 is realized as a one-chip IC formed on the same semiconductor substrate.
次に、第１図に示した本発明の実施例である画像信号
処理装置を用いて、CRTディスプレイ及び液晶ディスプ
レイを表示するシステムのブロック図を、第２図に示
す。52が、本発明による画像信号処理装置である。50
は、システム全体の制御を行なうMPUであり、52の画像
信号処理装置に対しては、パレットRAMによる変換デー
タの指定を行なう。51は、ディスプレイコントローラで
ありMPUの制御をうけ、52の画像信号処理装置に、ピク
セルクロック61、水平同期信号62、垂直同期信号63、ピ
クセルアドレス64を供給する。52の画像信号処理装置
は、54のCRTディスプレイに、アナログRGB信号69及び、
画像信号処理装置内で、遅延させられた水平同期信号68
と垂直同期信号67を供給する。また画像信号処理装置
は、53の液晶ディスプレイ・インターフェイス装置に66
のピクセルクロック出力と、この出力クロックに同期し
て、デジタルＧデータ65及び水平同期信号68、垂直同期
信号67を供給する。そして、液晶ディスプレイ・インタ
ーフェイス装置は、55の液晶ディスプレイを駆動する。Next, FIG. 2 shows a block diagram of a system for displaying a CRT display and a liquid crystal display using the image signal processing apparatus according to the embodiment of the present invention shown in FIG. 52 is an image signal processing device according to the present invention. 50
Is an MPU that controls the entire system, and designates conversion data by a palette RAM for 52 image signal processing devices. A display controller 51 is controlled by the MPU and supplies a pixel clock 61, a horizontal synchronization signal 62, a vertical synchronization signal 63, and a pixel address 64 to the image signal processing device 52. 52 image signal processing devices, 54 CRT display, analog RGB signal 69 and,
The horizontal synchronization signal 68 delayed in the image signal processing device
And a vertical synchronization signal 67 is supplied. In addition, the image signal processing device has 66 liquid crystal display interface devices.
And a digital G data 65 and a horizontal synchronizing signal 68 and a vertical synchronizing signal 67 are supplied in synchronization with the output of the pixel clock. Then, the liquid crystal display interface device drives 55 liquid crystal displays.
以上述べたように、上記実施例では、CRTディスプレ
イ表示と、液晶またはプラズマディスプレイ表示両方を
大幅な部品点数を要さずに画像表示システムとして実現
することができ、小型で低価格な画像表示システムを構
築できるという効果を有する。さらに、液晶またはプラ
ズマディスプレイのみの使用時に、Ｒ、Ｇ、Ｂのパレッ
トの使用するパレットのみを動作すなわち、表示データ
をディスプレイ表示データに変換することを可能にし、
不要なパレットを動作させないことにより、低消費電流
なパレットを有することができ、このパレットを用いる
ことにより、低消費電流な画像表示システムを構築でき
るという効果を有する。As described above, in the above embodiment, both a CRT display display and a liquid crystal or plasma display display can be realized as an image display system without requiring a large number of components, and a small and low-cost image display system Has the effect of being able to construct Further, when only the liquid crystal or plasma display is used, only the pallets used by the pallets of R, G, and B are operated, that is, display data can be converted into display display data.
By not operating unnecessary pallets, a pallet with low current consumption can be provided, and using this pallet has an effect that an image display system with low current consumption can be constructed.
［発明の効果］ 以上述べたように本発明によれば、パレットの領域を
独立して動作可能とできるので、低消費電力なパレット
を提供できる。[Effect of the Invention] As described above, according to the present invention, the pallet area can be operated independently, so that a pallet with low power consumption can be provided.
【図面の簡単な説明】 第１図は、本発明の実施例を示すブロック図。第２図
は、本発明の実施例である画像信号処理装置を用いたデ
ィスプレイ表示システムを示すブロック図。第３図は、
従来のディスプレイ表示システムを示すブロック図。 101……コントローラI/F 102……書き込み制御ブロック 103……メモリセルブロック 104……メモリ選択ブロック 105〜107……読み出し制御ブロック 108……D/A変換器 50、80……MPU 51、81……DISPLAY CONTROLER 52……本発明の画像信号処理装置 53、85……LCD/PDD/ I/F 54、87……CRT DISPLAY 55、86……LCD/PDD DISPLAY 82……PALETTE RAM 83……D/A変換器 84……A/D変換器BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention. FIG. 2 is a block diagram showing a display system using an image signal processing apparatus according to an embodiment of the present invention. FIG.
FIG. 2 is a block diagram showing a conventional display display system. 101 Controller I / F 102 Write control block 103 Memory cell block 104 Memory selection block 105-107 Read control block 108 D / A converter 50, 80 MPU 51, 81 DISPLAY CONTROLER 52 Image signal processing device 53, 85 of the present invention LCD / PDD / I / F 54, 87 CRT DISPLAY 55, 86 LCD / PDD DISPLAY 82 PALETTE RAM 83 D / A converter 84 …… A / D converter
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 5/06 G09G 5/36 G09G 3/36 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) G09G 5/06 G09G 5/36 G09G 3/36
Claims (1)
タに変換する記憶装置である、Ｒ、Ｇ、Ｂそれぞれのメ
モリ領域を備えるカラーパレットを有し、 前記カラーディスプレイ表示データに基づいて表示用の
画像信号を出力し、 CRTディスプレイと、モノクロ平面ディスプレイと、を
切り換えて表示することができる画像信号処理装置にお
いて、 前記CRTディスプレイを表示する場合は、前記カラーパ
レットの各Ｒ、Ｇ、Ｂメモリ領域全てを動作状態とし、 前記モノクロ平面ディスプレイを表示する場合は、前記
カラーパレットはＲ、Ｇ、Ｂメモリ領域のうちの一の領
域のみ独立して動作状態とし、他の領域は非動作状態と
するよう構成したことを特徴とする画像信号処理装置。An image signal for display is provided based on the color display display data, the color palette including a memory area for each of R, G, and B, which is a storage device for converting display data into color display display data. In the image signal processing device capable of switching and displaying a CRT display and a monochrome flat display, when displaying the CRT display, all the R, G, and B memory areas of the color palette are all When the monochrome flat-panel display is displayed in the operating state, the color palette is configured such that only one of the R, G, and B memory areas is independently operated, and the other areas are not operated. An image signal processing device characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302851A JP2973209B2 (en) | 1989-11-21 | 1989-11-21 | Image signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302851A JP2973209B2 (en) | 1989-11-21 | 1989-11-21 | Image signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03163494A JPH03163494A (en) | 1991-07-15 |
| JP2973209B2 true JP2973209B2 (en) | 1999-11-08 |
Family
ID=17913862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1302851A Expired - Fee Related JP2973209B2 (en) | 1989-11-21 | 1989-11-21 | Image signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973209B2 (en) |
-
1989
- 1989-11-21 JP JP1302851A patent/JP2973209B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03163494A (en) | 1991-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100407257C (en) | frame rate controller | |
| JP6881888B2 (en) | Display device and display panel drive method using this | |
| US7030871B2 (en) | Active matrix display device | |
| US5844539A (en) | Image display system | |
| US5552800A (en) | Color display control apparatus for controlling display gray scale of each scanning frame or each plurality of dots | |
| US7643042B2 (en) | Display device and driving circuit for displaying | |
| JP2003022057A (en) | Image signal driving circuit and display device equipped with image signal driving circuit | |
| EP3933816A1 (en) | Drive method, drive circuit, and display device | |
| JP2973209B2 (en) | Image signal processing device | |
| KR20160082402A (en) | Display apparatus and method of driving display panel using the same | |
| JP2773248B2 (en) | Image signal processing device | |
| JP2003044008A (en) | Active matrix type display device and control device therefor | |
| JPH0395591A (en) | Picture signal processing device | |
| JP2656267B2 (en) | Display control device | |
| JPH0883055A (en) | Semiconductor memory and drive circuit for display device using the same | |
| JP2576029B2 (en) | Display control device | |
| JP2002278502A (en) | Mobile phone with matrix display | |
| JP3172450B2 (en) | Image information processing device | |
| JP2003044009A (en) | Active matrix type display device and control device therefor | |
| JPH02137070A (en) | Image processing device | |
| JPS62215929A (en) | Large-sized liquid crystal display device | |
| JPH0451091A (en) | Image signal generator | |
| JPH03174585A (en) | Image signal generator | |
| JPS604988A (en) | Image display | |
| JPH08305315A (en) | Image signal processing device, image signal processing system and display system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |