JP2973209B2 - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JP2973209B2 JP2973209B2 JP1302851A JP30285189A JP2973209B2 JP 2973209 B2 JP2973209 B2 JP 2973209B2 JP 1302851 A JP1302851 A JP 1302851A JP 30285189 A JP30285189 A JP 30285189A JP 2973209 B2 JP2973209 B2 JP 2973209B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- image signal
- signal processing
- data
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CRTディスプレイ、またはモノクロの平面
ディスプレイ（液晶ディスプレイ、プラズマディスプレ
イなど）を表示するための画像信号を発生する画像信号
処理装置に関し、特に表示データをディスプレイ表示デ
ータに変換するパレット（ルックアップテーブルとも呼
ばれる。）に関する。
ディスプレイ（液晶ディスプレイ、プラズマディスプレ
イなど）を表示するための画像信号を発生する画像信号
処理装置に関し、特に表示データをディスプレイ表示デ
ータに変換するパレット（ルックアップテーブルとも呼
ばれる。）に関する。
第３図に画素単位の表示データを、ディスプレイ表示
データ（たとえば、デジタルRGBデータ）に変換するパ
レットを具備したCRTディスプレイ及び、液晶またはプ
ラズマディスプレイを表示するシステムの方式の従来例
を示す。第３図の従来例によれば、パレット82は、RAM
で構成されており（以下パレットRAMと称する）ディス
プレイコントローラ81より、１画素単位に相当するクロ
ック92（ピクセルクロック）と各画素単位の表示データ
99（ピクセルアドレス）を供給される。パレット82は、
この表示データをアドレスとして、RAMの読み出し動作
を行なうことでディスプレイ表示データ93への変換を行
なっている。パレットの変換データは、80のマイクロプ
ロセッサより、データバス96を介してパレットRAMに書
き込まれる。パレットにより変換されたディスプレイ表
示データ93は、83のデジタル・アナログ変換器（以下D/
A変換器と称する）によりICRTディスプレイ表示用の信
号88（例えばアナログRGB信号）に変換され、CRTディス
プレイ87に供給される。またCRTディスプレイへの同期
信号91は、ディスプレイコントローラ81より供給され
る。一方、液晶またはプラズマディスプレイを表示する
のには、83のD/A変換器の出力であるCRTディスプレイ用
のアナログ信号を、84のアナログ・デジタル変換器（以
下A/D変換器と称する）によりA/D変換したのち、液晶、
プラズマディスプレイインターフェイス装置85に、ディ
スプレイ表示データとして供給される。また、インター
フェイス装置85は、ディスプレイコントローラ81より、
１画素単位に相当するピクセルクロック92を供給され、
各画素毎のデータを取り込む。液晶、プラズマディスプ
レイ表示のための同期信号も、ディスプレイコントロー
ラ81より、インターフェイス装置に供給される。その
後、インターフェイス装置85は、液晶またはプラズマデ
ィスプレイ86を表示する。
データ（たとえば、デジタルRGBデータ）に変換するパ
レットを具備したCRTディスプレイ及び、液晶またはプ
ラズマディスプレイを表示するシステムの方式の従来例
を示す。第３図の従来例によれば、パレット82は、RAM
で構成されており（以下パレットRAMと称する）ディス
プレイコントローラ81より、１画素単位に相当するクロ
ック92（ピクセルクロック）と各画素単位の表示データ
99（ピクセルアドレス）を供給される。パレット82は、
この表示データをアドレスとして、RAMの読み出し動作
を行なうことでディスプレイ表示データ93への変換を行
なっている。パレットの変換データは、80のマイクロプ
ロセッサより、データバス96を介してパレットRAMに書
き込まれる。パレットにより変換されたディスプレイ表
示データ93は、83のデジタル・アナログ変換器（以下D/
A変換器と称する）によりICRTディスプレイ表示用の信
号88（例えばアナログRGB信号）に変換され、CRTディス
プレイ87に供給される。またCRTディスプレイへの同期
信号91は、ディスプレイコントローラ81より供給され
る。一方、液晶またはプラズマディスプレイを表示する
のには、83のD/A変換器の出力であるCRTディスプレイ用
のアナログ信号を、84のアナログ・デジタル変換器（以
下A/D変換器と称する）によりA/D変換したのち、液晶、
プラズマディスプレイインターフェイス装置85に、ディ
スプレイ表示データとして供給される。また、インター
フェイス装置85は、ディスプレイコントローラ81より、
１画素単位に相当するピクセルクロック92を供給され、
各画素毎のデータを取り込む。液晶、プラズマディスプ
レイ表示のための同期信号も、ディスプレイコントロー
ラ81より、インターフェイス装置に供給される。その
後、インターフェイス装置85は、液晶またはプラズマデ
ィスプレイ86を表示する。
従来技術では、平面ディスプレイを表示しようとした
場合、パレット出力をCRTディスプレイを表示するため
のアナログRGB信号などのアナログ信号にD/A変換した後
に、再びA/D変換器を用いてデジタル信号に変換し、液
晶またはプラズマディスプレイを表示するための信号を
作成しなければならず、装置点数が増し、表示システム
自体の大型化、高価格化してしまうという問題点を有し
ていた。また階調付き平面ディスプレイのみを表示する
際は、Ｒ、Ｇ、ＢのＧのみを使用して表示しており、
Ｒ、Ｂのパレットの読み出し、変換は必要なく、不要な
回路動作、不要な消費電流を浪費してしまうという問題
点を有していた。本発明は、このような問題点を解決す
るもので、その目的とするところは、液晶またはプラズ
マディスプレイといった平面ディスプレイを表示する小
型で低価格なシステムに適し、低消費電流のパレットを
有した画像信号処理装置を供給することにある。
場合、パレット出力をCRTディスプレイを表示するため
のアナログRGB信号などのアナログ信号にD/A変換した後
に、再びA/D変換器を用いてデジタル信号に変換し、液
晶またはプラズマディスプレイを表示するための信号を
作成しなければならず、装置点数が増し、表示システム
自体の大型化、高価格化してしまうという問題点を有し
ていた。また階調付き平面ディスプレイのみを表示する
際は、Ｒ、Ｇ、ＢのＧのみを使用して表示しており、
Ｒ、Ｂのパレットの読み出し、変換は必要なく、不要な
回路動作、不要な消費電流を浪費してしまうという問題
点を有していた。本発明は、このような問題点を解決す
るもので、その目的とするところは、液晶またはプラズ
マディスプレイといった平面ディスプレイを表示する小
型で低価格なシステムに適し、低消費電流のパレットを
有した画像信号処理装置を供給することにある。
本発明の画像信号処理装置は、表示データをカラーデ
ィスプレイ表示データに変換する記憶装置である、Ｒ、
Ｇ、Ｂそれぞれのメモリ領域を備えるカラーパレットを
有し、前記カラーディスプレイ表示データに基づいて表
示用の画像信号を出力し、CRTディスプレイと、モノク
ロ平面ディスプレイと、を切り換えて表示することがで
きる画像信号処理装置において、前記CRTディスプレイ
を表示する場合は、前記カラーパレットの各Ｒ、Ｇ、Ｂ
メモリ領域全てを動作状態とし、前記モノクロ平面ディ
スプレイを表示する場合は、前記カラーパレットはＲ、
Ｇ、Ｂメモリ領域のうちの一の領域のみ独立して動作状
態とし、他の領域は非動作状態とするよう構成したこと
を特徴とする。
ィスプレイ表示データに変換する記憶装置である、Ｒ、
Ｇ、Ｂそれぞれのメモリ領域を備えるカラーパレットを
有し、前記カラーディスプレイ表示データに基づいて表
示用の画像信号を出力し、CRTディスプレイと、モノク
ロ平面ディスプレイと、を切り換えて表示することがで
きる画像信号処理装置において、前記CRTディスプレイ
を表示する場合は、前記カラーパレットの各Ｒ、Ｇ、Ｂ
メモリ領域全てを動作状態とし、前記モノクロ平面ディ
スプレイを表示する場合は、前記カラーパレットはＲ、
Ｇ、Ｂメモリ領域のうちの一の領域のみ独立して動作状
態とし、他の領域は非動作状態とするよう構成したこと
を特徴とする。
以下本発明について、実施例に基づいて説明する。第
１図は、本発明の実施例を示す図で本発明による画像信
号処理装置である。101は、表示コントローラとのI/F部
であり、表示コントローラより、ピクセルクロック119
と、ピクセルアドレス118を供給される。102はメモリセ
ル書き込み制御ブロックで、103はRAMメモリセルアレイ
であり、104はメモリセル選択ブロックで、表示コント
ローラから供給された表示データ（ピクセルアドレス）
をデコードし、Ｒ（Red:赤）6bit、Ｇ（Green:緑）6bi
t、Ｂ（Blue:青）6bitのデジタルカラーデータ（114〜1
16）に変換する。105〜107は、各Ｒ、Ｇ、Ｂの記憶出力
すなわち変換データ出力を増幅及び動作制御を行なう読
み出し制御ブロックである。108〜110は、各Ｒ、Ｇ、Ｂ
のD/A変換器である。111〜113は、アナログＲ、Ｇ、Ｂ
信号出力であり、108〜110のD/A変換器によりD/A変換さ
れたアナログRGB信号が出力され、CRTディスプレイを表
示する。第１図では、パレットにより変換されたデジタ
ルRGBデータ（18bit）から、G6bitを液晶またはプラズ
マディスプレイ・インターフェイス装置に入力する。こ
のような構成にすることで、CRTディスプレイととも
に、26＝64階調表示可能なモノクロの液晶またはプラズ
マディスプレイを表示するシステムに応用できる。第１
図においては、液晶またはプラズマディスプレイ・イン
ターフェイス装置への出力は、6bitとなっているが、こ
の出力はディスプレイの表示能力などに対応して決めれ
ばよい。尚、第１図の画像信号処理装置は同一半導体基
板に構成された１チップICとして実現される。
１図は、本発明の実施例を示す図で本発明による画像信
号処理装置である。101は、表示コントローラとのI/F部
であり、表示コントローラより、ピクセルクロック119
と、ピクセルアドレス118を供給される。102はメモリセ
ル書き込み制御ブロックで、103はRAMメモリセルアレイ
であり、104はメモリセル選択ブロックで、表示コント
ローラから供給された表示データ（ピクセルアドレス）
をデコードし、Ｒ（Red:赤）6bit、Ｇ（Green:緑）6bi
t、Ｂ（Blue:青）6bitのデジタルカラーデータ（114〜1
16）に変換する。105〜107は、各Ｒ、Ｇ、Ｂの記憶出力
すなわち変換データ出力を増幅及び動作制御を行なう読
み出し制御ブロックである。108〜110は、各Ｒ、Ｇ、Ｂ
のD/A変換器である。111〜113は、アナログＲ、Ｇ、Ｂ
信号出力であり、108〜110のD/A変換器によりD/A変換さ
れたアナログRGB信号が出力され、CRTディスプレイを表
示する。第１図では、パレットにより変換されたデジタ
ルRGBデータ（18bit）から、G6bitを液晶またはプラズ
マディスプレイ・インターフェイス装置に入力する。こ
のような構成にすることで、CRTディスプレイととも
に、26＝64階調表示可能なモノクロの液晶またはプラズ
マディスプレイを表示するシステムに応用できる。第１
図においては、液晶またはプラズマディスプレイ・イン
ターフェイス装置への出力は、6bitとなっているが、こ
の出力はディスプレイの表示能力などに対応して決めれ
ばよい。尚、第１図の画像信号処理装置は同一半導体基
板に構成された１チップICとして実現される。
次に、第１図に示した本発明の実施例である画像信号
処理装置を用いて、CRTディスプレイ及び液晶ディスプ
レイを表示するシステムのブロック図を、第２図に示
す。52が、本発明による画像信号処理装置である。50
は、システム全体の制御を行なうMPUであり、52の画像
信号処理装置に対しては、パレットRAMによる変換デー
タの指定を行なう。51は、ディスプレイコントローラで
ありMPUの制御をうけ、52の画像信号処理装置に、ピク
セルクロック61、水平同期信号62、垂直同期信号63、ピ
クセルアドレス64を供給する。52の画像信号処理装置
は、54のCRTディスプレイに、アナログRGB信号69及び、
画像信号処理装置内で、遅延させられた水平同期信号68
と垂直同期信号67を供給する。また画像信号処理装置
は、53の液晶ディスプレイ・インターフェイス装置に66
のピクセルクロック出力と、この出力クロックに同期し
て、デジタルＧデータ65及び水平同期信号68、垂直同期
信号67を供給する。そして、液晶ディスプレイ・インタ
ーフェイス装置は、55の液晶ディスプレイを駆動する。
処理装置を用いて、CRTディスプレイ及び液晶ディスプ
レイを表示するシステムのブロック図を、第２図に示
す。52が、本発明による画像信号処理装置である。50
は、システム全体の制御を行なうMPUであり、52の画像
信号処理装置に対しては、パレットRAMによる変換デー
タの指定を行なう。51は、ディスプレイコントローラで
ありMPUの制御をうけ、52の画像信号処理装置に、ピク
セルクロック61、水平同期信号62、垂直同期信号63、ピ
クセルアドレス64を供給する。52の画像信号処理装置
は、54のCRTディスプレイに、アナログRGB信号69及び、
画像信号処理装置内で、遅延させられた水平同期信号68
と垂直同期信号67を供給する。また画像信号処理装置
は、53の液晶ディスプレイ・インターフェイス装置に66
のピクセルクロック出力と、この出力クロックに同期し
て、デジタルＧデータ65及び水平同期信号68、垂直同期
信号67を供給する。そして、液晶ディスプレイ・インタ
ーフェイス装置は、55の液晶ディスプレイを駆動する。
以上述べたように、上記実施例では、CRTディスプレ
イ表示と、液晶またはプラズマディスプレイ表示両方を
大幅な部品点数を要さずに画像表示システムとして実現
することができ、小型で低価格な画像表示システムを構
築できるという効果を有する。さらに、液晶またはプラ
ズマディスプレイのみの使用時に、Ｒ、Ｇ、Ｂのパレッ
トの使用するパレットのみを動作すなわち、表示データ
をディスプレイ表示データに変換することを可能にし、
不要なパレットを動作させないことにより、低消費電流
なパレットを有することができ、このパレットを用いる
ことにより、低消費電流な画像表示システムを構築でき
るという効果を有する。
イ表示と、液晶またはプラズマディスプレイ表示両方を
大幅な部品点数を要さずに画像表示システムとして実現
することができ、小型で低価格な画像表示システムを構
築できるという効果を有する。さらに、液晶またはプラ
ズマディスプレイのみの使用時に、Ｒ、Ｇ、Ｂのパレッ
トの使用するパレットのみを動作すなわち、表示データ
をディスプレイ表示データに変換することを可能にし、
不要なパレットを動作させないことにより、低消費電流
なパレットを有することができ、このパレットを用いる
ことにより、低消費電流な画像表示システムを構築でき
るという効果を有する。
［発明の効果］ 以上述べたように本発明によれば、パレットの領域を
独立して動作可能とできるので、低消費電力なパレット
を提供できる。
独立して動作可能とできるので、低消費電力なパレット
を提供できる。
【図面の簡単な説明】 第１図は、本発明の実施例を示すブロック図。第２図
は、本発明の実施例である画像信号処理装置を用いたデ
ィスプレイ表示システムを示すブロック図。第３図は、
従来のディスプレイ表示システムを示すブロック図。 101……コントローラI/F 102……書き込み制御ブロック 103……メモリセルブロック 104……メモリ選択ブロック 105〜107……読み出し制御ブロック 108……D/A変換器 50、80……MPU 51、81……DISPLAY CONTROLER 52……本発明の画像信号処理装置 53、85……LCD/PDD/ I/F 54、87……CRT DISPLAY 55、86……LCD/PDD DISPLAY 82……PALETTE RAM 83……D/A変換器 84……A/D変換器
は、本発明の実施例である画像信号処理装置を用いたデ
ィスプレイ表示システムを示すブロック図。第３図は、
従来のディスプレイ表示システムを示すブロック図。 101……コントローラI/F 102……書き込み制御ブロック 103……メモリセルブロック 104……メモリ選択ブロック 105〜107……読み出し制御ブロック 108……D/A変換器 50、80……MPU 51、81……DISPLAY CONTROLER 52……本発明の画像信号処理装置 53、85……LCD/PDD/ I/F 54、87……CRT DISPLAY 55、86……LCD/PDD DISPLAY 82……PALETTE RAM 83……D/A変換器 84……A/D変換器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 5/06 G09G 5/36 G09G 3/36
Claims (1)
- 【請求項１】表示データをカラーディスプレイ表示デー
タに変換する記憶装置である、Ｒ、Ｇ、Ｂそれぞれのメ
モリ領域を備えるカラーパレットを有し、 前記カラーディスプレイ表示データに基づいて表示用の
画像信号を出力し、 CRTディスプレイと、モノクロ平面ディスプレイと、を
切り換えて表示することができる画像信号処理装置にお
いて、 前記CRTディスプレイを表示する場合は、前記カラーパ
レットの各Ｒ、Ｇ、Ｂメモリ領域全てを動作状態とし、 前記モノクロ平面ディスプレイを表示する場合は、前記
カラーパレットはＲ、Ｇ、Ｂメモリ領域のうちの一の領
域のみ独立して動作状態とし、他の領域は非動作状態と
するよう構成したことを特徴とする画像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302851A JP2973209B2 (ja) | 1989-11-21 | 1989-11-21 | 画像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302851A JP2973209B2 (ja) | 1989-11-21 | 1989-11-21 | 画像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03163494A JPH03163494A (ja) | 1991-07-15 |
| JP2973209B2 true JP2973209B2 (ja) | 1999-11-08 |
Family
ID=17913862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1302851A Expired - Fee Related JP2973209B2 (ja) | 1989-11-21 | 1989-11-21 | 画像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973209B2 (ja) |
-
1989
- 1989-11-21 JP JP1302851A patent/JP2973209B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03163494A (ja) | 1991-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100407257C (zh) | 帧速率控制器 | |
| JP6881888B2 (ja) | 表示装置及びこれを用いた表示パネルの駆動方法 | |
| US7030871B2 (en) | Active matrix display device | |
| US5844539A (en) | Image display system | |
| US5552800A (en) | Color display control apparatus for controlling display gray scale of each scanning frame or each plurality of dots | |
| US7643042B2 (en) | Display device and driving circuit for displaying | |
| JP2003022057A (ja) | 画像信号駆動回路および画像信号駆動回路を備えた表示装置 | |
| EP3933816A1 (en) | Drive method, drive circuit, and display device | |
| JP2973209B2 (ja) | 画像信号処理装置 | |
| KR20160082402A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| JP2773248B2 (ja) | 画像信号処理装置 | |
| JP2003044008A (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
| JPH0395591A (ja) | 画像信号処理装置 | |
| JP2656267B2 (ja) | 表示制御装置 | |
| JPH0883055A (ja) | 半導体メモリ及びこれを用いた表示装置の駆動回路 | |
| JP2576029B2 (ja) | 表示制御装置 | |
| JP2002278502A (ja) | マトリクス型表示装置付き携帯型電話機 | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JP2003044009A (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JPS62215929A (ja) | 大型液晶デイスプレイ装置 | |
| JPH0451091A (ja) | 画像信号発生装置 | |
| JPH03174585A (ja) | 画像信号発生装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPH08305315A (ja) | 画像信号処理装置、画像信号処理システム及び表示システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |