JP2985294B2 - Wiring formation method - Google Patents
Wiring formation methodInfo
- Publication number
- JP2985294B2 JP2985294B2 JP2401486A JP40148690A JP2985294B2 JP 2985294 B2 JP2985294 B2 JP 2985294B2 JP 2401486 A JP2401486 A JP 2401486A JP 40148690 A JP40148690 A JP 40148690A JP 2985294 B2 JP2985294 B2 JP 2985294B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- thin film
- silicon thin
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 30
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000001257 hydrogen Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 14
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 150000002431 hydrogen Chemical class 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 239000002994 raw material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 241000981595 Zoysia japonica Species 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ion Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、集積回路等を構成する
配線の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring constituting an integrated circuit or the like.
【0002】[0002]
【従来の技術】従来、配線形成方法としては、フォトリ
ソグラフィを使う方法、レーザ気相成長法を用いた直接
描画法等がある。後者に関しては、例えばJ.G.Bl
ack等によるアプライド フィジックス レターズ誌
(AppliedPhysics Letters)1
990年第56巻1072ページにWを直描する方法が
報告されている。2. Description of the Related Art Conventionally, as a wiring forming method, there are a method using photolithography, a direct drawing method using a laser vapor deposition method, and the like. Regarding the latter, see, for example, G. FIG. Bl
Applied Physics Letters 1 by ack et al.
A method of directly drawing W has been reported in Vol.
【0003】[0003]
【発明が解決しようとする課題】上述した従来のフォト
リソグラフィーを使う方法は、フォトマスクの作成に加
え、成膜,レジスト塗布,露光,現像,エッチング,レ
ジスト除去の6工程が必要で、時間・費用がかかる欠点
がある。また気相成長法によるレーザ直描法では、所望
の膜厚を有する配線を形成するためには、気相での原料
供給に起因して描画速度が低く制限されるために、スル
ープットを高く取れない欠点がある。The above-described method using the conventional photolithography requires six steps of film formation, resist coating, exposure, development, etching, and resist removal in addition to the preparation of a photomask. There are disadvantages that are expensive. Further, in the laser direct writing method by the vapor phase growth method, in order to form a wiring having a desired film thickness, the drawing speed is limited low due to the supply of the raw material in the gas phase, so that a high throughput cannot be obtained. There are drawbacks.
【0004】[0004]
【課題を解決するための手段】本発明の配線形成方法
は、表面に絶縁膜を有する基板上への配線形成方法にお
いて、基板全面にシリコン薄膜を堆積させて、その表面
を水素ターミネートする工程と、前記工程を施した基板
上に集光したレーザ光を照射しながら基板をレーザ光に
対して相対的に走査して水素ターミネーションを所望の
パターン形状に除去する工程と、その後に、気相成長法
により、配線物質を前記パターン形状に選択成長する工
程と、最後にシリコン薄膜を絶縁膜化もしくはエッチン
グ除去する工程からなることを特徴とする。また、前記
記載の配線形成方法において、ジメチルアルミニウムハ
イドライドもしくは、トリメチルアルミニウムとジメチ
ルアルミニウムハイドライドの分子間化合物を配線物質
成長の原料ガスとして用いることを特徴とする。According to the present invention, there is provided a method for forming a wiring on a substrate having an insulating film on the surface, comprising the steps of: depositing a silicon thin film on the entire surface of the substrate and terminating the surface with hydrogen. A step of scanning the substrate relative to the laser beam while irradiating the substrate with the laser beam condensed on the above-described process to remove hydrogen termination into a desired pattern shape; The method is characterized by comprising a step of selectively growing a wiring material in the pattern shape by a method, and a step of finally forming a silicon thin film into an insulating film or removing it by etching. In the above-described wiring forming method, dimethylaluminum hydride or an intermolecular compound of trimethylaluminum and dimethylaluminum hydride is used as a source gas for growing a wiring material.
【0005】[0005]
【作用】例えば、ジメチルアルミニウムハイドライドを
用いて選択気相化学成長法でアルミニウムを形成する
と、シリコン上には、アルミニウムが堆積し、シリコン
酸化膜上にはアルミニウムが堆積せず、選択性が得られ
ることが、第50回応用物理学会学術講演会予稿集63
1ページ講演番号29p−D−1に新澤等による報告が
ある。このジメチルアルミニウムハイドライドを用いた
選択成長のプロセスにおいて、シリコン薄膜の表面を水
素ターミネートした場合と、水素ターミネートしないで
シリコンの清浄表面を露出させた場合との間で、基板温
度が210℃から230℃の範囲で、水素ターミネート
しない基板上にはアルミニウムが成長するのに対し、水
素ターミネートした基板上にはアルミニウムが成長しな
い現象を新たに見いだした。さらに、水素ターミネート
した基板上に集光したレーザ光を照射しながら走査し
て、レーザ光照射部の水素を脱離させてパターンを形成
した後、上記のアルミニウムの選択成長を行うと、水素
を脱離させた部分に再現性よくアルミニウムのパターン
を形成することが可能なことがわかった。パターン形成
用のシリコン薄膜は、アルミニウムの成長後、酸化等の
手法により絶縁膜化する、もしくはエッチング除去す
る。このようにして、基板の上に任意の配線パターンを
形成できる。For example, when aluminum is formed by selective chemical vapor deposition using dimethylaluminum hydride, aluminum is deposited on silicon and aluminum is not deposited on a silicon oxide film, so that selectivity is obtained. Is the 50th Annual Meeting of the Japan Society of Applied Physics Proceedings 63
There is a report by Niizawa et al. In 1-page lecture number 29p-D-1. In the selective growth process using dimethylaluminum hydride, the substrate temperature was 210 ° C. to 230 ° C. between the case where the surface of the silicon thin film was hydrogen-terminated and the case where the clean surface of silicon was exposed without hydrogen termination. A new phenomenon was found that aluminum grows on a substrate without hydrogen termination, whereas aluminum does not grow on a substrate with hydrogen termination. Furthermore, after scanning while irradiating the laser beam condensed on the hydrogen-terminated substrate, a pattern is formed by desorbing hydrogen in the laser beam irradiating portion, and the above-mentioned selective growth of aluminum is performed, hydrogen is removed. It was found that it was possible to form a pattern of aluminum with good reproducibility on the desorbed portion. After the growth of aluminum, the silicon thin film for pattern formation is turned into an insulating film by a technique such as oxidation or removed by etching. In this way, an arbitrary wiring pattern can be formed on the substrate.
【0006】[0006]
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例における主要工程によって
形成された基板の断面図である。本実施例はシリコン集
積回路における配線の形成に適用した場合である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of a substrate formed by a main process according to one embodiment of the present invention. This embodiment is a case where the present invention is applied to formation of a wiring in a silicon integrated circuit.
【0007】標準的な集積回路製作法を用いて形成した
基板に、最初の工程である多結晶シリコン膜を形成した
後の構造を図1(a)に示す。基板1は、素子領域を含
むシリコン2と層間絶縁膜となるSiN膜からなる絶縁
膜3からなる。多結晶シリコン薄膜4は、基板表面を一
面に覆えるだけの厚みがあればよく、この実施例では、
スパッタ法により100オングストローム厚の多結晶シ
リコン膜4を堆積する。多結晶シリコン薄膜4の堆積の
直後に、同じチェンバ内で水素プラズマを発生させ、基
板1を水素プラズマに曝して、多結晶シリコン薄膜4の
表面を水素ターミネートさせる。次に基板1を、集光し
たレーザ光5を、真空中で照射できるチェンバーに移動
する。レーザ光源は、アルゴンイオンレーザで、基板1
上のビーム径は1μm、基板の走査速度は10cm/
s、照射強度は40mWとした。図1(b)に示すよう
にレーザ光5を走査して、レーザ光5の照射部の多結晶
シリコン薄膜4を局所的に加熱して、水素を脱離させ
る。次にジメチルアルミニウムハイドライドの熱CVD
を行うチェンバーに基板1を大気に曝すことなく移動
し、基板温度215℃でアルミニウムを選択成長させ
た。アルミニウム配線の成長条件は、キャリア水素流量
60sccm、チェンバ全圧力2Torr、ジメチルア
ルミニウムハイドライド分圧0.5Torrである。こ
の工程により、図1(c)に示すように、アルミニウム
配線6を選択的に成長させる。最後に、アルミニウム配
線部以外の多結晶シリコン膜4を基板温度300℃にし
て酸素プラズマに曝して、図1(d)に示すように、酸
化(多結晶シリコン膜4を二酸化シリコン7に変える)
することにより全工程を終了する。FIG. 1A shows a structure after a polycrystalline silicon film, which is the first step, is formed on a substrate formed using a standard integrated circuit manufacturing method. The substrate 1 includes silicon 2 including an element region and an insulating film 3 made of an SiN film serving as an interlayer insulating film. The polycrystalline silicon thin film 4 only needs to have a thickness enough to cover the entire surface of the substrate. In this embodiment,
A polycrystalline silicon film 4 having a thickness of 100 Å is deposited by a sputtering method. Immediately after the deposition of the polycrystalline silicon thin film 4, a hydrogen plasma is generated in the same chamber, and the substrate 1 is exposed to the hydrogen plasma to hydrogen terminate the surface of the polycrystalline silicon thin film 4. Next, the substrate 1 is moved to a chamber where the focused laser beam 5 can be irradiated in a vacuum. The laser light source is an argon ion laser and the substrate 1
The upper beam diameter is 1 μm, and the scanning speed of the substrate is 10 cm /
s, and the irradiation intensity was 40 mW. As shown in FIG. 1B, the laser beam 5 is scanned to locally heat the polycrystalline silicon thin film 4 in the portion irradiated with the laser beam 5 to desorb hydrogen. Next, thermal CVD of dimethyl aluminum hydride
The substrate 1 was moved to a chamber for performing the above without exposing the substrate 1 to the atmosphere, and aluminum was selectively grown at a substrate temperature of 215 ° C. The growth conditions for the aluminum wiring are a carrier hydrogen flow rate of 60 sccm, a chamber total pressure of 2 Torr, and a dimethyl aluminum hydride partial pressure of 0.5 Torr. Through this step, as shown in FIG. 1C, the aluminum wiring 6 is selectively grown. Finally, the polycrystalline silicon film 4 other than the aluminum wiring portion is exposed to oxygen plasma at a substrate temperature of 300 ° C. to oxidize (change the polycrystalline silicon film 4 into silicon dioxide 7) as shown in FIG.
By doing so, all the steps are completed.
【0008】配線形成に要する時間は、各工程に要する
時間の和であるが、図1(a)及び(d)のプロセス
は、処理する膜の厚みが薄いため、各々5分程度で終了
する。また、図1(b)のプロセスでは、標準的なゲー
トアレイの配線の場合で、1チップ当り5分程度であ
る。図1(c)の工程はアルミニウム膜の成膜速度が、
4000オングストローム/s程度と高速でかつ、基板
全面に一括してプロセスが行われるために基板1枚当た
り2分程度で工程を終了できる。これらのことから、レ
ーザ気相成長法により配線を形成する場合に比べ、プロ
セス時間は、数個程度のチップを形成する場合でも10
0分の1以下で、特に数10から数100のチップを製
作するような場合には、さらに著しく高いスループット
が得られる。また通常のフォトリソグラフィー工程を用
いる場合に比べ、工程数は4工程前後と少なく各工程を
連続したドライプロセスで構成できること、マスク作成
が不要で配線パターンの変更が容易なことなど、試作段
階や、小量多品種の製造プロセスとして従来に無い大き
な利点を有する。The time required for forming the wiring is the sum of the time required for each step, but the processes in FIGS. 1A and 1D are each completed in about 5 minutes because the thickness of the film to be processed is small. . Further, in the process of FIG. 1B, in the case of standard gate array wiring, it takes about 5 minutes per chip. In the step of FIG. 1C, the deposition rate of the aluminum film is
Since the process is performed collectively over the entire surface of the substrate at a high speed of about 4000 Å / s, the process can be completed in about two minutes per substrate. From these facts, compared with the case where the wiring is formed by the laser vapor deposition method, the processing time is 10 times even when forming about several chips.
In the case of producing chips of less than 1/0, especially tens to hundreds of chips, a much higher throughput can be obtained. Also, compared to the case where a normal photolithography process is used, the number of processes is as small as about four processes, and each process can be configured by a continuous dry process. It has an unprecedented advantage as a small-quantity multi-product manufacturing process.
【0009】なお本実施例では、配線用原料としてジメ
チルアルミニウムハイドライドを用いたが、ジメチルア
ルミニウムハイドライドとトリメチルアルミニウムの分
子間化合物を用いた場合にも同様な選択成長が観測され
たことから、原理的に考えてトリメチルアミンアラン等
の他の有機アルミニウム原料や、他の有機金属原料と有
機アルミニウム原料の混合原料においても同様な選択成
長が可能である。In this embodiment, dimethyl aluminum hydride was used as a wiring material. However, similar selective growth was observed when dimethyl aluminum hydride and an intermolecular compound of trimethyl aluminum were used. In consideration of the above, similar selective growth is possible with other organic aluminum raw materials such as trimethylaminealane or a mixed raw material of another organic metal raw material and an organic aluminum raw material.
【0010】また、パターニングに用いるレーザ光源に
は、他の可視及び紫外のレーザ光源でも、熱的な水素の
脱離もしくは光化学的な脱離作用によりパターニングが
可能なことは言うまでもない。また最後の工程にあるシ
リコン薄膜の処理は、酸化の他、窒化、もしくは、エッ
チング除去する等の手段を用途に応じて選択できる。It is needless to say that other visible and ultraviolet laser light sources can be used for patterning by thermal desorption of hydrogen or photochemical desorption. In the treatment of the silicon thin film in the last step, a means such as nitridation or etching removal other than oxidation can be selected according to the application.
【0011】さらに水素ターミネートしたシリコン薄膜
には、多結晶シリコン薄膜の他に、表面のボンドの構造
に大きな差はないと考えられる水素化アモルファスシリ
コン薄膜も適用できる。本発明を適用可能な基板は、実
施例で述べたシリコン集積回路に限らず、集積回路チッ
プ間の高密度実装配線基板や、平面ディスプレイデバイ
スの配線等へも適用可能である。このような用途では、
総配線長が長いために、レーザ光を直描する工程で、複
数のレーザビームを同時に照射して描画時間を短縮する
ことも有効である。In addition to the polycrystalline silicon thin film, a hydrogenated amorphous silicon thin film which is considered to have no significant difference in the bond structure on the surface can be applied to the hydrogen-terminated silicon thin film. The substrate to which the present invention can be applied is not limited to the silicon integrated circuit described in the embodiment, but is also applicable to a high-density mounting wiring substrate between integrated circuit chips, wiring of a flat display device, and the like. In such applications,
Since the total wiring length is long, it is effective to simultaneously irradiate a plurality of laser beams in the step of directly drawing a laser beam to shorten the drawing time.
【0012】[0012]
【発明の効果】以上説明したように本発明は、工程数
や、作業数を大幅に低減し、高いスループットで、配線
を形成できるので、集積回路等で用いられる配線形成に
かかる費用及び時間を大幅に低減できる利点がある。As described above, according to the present invention, the number of steps and the number of operations can be significantly reduced, and wiring can be formed with high throughput. There is an advantage that it can be greatly reduced.
【図1】本発明の一実施例の主要工程を示すシリコン集
積回路の断面図である。FIG. 1 is a sectional view of a silicon integrated circuit showing main steps of one embodiment of the present invention.
1 基板 2 シリコン 3 絶縁膜 4 多結晶シリコン 5 レーザ光 6 アルミニウム配線 7 酸化シリコン Reference Signs List 1 substrate 2 silicon 3 insulating film 4 polycrystalline silicon 5 laser beam 6 aluminum wiring 7 silicon oxide
フロントページの続き (72)発明者 西山 岩男 東京都港区芝五丁目7番1号日本電気株 式会社内 (72)発明者 新澤 勉 東京都港区芝五丁目7番1号日本電気株 式会社内 (56)参考文献 特開 平4−37121(JP,A) 特開 平2−178930(JP,A) 特開 平3−183769(JP,A) 特開 平3−141635(JP,A) 特開 平4−37133(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872 H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 Continuation of the front page (72) Inventor Iwao Nishiyama 5-7-1 Shiba, Minato-ku, Tokyo Inside the NEC Corporation (72) Inventor Tsutomu Niizawa 5-7-1 Shiba, Minato-ku, Tokyo NEC Corporation In-house (56) References JP-A-4-37121 (JP, A) JP-A-2-178930 (JP, A) JP-A-3-183769 (JP, A) JP-A-3-141635 (JP, A) JP-A-4-37133 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/28-21/288 H01L 21/44-21/445 H01L 29/40-29 / 51 H01L 29/872 H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (2)
成方法において、基板全面にシリコン薄膜を堆積させ
て、その表面を水素ターミネートする工程と、前記工程
を施した基板上に集光したレーザ光を照射しながら基板
をレーザ光に対して相対的に走査して水素ターミネーシ
ョンを所望のパターン形状に除去する工程と、その後
に、気相成長法により、配線物質を前記パターン形状に
選択成長する工程と、最後にシリコン薄膜を絶縁膜化も
しくはエッチング除去する工程からなることを特徴とす
る配線形成方法。In a method for forming a wiring on a substrate having an insulating film on the surface, a step of depositing a silicon thin film on the entire surface of the substrate and terminating the surface with hydrogen, and condensing the light on the substrate having been subjected to the step A step of scanning the substrate relative to the laser beam while irradiating the laser beam to remove hydrogen termination into a desired pattern shape, and thereafter, selectively growing a wiring material in the pattern shape by a vapor phase growth method And forming a silicon thin film as an insulating film or removing the silicon thin film by etching.
て、ジメチルアルミニウムハイドライドもしくは、トリ
メチルアルミニウムとジメチルアルミニウムハイドライ
ドの分子間化合物を配線物質成長の原料ガスとして用い
ることを特徴とする配線形成方法。2. The wiring forming method according to claim 1, wherein dimethyl aluminum hydride or an intermolecular compound of trimethyl aluminum and dimethyl aluminum hydride is used as a source gas for growing a wiring material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401486A JP2985294B2 (en) | 1990-12-12 | 1990-12-12 | Wiring formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401486A JP2985294B2 (en) | 1990-12-12 | 1990-12-12 | Wiring formation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04214629A JPH04214629A (en) | 1992-08-05 |
| JP2985294B2 true JP2985294B2 (en) | 1999-11-29 |
Family
ID=18511312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2401486A Expired - Lifetime JP2985294B2 (en) | 1990-12-12 | 1990-12-12 | Wiring formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985294B2 (en) |
-
1990
- 1990-12-12 JP JP2401486A patent/JP2985294B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04214629A (en) | 1992-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5393577A (en) | Method for forming a patterned layer by selective chemical vapor deposition | |
| US3620833A (en) | Integrated circuit fabrication | |
| CN1291785A (en) | Manufacturing method of semiconductor device | |
| US4693779A (en) | Manufacturing apparatus for semiconductor devices | |
| JP2985294B2 (en) | Wiring formation method | |
| US6169004B1 (en) | Production method for a semiconductor device | |
| JPH071766B2 (en) | Method for manufacturing semiconductor device | |
| JPH0758712B2 (en) | Wiring formation method | |
| US5756154A (en) | Masking methods during semiconductor device fabrication | |
| JPS61228633A (en) | Formation of thin film | |
| JPH0658889B2 (en) | Thin film formation method | |
| JP2997849B2 (en) | Method for forming silicon oxide film | |
| JP2668836B2 (en) | Selective growth method of silicon crystal | |
| JP3009072B2 (en) | Semiconductor surface etching method | |
| JP2714703B2 (en) | Selective epitaxial growth method | |
| JP2586700B2 (en) | Wiring formation method | |
| JPH0677184A (en) | Method for etching semiconductor atomic layer | |
| JPH0682644B2 (en) | Method for manufacturing semiconductor device | |
| JP3115527B2 (en) | Semiconductor surface patterning method | |
| JPS59163831A (en) | Manufacture of semiconductor device and manufacturing apparatus therefor | |
| JPH02152236A (en) | Formation of wiring | |
| JPH0713944B2 (en) | Chemical vapor deposition | |
| JPH05209271A (en) | Selective cvd method | |
| JPH05243211A (en) | Silicon oxide film forming method | |
| JPH0574708A (en) | Crystal growth method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |