JP2999520B2 - Method for manufacturing semiconductor light emitting device - Google Patents
Method for manufacturing semiconductor light emitting deviceInfo
- Publication number
- JP2999520B2 JP2999520B2 JP18568990A JP18568990A JP2999520B2 JP 2999520 B2 JP2999520 B2 JP 2999520B2 JP 18568990 A JP18568990 A JP 18568990A JP 18568990 A JP18568990 A JP 18568990A JP 2999520 B2 JP2999520 B2 JP 2999520B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- emitting device
- semiconductor light
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 title claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 44
- 238000005253 cladding Methods 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 238000010030 laminating Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- MODGUXHMLLXODK-UHFFFAOYSA-N [Br].CO Chemical compound [Br].CO MODGUXHMLLXODK-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 ［発明の属する技術分野］ この発明は、レーザ発振に用いられる半導体発光素子
の製造方法に関するものであり、さらに詳しくは長距離
光通信、光計測機器等に用いる埋込み型半導体発光素子
の製造方法に関する。Description: TECHNICAL FIELD [0001] The present invention relates to a method for manufacturing a semiconductor light emitting device used for laser oscillation, and more particularly to an embedded type used for long-distance optical communication, optical measurement equipment, and the like. The present invention relates to a method for manufacturing a semiconductor light emitting device.
［従来の技術］ 第２図（ａ）乃至（ｄ）は、従来の埋込み型半導体発
光素子の製造方法を示す工程図である。[Prior Art] FIGS. 2A to 2D are process diagrams showing a conventional method for manufacturing a buried semiconductor light emitting device.
上記埋込み型半導体発光素子は、まず第２図（ａ）に
示すように、例えばｐ−InP基板21上にｐ−InPからなる
第１のクラッド層22、ｐ−InGaAsPからなる活性層23及
び、ｎ−InPからなる第２のクラッド層24を液相結晶成
長により順次成長させてダブルヘテロ接合を形成し、次
いで第２図（ｂ）に示すように、上記ダブルヘテロ接合
を形成する各層をエッチングしてメサストライプ状の突
出部25を形成したのち、第２図（ｃ）に示すように、上
記基板21上の上記突出部25の形成されていない領域に第
１の電流阻止層26、及び、第２の電流阻止層27を液相結
晶成長により順次成長させることによって製造されてい
た。上記埋込み型半導体発光素子は、さら第２図（ｄ）
に示すように、上記構成の上下に金属電極層28a及び28b
を形成することにより完成する。First, as shown in FIG. 2 (a), the buried type semiconductor light emitting device includes, for example, a first cladding layer 22 made of p-InP, an active layer 23 made of p-InGaAsP on a p-InP substrate 21, and A second heterojunction is formed by sequentially growing a second cladding layer 24 made of n-InP by liquid phase crystal growth, and then, as shown in FIG. 2 (b), etching the layers forming the double heterojunction. After the formation of the mesa-stripe protruding portions 25, as shown in FIG. 2 (c), the first current blocking layer 26 and the first current blocking layer 26 are formed on the substrate 21 where the protruding portions 25 are not formed. The second current blocking layer 27 has been manufactured by sequentially growing the second current blocking layer 27 by liquid phase crystal growth. The above embedded semiconductor light emitting device is further shown in FIG.
As shown in the figure, metal electrode layers 28a and 28b
To complete.
第２図（ｄ）に示す構成を有する上記埋込み型半導体
発光素子では、上記金属電極層28a及び28b間に電圧を印
加すると、メサストライプ25の形成されている部分で
は、基板21から第１のクラッド層22、活性層23、第２の
クラッド層24の順に電流が流れて活性層23にて発光が得
られ、メサストライプ25以外の領域では第１の電流阻止
層26と第２の電流阻止層27とが逆バイアスになって電流
が流れない様に設計されている。In the embedded semiconductor light emitting device having the configuration shown in FIG. 2D, when a voltage is applied between the metal electrode layers 28a and 28b, the portion where the mesa stripe 25 is formed is separated from the substrate 21 by the first A current flows in the order of the cladding layer 22, the active layer 23, and the second cladding layer 24, and light emission is obtained in the active layer 23. In a region other than the mesa stripe 25, the first current blocking layer 26 and the second current blocking The layer 27 is designed to be reverse biased so that no current flows.
［発明が解決しようとする課題］ しかしながら、上記従来の製造方法により得られる半
導体発光素子では、ｎ−InPからなる第１の電流阻止層
を液相結晶成長させる際に第２のクラッド層の側面にも
InP融液が付着し、そのまま第２の電流阻止層を成長さ
せるために、メサストライプ側面に沿った界面を通じて
第１の電流阻止層と第２のクラッド層との間で電流がリ
ークするとの問題がある。メサストライプ以外の領域に
電流がリークすると、発光効率が低下したり、闘値電流
が増大することになる。[Problems to be Solved by the Invention] However, in the semiconductor light emitting device obtained by the above-described conventional manufacturing method, when the first current blocking layer made of n-InP is subjected to liquid crystal growth, the side surface of the second cladding layer is formed. Also
The problem that the current leaks between the first current blocking layer and the second cladding layer through the interface along the side of the mesa stripe in order for the InP melt to adhere and grow the second current blocking layer as it is. There is. If the current leaks to a region other than the mesa stripe, the luminous efficiency decreases and the threshold current increases.
アイ、イー、イー、イー、ジャーナル オブ クアン
タム エレクトロニクス、No.5、1985、p.452〜453（Y.
Nakano et.al,″1.3μm Buried−Heterostructure Lase
rs on p−type InP Substrates″,IEEE JOURNAL OF QUA
NTUM ELECTRO−NICS,VOL.QE−21,No.5,MAY,pp.452−45
3,（1985））には、上記問題を解決する構成を有すると
される半導体発光素子が記載されている。上記刊行物記
載の半導体発光素子の構成を第３図に示す。第３図にお
いて、第２図と同一の構成要素には同一の符号を付し
て、詳しい説明を省略する。I, E, E, E, Journal of Quantum Electronics, No. 5, 1985, pp. 452-453 (Y.
Nakano et.al, "1.3μm Buried-Heterostructure Lase
rs on p-type InP Substrates ″, IEEE JOURNAL OF QUA
NTUM ELECTRO-NICS, VOL.QE-21, No.5, MAY, pp.452-45
3, (1985)) describes a semiconductor light-emitting device having a configuration that solves the above problem. FIG. 3 shows the configuration of the semiconductor light emitting device described in the above publication. 3, the same components as those in FIG. 2 are denoted by the same reference numerals, and detailed description thereof will be omitted.
上記刊行物記載の半導体発光素子は、ｐ−InPからな
る第１のクラッド層22を厚くしてｎ−InPからなる第１
の電流阻止層26と第２のクラッド層24との接触を防ぐと
ともに、第１のクラッド層22をｐ−InPからなる第２の
電流阻止層27と接触させる構成となっている。そして、
上記刊行物の記載によれば、ｐ−型半導体を基板とした
場合にはｎ−型半導体同士であるクラッド層と電流阻止
層とが接触しているよりも、ｐ−型半導体同士であるク
ラッド層と電流阻止層とが接触している方が抵抗が高く
なり、電流のリークを低減できるとされている。In the semiconductor light emitting device described in the above publication, the first cladding layer 22 made of p-InP is thickened so that the first cladding layer 22 made of n-InP is thickened.
This prevents the current blocking layer 26 from contacting with the second cladding layer 24 and makes the first cladding layer 22 contact with the second current blocking layer 27 made of p-InP. And
According to the description of the above publication, when a p-type semiconductor is used as a substrate, the cladding that is p-type semiconductors is smaller than the cladding layer and current blocking layer that are n-type semiconductors are in contact with each other. It is said that the more the layer and the current blocking layer are in contact, the higher the resistance and the reduction of current leakage.
ところが、上記刊行物記載の半導体発光素子では、活
性層23の幅（第３図横方向の長さ）が広くなるため、発
振される放射ビームパターンが高次モードになる傾向が
ある。However, in the semiconductor light emitting device described in the above publication, the width of the active layer 23 (length in the horizontal direction in FIG. 3) is widened, so that the emitted radiation beam pattern tends to be in a higher mode.
この発明は、上述のような課題を解決するためになさ
れたもので、その目的は、放射ビームが基本モードで発
振され、高い発光効率と低い闘値電流が得られる半導体
発光素子の製造方法を提供することである。The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a semiconductor light-emitting device in which a radiation beam is oscillated in a fundamental mode and high luminous efficiency and low threshold current are obtained. To provide.
［課題を解決するための手段］ この発明に係る半導体発光素子の製造方法は、半導体
基板上に第１のクラッド層、第１の組成からなる活性
層、及び該第１の組成とは異なる第２の組成からなる第
２のクラッド層が順次積層されてなるメサストライプ状
の突出部を有する半導体発光素子の製造方法において、
前記半導体基板上であって、前記突出部に隣り合う領域
に、第１の電流阻止層を構成するための第２の組成から
なる隣接層を形成する工程と、前記隣接層を所定の厚さ
までメルトエッチングして、第１の電流阻止層を形成し
た後、該第１の電流阻止層上に第２の電流阻止層を形成
する工程とを有するものである。[Means for Solving the Problems] According to a method for manufacturing a semiconductor light emitting device according to the present invention, a first cladding layer, an active layer having a first composition, and a first cladding layer different from the first composition are formed on a semiconductor substrate. In a method for manufacturing a semiconductor light emitting device having a mesa stripe-shaped protrusion in which a second cladding layer having a composition of 2 is sequentially laminated,
Forming an adjacent layer of a second composition for forming a first current blocking layer on a region adjacent to the protrusion on the semiconductor substrate; and reducing the adjacent layer to a predetermined thickness. Forming a first current blocking layer by melt etching, and then forming a second current blocking layer on the first current blocking layer.
また、前記突出部は、前記半導体基板上に前記第１の
クラッド層、前記活性層、及び前記第２のクラッド層を
積層し、該第２のクラッド層上であって、該突出部の形
成予定領域上に選択形成されたマスク層をマスクとして
エッチングにより形成され、該マスク層は前記半導体層
のエッチング時にもマスクとして用いることができる。The projecting portion may be formed by stacking the first cladding layer, the active layer, and the second cladding layer on the semiconductor substrate, and forming the projecting portion on the second cladding layer. The mask layer is formed by etching using a mask layer selectively formed on a predetermined region as a mask, and the mask layer can be used as a mask also when etching the semiconductor layer.
［作用］ 本発明の製造方法によれば、第１の電流阻止層を形成
する半導体層を一旦メサストライプ状突出部と同じ高さ
まで成長させたのち、メルトエッチングにより所定の厚
さにする。このとき、第２のクラッド層は前記第１の電
流阻止層を形成する半導体層と同じ第２の組成からなる
半導体で形成されているので、前記メルトエッチングに
ともない、第２のクラッド層の第１の電流阻止層を形成
する半導体層に接している面が同時にエッチングを受け
る。[Operation] According to the manufacturing method of the present invention, the semiconductor layer forming the first current blocking layer is once grown to the same height as the mesa-stripe-shaped protrusion, and then is made to have a predetermined thickness by melt etching. At this time, the second cladding layer is formed of a semiconductor having the same second composition as the semiconductor layer forming the first current blocking layer. The surface in contact with the semiconductor layer forming one current blocking layer is simultaneously etched.
従って、第１の電流阻止層の上面が第２のクラッド層
の下面よりも低くなるように形成されることにより、第
１の組成からなる活性層をエッチングすることなく、第
２のクラッド層の側面の第１の電流阻止層を形成する半
導体層と接していた部分を確実に除去できる。次いで、
前記第１の電流阻止層及び第２のクラッド層とは異なる
型の半導体からなる第２の電流阻止層を前記第１の電流
阻止層上に成長させることにより、第１の電流阻止層と
第２のクラッド層とがより完全に分離された構成の半導
体発光素子が得られる。Therefore, by forming the upper surface of the first current blocking layer to be lower than the lower surface of the second cladding layer, the second cladding layer can be formed without etching the active layer having the first composition. The portion of the side surface that was in contact with the semiconductor layer forming the first current blocking layer can be reliably removed. Then
By growing a second current blocking layer made of a semiconductor of a different type from the first current blocking layer and the second cladding layer on the first current blocking layer, the first current blocking layer and the second current blocking layer are formed. Thus, a semiconductor light emitting device having a configuration in which the cladding layer 2 and the cladding layer 2 are completely separated can be obtained.
また、前記エッチングをメルトエッチングとしたの
で、第１の電流阻止層の表面が空気に曝されることがな
いので、第１の電流阻止層の形成に連続して、第２の電
流阻止層が形成される。Also, since the etching is performed by melt etching, the surface of the first current blocking layer is not exposed to air, so that the second current blocking layer is continuously formed with the first current blocking layer. It is formed.
［発明の実施の形態］ 以下、添付した図面を参照して、この発明の実施例に
ついて説明する。Embodiments of the present invention will be described below with reference to the accompanying drawings.
第１図（ａ）乃至（ｆ）は、本発明に係わる半導体発
光素子の製造方法を示す工程図である。1 (a) to 1 (f) are process diagrams showing a method for manufacturing a semiconductor light emitting device according to the present invention.
本実施例では、先ず、第１図（ａ）に示すように、ｐ
−InP基板１上に液相結晶成長によりｐ−InP、ｐ−InGa
AsP、及び、ｎ−InPを順次成長させ、第１のクラッド層
２、活性層３、及び、第２のクラッド層４をそれぞれ形
成する。本実施例の半導体発光素子では、上記第１のク
ラッド層２、活性層３、及び、第２のクラッド層４の各
層によりダブルヘテロ接合が形成されている。次いで、
第２のクラッド層４上にエッチングマスクとなるSio2な
どの誘電体薄膜５をCVD法またはスパッタリング法など
により所定のパターンに形成する。上記SiO2薄膜５は、
第２のクラッド層４上に幅２μｍ程度のストライプ状に
パターニングされている。In this embodiment, first, as shown in FIG.
P-InP, p-InGa by liquid-phase crystal growth on InP substrate 1
AsP and n-InP are sequentially grown to form a first cladding layer 2, an active layer 3, and a second cladding layer 4, respectively. In the semiconductor light emitting device of this embodiment, a double hetero junction is formed by each of the first cladding layer 2, the active layer 3, and the second cladding layer 4. Then
A dielectric thin film 5 such as Sio 2 serving as an etching mask is formed on the second cladding layer 4 in a predetermined pattern by a CVD method or a sputtering method. The SiO 2 thin film 5 is
The second cladding layer 4 is patterned in a stripe shape having a width of about 2 μm.
次に、第１図（ｂ）に示すように、臭素メタノール溶
液を用いSio2薄膜５をエッチングマスクとして、上記第
１のクラッド層２、活性層３、及び、第２のクラッド層
４の各層をエッチングしメサストライプ６を形成する。
このようにしてメサストライプ６を形成することによ
り、メサストライプ６の高さは約1.5μｍ、活性層３の
幅が約1.5μｍとなる。活性層３の幅が1.5μｍであれ
ば、放射ビームは基本モードで発振され、高次モードに
はならない。なお、この工程は従来技術と同様にして行
えばよく電流のリーク抑制には無関係であるので、活性
層３は基本モード発振に好ましい幅になるように任意に
設定することができる。Next, as shown in FIG. 1 (b), each layer of the first cladding layer 2, the active layer 3, and the second cladding layer 4 is formed by using a bromine methanol solution and using the Sio 2 thin film 5 as an etching mask. Is etched to form a mesa stripe 6.
By forming the mesa stripe 6 in this manner, the height of the mesa stripe 6 is about 1.5 μm, and the width of the active layer 3 is about 1.5 μm. If the width of the active layer 3 is 1.5 μm, the radiation beam oscillates in the fundamental mode and does not enter the higher mode. Note that this step may be performed in the same manner as in the related art, and is irrelevant to the current leakage suppression. Therefore, the active layer 3 can be arbitrarily set so as to have a preferable width for the fundamental mode oscillation.
次に、第１図（ｃ）に示すように、ｐ−InP基板１上
のメサストライプ６が形成されていない領域に、液層結
晶成長によりｎ−InP層７を形成する。ここで、ｎ−InP
層７は、第２のクラッド層４の上面と同じ高さまで成長
させる。Next, as shown in FIG. 1C, an n-InP layer 7 is formed on the p-InP substrate 1 in a region where the mesa stripe 6 is not formed by liquid crystal growth. Where n-InP
The layer 7 is grown to the same height as the upper surface of the second cladding layer 4.
次に、InP未飽和融液を用いSio2薄膜５をエッチング
マスクとしてｎ−InP層７をメルトエッチングし、第１
図（ｄ）に示すように、第１の電流阻止層7aを形成す
る。ｎ−InP層７はその上面が第２のクラッド層４の下
面よりも低くなる厚さまでメルトバックされることが好
ましい。ｎ−InP層７を上記のようなメルトバックさせ
ることにより、第２のクラッド層４はｎ−InP層７と同
一の組成であるので同時にメルトエッチングを受け、ｎ
−InP層７と接触していた部分4aが除去される。Next, the n-InP layer 7 is melt-etched using an InP unsaturated melt and the Sio 2 thin film 5 as an etching mask,
As shown in FIG. 4D, a first current blocking layer 7a is formed. It is preferable that the n-InP layer 7 is melted back to such a thickness that its upper surface is lower than the lower surface of the second cladding layer 4. By causing the n-InP layer 7 to melt back as described above, the second cladding layer 4 has the same composition as the n-InP layer 7 and is simultaneously subjected to melt etching, and
-The portion 4a that has been in contact with the InP layer 7 is removed.
次に、第１図（ｅ）に示すように、第１の電流阻止層
7a上にｐ−InP層を成長させ、第２の電流阻止層８を形
成する。Next, as shown in FIG. 1 (e), a first current blocking layer
A second current blocking layer 8 is formed by growing a p-InP layer on 7a.
上記第２の電流阻止層８は、第２のクラッド層のｎ−
InP層７と接触していた部分4aが除去されてできた第２
のクラッド層４の新しい面4bと接触するように形成され
るので、第１のクラッド層7aと第２のクラッド層４との
分離がより完全になり、電流のリークが低減される。The second current blocking layer 8 is formed of an n-
The second portion formed by removing the portion 4a in contact with the InP layer 7
Is formed so as to be in contact with the new surface 4b of the first cladding layer 4, the separation between the first cladding layer 7a and the second cladding layer 4 becomes more complete, and the current leakage is reduced.
本発明の製造方法においては、上記第１の電流阻止層
7aの形成に連続して第２の電流阻止層８の形成を行うこ
とができる。一般に一度空気中に露出されたInP層上に
再びInP層を液相結晶成長させることは困難であるが、
上記したようにInP未飽和融液によるメルトエッチング
を用いると、メルトエッチング直後に再びInP層を液相
結晶成長させることが可能になる。In the manufacturing method of the present invention, the first current blocking layer
The second current blocking layer 8 can be formed following the formation of 7a. In general, it is difficult to grow an InP layer again on the InP layer once exposed to air by liquid phase crystal growth,
As described above, when melt etching using an InP-unsaturated melt is used, it becomes possible to grow the InP layer again in a liquid crystal just after the melt etching.
最後に、第１図（ｆ）に示すように、Sio2薄膜５を除
去し金属電極9a及び9bを形成することにより半導体発光
素子が得られる。上記Sio2薄膜５の除去は、例えばフッ
酸によるウェットエッチングなどにより行うことができ
る。また、金属電極9a及び9bの形成は、従来公知の方法
により行うことができる。Finally, as shown in FIG. 1 (f), the semiconductor light emitting device is obtained by removing the Sio 2 thin film 5 and forming the metal electrodes 9a and 9b. The removal of the Sio 2 thin film 5 can be performed by, for example, wet etching with hydrofluoric acid. The metal electrodes 9a and 9b can be formed by a conventionally known method.
［発明の効果］ 以上詳しく説明したように、本発明の製造方法によれ
ば、第１の電流阻止層を形成する際のメルトエッチング
により第２のクラッド層の側面が同時にエッチングを受
け、その後に第２の電流阻止層が形成されるので、第１
の電流阻止層と第２のクラッド層がより完全に分離さ
れ、メサストライプ以外の領域への電流のリークを低減
することができる。従って、発光効率が高められるとと
もに闘値電流が低減された半導体発光素子が得られる。[Effects of the Invention] As described in detail above, according to the manufacturing method of the present invention, the side surfaces of the second cladding layer are simultaneously etched by melt etching when forming the first current blocking layer, and thereafter, Since the second current blocking layer is formed, the first
The current blocking layer and the second cladding layer are more completely separated from each other, and current leakage to a region other than the mesa stripe can be reduced. Therefore, a semiconductor light emitting device having improved luminous efficiency and reduced threshold current can be obtained.
また、本発明の製造方法では、メサストライプ以外の
領域への電流のリークを避けるためのメルトバックの工
程等と無関係に活性層３を形成することができるので、
活性層を所望する幅に設定でき、複雑な制御や工程を経
ることなしに電流のリークを低減して、放射ビームを基
本モードで確実に発振できる半導体発光素子が製造でき
る。Further, according to the manufacturing method of the present invention, the active layer 3 can be formed irrespective of a melt-back step or the like for avoiding a current leak to a region other than the mesa stripe.
The active layer can be set to a desired width, a current leak can be reduced without going through complicated control and steps, and a semiconductor light emitting device that can reliably oscillate a radiation beam in a fundamental mode can be manufactured.
第１図（ａ）乃至（ｆ）は本発明に係わる半導体発光素
子の製造方法の一実施例の工程を示す一部断面図であ
り、 第２図（ａ）乃至（ｄ）は従来の半導体発光素子の製造
方法の一例の工程を示す一部断面図であり、 第３図は他の従来の半導体発光素子の他の例の構成を示
す一部断面図である。 １……ｐ−InP基板、 ３……活性層 ４……第２のクラッド層、 4a……エッチングによる除去部分、 ６……第１の電流阻止層。1 (a) to 1 (f) are partial cross-sectional views showing steps of an embodiment of a method for manufacturing a semiconductor light emitting device according to the present invention, and FIGS. 2 (a) to 2 (d) are conventional semiconductor devices. FIG. 3 is a partial cross-sectional view illustrating a process of an example of a method for manufacturing a light-emitting element, and FIG. 3 is a partial cross-sectional view illustrating the configuration of another example of another conventional semiconductor light-emitting element. 1 ... p-InP substrate 3 ... active layer 4 ... second cladding layer 4a ... part removed by etching 6 ... first current blocking layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鹿島 保昌 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭63−261773（ＪＰ，Ａ) 特開 昭61−281574（ＪＰ，Ａ) 特開 昭55−24442（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 3/18 ＪＩＣＳＴファイル（ＪＯＩＳ)──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Yasumasa Kashima 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. (56) References JP-A-63-261773 (JP, A) JP-A JP-A-61-281574 (JP, A) JP-A-55-24442 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01S 3/18 JICST file (JOIS)
Claims (2)
組成からなる活性層、及び該第１の組成とは異なる第２
の組成からなる第２のクラッド層が順次積層されてなる
メサストライプ状の突出部を有する半導体発光素子の製
造方法において、 前記半導体基板上であって、前記突出部に隣り合う領域
に、第１の電流阻止層を構成するための第２の組成から
なる隣接層を形成する工程と、 前記隣接層を所定の厚さまでメルトエッチングして、第
１の電流阻止層を形成した後、該第１の電流阻止層上に
第２の電流阻止層を形成する工程と、 を有することを特徴とする半導体発光素子の製造方法。A first cladding layer formed on a semiconductor substrate, an active layer having a first composition, and a second cladding layer having a second composition different from the first composition.
In a method for manufacturing a semiconductor light emitting device having a mesa-stripe-shaped protrusion formed by sequentially laminating a second cladding layer having the following composition, a first region is provided on a region adjacent to the protrusion on the semiconductor substrate. Forming an adjacent layer made of a second composition for forming a current blocking layer, and melt-etching the adjacent layer to a predetermined thickness to form a first current blocking layer. Forming a second current blocking layer on the current blocking layer according to (1).
１のクラッド層、前記活性層、及び前記第２のクラッド
層を積層し、該第２のクラッド層上であって、該突出部
の形成予定領域上に選択形成されたマスク層をマスクと
してエッチングにより形成され、該マスク層は前記半導
体層のエッチング時にもマスクとして用いることを特徴
とする請求項１記載の半導体発光素子の製造方法。2. The semiconductor device according to claim 1, wherein the first clad layer, the active layer, and the second clad layer are laminated on the semiconductor substrate, and the second clad layer is formed on the second clad layer. 2. The semiconductor light-emitting device according to claim 1, wherein the mask layer is formed by etching using a mask layer selectively formed on a region where a portion is to be formed, and the mask layer is used as a mask even when the semiconductor layer is etched. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18568990A JP2999520B2 (en) | 1990-07-13 | 1990-07-13 | Method for manufacturing semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18568990A JP2999520B2 (en) | 1990-07-13 | 1990-07-13 | Method for manufacturing semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0472784A JPH0472784A (en) | 1992-03-06 |
| JP2999520B2 true JP2999520B2 (en) | 2000-01-17 |
Family
ID=16175143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18568990A Expired - Fee Related JP2999520B2 (en) | 1990-07-13 | 1990-07-13 | Method for manufacturing semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2999520B2 (en) |
-
1990
- 1990-07-13 JP JP18568990A patent/JP2999520B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0472784A (en) | 1992-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5227015A (en) | Method of fabricating semiconductor laser | |
| JP2716693B2 (en) | Semiconductor laser | |
| JP2718342B2 (en) | Semiconductor laser and method of manufacturing the same | |
| US5949808A (en) | Semiconductor laser and method for producing the same | |
| JP2950028B2 (en) | Method for manufacturing optical semiconductor device | |
| JP2999520B2 (en) | Method for manufacturing semiconductor light emitting device | |
| JP3344096B2 (en) | Semiconductor laser and manufacturing method thereof | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP3108183B2 (en) | Semiconductor laser device and method of manufacturing the same | |
| JPH0927656A (en) | Manufacture of ridge waveguide semiconductor laser | |
| JP4164248B2 (en) | Semiconductor element, manufacturing method thereof, and semiconductor optical device | |
| JP2523643B2 (en) | Semiconductor laser device | |
| JPS6077486A (en) | Manufacturing method of semiconductor laser device | |
| JPH09181388A (en) | Mask for forming buried layer of buried-type semiconductor laser and manufacture of buried-type semiconductor laser | |
| JPH0810780B2 (en) | Method for manufacturing semiconductor laser | |
| JPH0213470B2 (en) | ||
| JP2839539B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JPH06232493A (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JPH06188507A (en) | Quantum wire semiconductor laser and manufacturing method thereof | |
| JPH09214026A (en) | Optical semiconductor device and its manufacturing method | |
| JPS61276284A (en) | Manufacture of buried type semiconductor laser | |
| JPH10209568A (en) | Manufacture of semiconductor optical device | |
| JPH0548209A (en) | Semiconductor optical device and manufacturing method thereof | |
| JP2001085794A (en) | Semiconductor light-emitting element | |
| JPH04151888A (en) | Manufacture of semiconductor laser device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |