JP3010664B2 - プログラマブル・リード・オンリー・メモリ - Google Patents
プログラマブル・リード・オンリー・メモリInfo
- Publication number
- JP3010664B2 JP3010664B2 JP568690A JP568690A JP3010664B2 JP 3010664 B2 JP3010664 B2 JP 3010664B2 JP 568690 A JP568690 A JP 568690A JP 568690 A JP568690 A JP 568690A JP 3010664 B2 JP3010664 B2 JP 3010664B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- row
- area
- dummy
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 210000004027 cell Anatomy 0.000 claims description 74
- 238000012360 testing method Methods 0.000 claims description 21
- 210000000352 storage cell Anatomy 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 102200091804 rs104894738 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電気的にデータを書き込むことのできるプ
ログラマブル・リード・オンリー・メモリ（以下、Ｐ−
ROMと記す）に関し、特に、テスト用固定記憶セルを有
するＰ−ROMに関するものである。
ログラマブル・リード・オンリー・メモリ（以下、Ｐ−
ROMと記す）に関し、特に、テスト用固定記憶セルを有
するＰ−ROMに関するものである。
［従来の技術］ Ｐ−ROMは、ユーザーが記憶セル毎に記憶させるデー
タを事由に書き込める融通性をもつのであって、情報処
理、制御の各種分野において多用されている。このよう
なＰ−ROMの記憶セルとしては、第３図（ａ）、（ｂ）
に示す接合破壊型のものと第４図（ａ）、（ｂ）に示す
ヒューズ溶断型のものが知られている。
タを事由に書き込める融通性をもつのであって、情報処
理、制御の各種分野において多用されている。このよう
なＰ−ROMの記憶セルとしては、第３図（ａ）、（ｂ）
に示す接合破壊型のものと第４図（ａ）、（ｂ）に示す
ヒューズ溶断型のものが知られている。
接合破壊型のものは、未書き込み状態では第３図
（ａ）の91に示すようにオープンベーストランジスタと
なる素子を用いるものであって、この状態では非導通状
態を保つ。このセルに対しエミッタ・ベース間を焼きつ
けて短絡させて書き込みを行うと、第３図（ｂ）に示す
ように、セルはダイオード化されたトランジスタ92とな
る。
（ａ）の91に示すようにオープンベーストランジスタと
なる素子を用いるものであって、この状態では非導通状
態を保つ。このセルに対しエミッタ・ベース間を焼きつ
けて短絡させて書き込みを行うと、第３図（ｂ）に示す
ように、セルはダイオード化されたトランジスタ92とな
る。
ヒューズ溶断型のものは、第４図（ａ）に示すよう
に、ダイオード93とヒューズ94から構成され、未書き込
み状態では導通状態にある。このセルのデータ書き込み
後の状態を第４図（ｂ）に示す。
に、ダイオード93とヒューズ94から構成され、未書き込
み状態では導通状態にある。このセルのデータ書き込み
後の状態を第４図（ｂ）に示す。
ところで、このようなセルへのデータ書き込みに際し
て書き込み歩留まりの問題がある。従来から行われてき
た歩留まり向上対策としては、ダミーセル方式がある。
これは、正規の記憶セルマトリックスの他に、予め製造
段階で適当な論理情報パターンを書き込んだテスト用固
定記憶セルを行方向および／または列方向に増設し、こ
れを通して列または行デコーダおよび出力回路の各機能
試験を行うものである。
て書き込み歩留まりの問題がある。従来から行われてき
た歩留まり向上対策としては、ダミーセル方式がある。
これは、正規の記憶セルマトリックスの他に、予め製造
段階で適当な論理情報パターンを書き込んだテスト用固
定記憶セルを行方向および／または列方向に増設し、こ
れを通して列または行デコーダおよび出力回路の各機能
試験を行うものである。
第５図は、この種ダミーセルを有する従来のＰ−ROM
の構成図である。この例では、行デコーダ10で選択され
る８本の行線000X〜111Xと、行デコーダ20で選択される
８本の列線000Y〜111Yとの各交点には、未書き込み状態
（この状態を“0"とする）の固定記憶セル30が配置され
ている。更に、列線の外に、ダミー列線70が設けられ、
これと各行線との間にダミーセル40と40aとが交互に接
続されている。同様に行線側にもダミー行線80が設けら
れ、これと各行線との間にダミーセル40と40aとが交互
に接続されている。ここで、ダミーセル40は正規の記憶
セル30と同様の寸法に形成された未書き込み状態（すな
わち、“0"状態）のセルであり、ダミーセル40aは予め
製造段階でデータ“1"が書き込まれた状態に製造された
セルである。このように構成されたダミーセル列52とダ
ミーセル行62に対する試験は次のように行われる。ダミ
ーセル列52側に対する試験は、ダミー列線70と行デコー
ダ10でデコーダされた行線000X〜111Xとをアクセスして
順次ダミーセル40、40aを読み出し、この読み出し情報
と作り込まれたダミーセルの記憶内容とを比較すること
により行われ、これらが一致していれば良品、不一致で
あれば不良品と判定される。ダミーセル行62側の試験も
同様に行われる。かかる方法によれば、行、配列配線間
の短絡不良、行、列デコード不良、および出力回路の不
良の一部を検出できる。
の構成図である。この例では、行デコーダ10で選択され
る８本の行線000X〜111Xと、行デコーダ20で選択される
８本の列線000Y〜111Yとの各交点には、未書き込み状態
（この状態を“0"とする）の固定記憶セル30が配置され
ている。更に、列線の外に、ダミー列線70が設けられ、
これと各行線との間にダミーセル40と40aとが交互に接
続されている。同様に行線側にもダミー行線80が設けら
れ、これと各行線との間にダミーセル40と40aとが交互
に接続されている。ここで、ダミーセル40は正規の記憶
セル30と同様の寸法に形成された未書き込み状態（すな
わち、“0"状態）のセルであり、ダミーセル40aは予め
製造段階でデータ“1"が書き込まれた状態に製造された
セルである。このように構成されたダミーセル列52とダ
ミーセル行62に対する試験は次のように行われる。ダミ
ーセル列52側に対する試験は、ダミー列線70と行デコー
ダ10でデコーダされた行線000X〜111Xとをアクセスして
順次ダミーセル40、40aを読み出し、この読み出し情報
と作り込まれたダミーセルの記憶内容とを比較すること
により行われ、これらが一致していれば良品、不一致で
あれば不良品と判定される。ダミーセル行62側の試験も
同様に行われる。かかる方法によれば、行、配列配線間
の短絡不良、行、列デコード不良、および出力回路の不
良の一部を検出できる。
第６図に、ダミーセルを配したＰ−ROMの他に従来例
を示す。同図において、第５図の部分と同等の部分につ
いては同一の参照番号が付されている。この例では、ダ
ミーセル列53、ダミーセル行63にはすべて、正規の記憶
セル30と同一形状の未書き込み状態のダミーセル40が配
されている。このＰ−ROMに対するダミーセル列53側の
試験は、ダミー列線70と行デコーダ10で選択されたダミ
ーセル40に対し、ユーザー側で使用される書き込み仕様
に従って書き込みを行い、書き込みの成否を判定するこ
とによって行なう。ダミーセル行63側についても同様の
試験を行なう。この方法によれば、ダミーセルに対し書
き込み仕様と同一の書き込み試験を行うことで、先の従
来例での試験項目の外に、正規の固定記憶セルに対する
書き込み特性試験を等価的に行うことができる。
を示す。同図において、第５図の部分と同等の部分につ
いては同一の参照番号が付されている。この例では、ダ
ミーセル列53、ダミーセル行63にはすべて、正規の記憶
セル30と同一形状の未書き込み状態のダミーセル40が配
されている。このＰ−ROMに対するダミーセル列53側の
試験は、ダミー列線70と行デコーダ10で選択されたダミ
ーセル40に対し、ユーザー側で使用される書き込み仕様
に従って書き込みを行い、書き込みの成否を判定するこ
とによって行なう。ダミーセル行63側についても同様の
試験を行なう。この方法によれば、ダミーセルに対し書
き込み仕様と同一の書き込み試験を行うことで、先の従
来例での試験項目の外に、正規の固定記憶セルに対する
書き込み特性試験を等価的に行うことができる。
［発明が解決しようとする課題］ Ｐ−ROMにおいて記憶セルは、製造工程におけるばら
つきにより、第３図（ａ）の接合破壊型のものにあって
はエミッタ、ベースの面積が、第４図（ａ）のヒューズ
溶断型のものにあってはヒューズ面積がばらつく。そし
て、上記各部分の面積は書き込みを行うために必要とな
る電流値と直接関係しているので、これらの面積のばら
つきは書き込み状態の成否に大きな影響を与える。しか
るに、従来のＰ−ROMにあっては、上記の各面積のばら
つきが許容範囲内のものであるか否かを判定する有効な
手立てがなかったので、メーカー側では書き込み不良と
なりうる製品をも良品として出荷せざるをえず、そのた
め、ユーザー側での書き込み不良率を一定以下に抑える
ことができなかった。
つきにより、第３図（ａ）の接合破壊型のものにあって
はエミッタ、ベースの面積が、第４図（ａ）のヒューズ
溶断型のものにあってはヒューズ面積がばらつく。そし
て、上記各部分の面積は書き込みを行うために必要とな
る電流値と直接関係しているので、これらの面積のばら
つきは書き込み状態の成否に大きな影響を与える。しか
るに、従来のＰ−ROMにあっては、上記の各面積のばら
つきが許容範囲内のものであるか否かを判定する有効な
手立てがなかったので、メーカー側では書き込み不良と
なりうる製品をも良品として出荷せざるをえず、そのた
め、ユーザー側での書き込み不良率を一定以下に抑える
ことができなかった。
［課題を解決するための手段］ 本発明のＰ−ROMは、マトリックス状に配置された正
規の固定記憶セルと、行方向および／または列方向に増
設されている複数のダミーセルとを具備するものであっ
て、ダミーセルは、その面積が少なくとも２種類の異な
る広さになされ、そして、ダミーセルのうち一部はその
面瀬が正規の固定記憶セルの面積より大きい広さに形成
されかつ正規の書き込み条件で書き込み可能に構成され
ている。
規の固定記憶セルと、行方向および／または列方向に増
設されている複数のダミーセルとを具備するものであっ
て、ダミーセルは、その面積が少なくとも２種類の異な
る広さになされ、そして、ダミーセルのうち一部はその
面瀬が正規の固定記憶セルの面積より大きい広さに形成
されかつ正規の書き込み条件で書き込み可能に構成され
ている。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明の一実施例を示す構成図である。同
図において、第５図の従来例の部分と同等の部分には同
一の参照番号が付されているので重複する説明は省略す
る。
図において、第５図の従来例の部分と同等の部分には同
一の参照番号が付されているので重複する説明は省略す
る。
本実施例では、第１図に示すように、ダミーセル列50
において、製造段階で予め“1"が書き込まれたダミーセ
ル40aと未書き込み状態のダミーセル（41、42、43）が
交互に配置される。未書き込み状態のダミーセルのう
ち、ダミーセル41は、正規の固定記憶セル30より小さい
（面積で５％縮小）形状に、ダミーセル42は、セル30よ
り幾分大きい（面積で５％増大）形状に、また、ダミー
セル43は、セル30より大きい（面積で10％増大）形状に
形成されている。ダミーセル行60においても、“1"が書
き込まれたダミーセル40aと、正規の固定記憶セル30と
は表面積が異なる未書き込み状態のダミーセル（41、4
2、43）とが交互に配置されている。
において、製造段階で予め“1"が書き込まれたダミーセ
ル40aと未書き込み状態のダミーセル（41、42、43）が
交互に配置される。未書き込み状態のダミーセルのう
ち、ダミーセル41は、正規の固定記憶セル30より小さい
（面積で５％縮小）形状に、ダミーセル42は、セル30よ
り幾分大きい（面積で５％増大）形状に、また、ダミー
セル43は、セル30より大きい（面積で10％増大）形状に
形成されている。ダミーセル行60においても、“1"が書
き込まれたダミーセル40aと、正規の固定記憶セル30と
は表面積が異なる未書き込み状態のダミーセル（41、4
2、43）とが交互に配置されている。
このチップの状態で、このダミーセル列50とダミーセ
ル行60を用いることにより、第５図の従来例と同じく
行、列配線間の短絡不良、行あるいは列デコーダの不
良、および出力回路の不良の一部を検出することができ
る。
ル行60を用いることにより、第５図の従来例と同じく
行、列配線間の短絡不良、行あるいは列デコーダの不
良、および出力回路の不良の一部を検出することができ
る。
また、未書き込み状態のダミーセル41〜43に書き込み
を行うことにより、次のようにして、記憶セルのばらつ
きの程度について判定を行うことができる。いま、正常
に製造された製品に関しては、ダミーセル41、42につい
ては正常に書き込みができるが、ダミーセル43について
は書き込みはできないものとする（すなわち、ダミーセ
ル43に書き込みを行うには、正規の書き込み電流では小
さすぎる）。
を行うことにより、次のようにして、記憶セルのばらつ
きの程度について判定を行うことができる。いま、正常
に製造された製品に関しては、ダミーセル41、42につい
ては正常に書き込みができるが、ダミーセル43について
は書き込みはできないものとする（すなわち、ダミーセ
ル43に書き込みを行うには、正規の書き込み電流では小
さすぎる）。
書き込み試験では、製品がダミーセルに関して上記の
ように書き込みができるものであるかか否かを試験す
る。試験の結果、仮に、ダミーセル43についても書き込
みができたとすると、その製品については記憶セルが異
常に小さく製造されていることになるので不良と判定す
る。また、逆にダミーセル42に対して書き込みが行えな
い場合には、その製品は記憶セルが異常に大きく製造さ
れているものであるから、不良と判定する。
ように書き込みができるものであるかか否かを試験す
る。試験の結果、仮に、ダミーセル43についても書き込
みができたとすると、その製品については記憶セルが異
常に小さく製造されていることになるので不良と判定す
る。また、逆にダミーセル42に対して書き込みが行えな
い場合には、その製品は記憶セルが異常に大きく製造さ
れているものであるから、不良と判定する。
第２図は、本発明の他に実施例を示す構成図である。
この実施例の先の実施例と相違する点は、ダミーセル列
51においてもダミーセル行61においても全てのダミーセ
ルを未書き込み状態とした点である。すなわち、ダミー
セル列51（ダミーセル行61）は、正規の記憶セル30の面
積より小さい面積のダミーセル41、同一の面積のダミー
セル40、幾分大きい面積のダミーセル42および大きい面
積のダミーセル43によって構成されている。この実施例
によれば、先の実施例と同様に、製品の寸法ばらつきが
許容範囲内にあるか否かの試験ができる外、メーカー側
で、ユーザー側で使用される書き込み仕様に基づいた書
き込み試験を実施することができる。
この実施例の先の実施例と相違する点は、ダミーセル列
51においてもダミーセル行61においても全てのダミーセ
ルを未書き込み状態とした点である。すなわち、ダミー
セル列51（ダミーセル行61）は、正規の記憶セル30の面
積より小さい面積のダミーセル41、同一の面積のダミー
セル40、幾分大きい面積のダミーセル42および大きい面
積のダミーセル43によって構成されている。この実施例
によれば、先の実施例と同様に、製品の寸法ばらつきが
許容範囲内にあるか否かの試験ができる外、メーカー側
で、ユーザー側で使用される書き込み仕様に基づいた書
き込み試験を実施することができる。
［発明の効果］ 以上説明したように、本発明は、Ｐ−ROMにおいて、
固定記憶セルに増設されているテスト用固定記憶セルの
未書き込み状態のセルの面積を固定記憶セルと比べ種々
の大きさに設定したものであるので、本発明によれば、
製造ばらつきが許容範囲内であるか否かの判定を兼ねた
書き込み試験を実施できる。したがって、本発明によれ
ば、ばらつきが少なく、書き込み歩留まりのよい高品質
のＰ−ROMを提供することができる。さらに、上記ばら
つきに関する試験データを製造ラインにフィードバック
することにより、適切な工程管理が可能となり、よりば
らつきの少ない製品を製造することができるようにな
る。
固定記憶セルに増設されているテスト用固定記憶セルの
未書き込み状態のセルの面積を固定記憶セルと比べ種々
の大きさに設定したものであるので、本発明によれば、
製造ばらつきが許容範囲内であるか否かの判定を兼ねた
書き込み試験を実施できる。したがって、本発明によれ
ば、ばらつきが少なく、書き込み歩留まりのよい高品質
のＰ−ROMを提供することができる。さらに、上記ばら
つきに関する試験データを製造ラインにフィードバック
することにより、適切な工程管理が可能となり、よりば
らつきの少ない製品を製造することができるようにな
る。
第１図、第２図は、それぞれ本発明の実施例を示す構成
図、第３図（ａ）、（ｂ）および第４図（ａ）、（ｂ）
は、それぞれ固定記憶セルの回路図、第５図、第６図
は、それぞれ従来例の構成図である。 10……行デコーダ、20……列デコーダ、30……正規の固
定記憶セル、40〜43……ダミーセル（未書き込み状
態）、40a……“1"が書き込まれたダミーセル、50〜53
……ダミーセル列、60〜63……ダミーセル行、70……ダ
ミー列線、80……ダミー行線。
図、第３図（ａ）、（ｂ）および第４図（ａ）、（ｂ）
は、それぞれ固定記憶セルの回路図、第５図、第６図
は、それぞれ従来例の構成図である。 10……行デコーダ、20……列デコーダ、30……正規の固
定記憶セル、40〜43……ダミーセル（未書き込み状
態）、40a……“1"が書き込まれたダミーセル、50〜53
……ダミーセル列、60〜63……ダミーセル行、70……ダ
ミー列線、80……ダミー行線。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 17/00 G11C 17/06
Claims (1)
- 【請求項１】複数の行線と、複数の列線と、前記複数の
行線の中から目的の行線を選択する行線選択回路と、前
記複数の列線の中から目的の列線を選択する列線選択回
路と、前記複数の行線と前記複数の列線とのそれぞれの
交点において行線と列線との間に接続された正規固定記
憶セルと、行線または列線のいずれかに接続された複数
のテスト用固定記憶セルとを具備するプログラマブル・
リード・オンリー・メモリにおいて、前記テスト用固定
記憶セルのうち一部のセルは未書き込み状態においてそ
のセル面積が前記正規固定記憶セルの面積より大きい第
１の広さを有し、前記テスト用固定記憶セルのうち他の
一部のセルは未書き込み状態においてそのセル面積が前
記第１の広さとは異なる第２の広さを有しており、か
つ、そのセル面積が前記正規固定記憶セルの面積より大
きい未書き込みのテスト用固定記憶セルの少なくとも一
部は正規の書き込み条件で書き込み可能に構成されてい
ることを特徴とするプログラマブル・リード・オンリー
・メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP568690A JP3010664B2 (ja) | 1990-01-12 | 1990-01-12 | プログラマブル・リード・オンリー・メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP568690A JP3010664B2 (ja) | 1990-01-12 | 1990-01-12 | プログラマブル・リード・オンリー・メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03209696A JPH03209696A (ja) | 1991-09-12 |
| JP3010664B2 true JP3010664B2 (ja) | 2000-02-21 |
Family
ID=11617986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP568690A Expired - Lifetime JP3010664B2 (ja) | 1990-01-12 | 1990-01-12 | プログラマブル・リード・オンリー・メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3010664B2 (ja) |
-
1990
- 1990-01-12 JP JP568690A patent/JP3010664B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03209696A (ja) | 1991-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960000681B1 (ko) | 반도체메모리장치 및 그 메모리쎌 어레이 배열방법 | |
| US5134584A (en) | Reconfigurable memory | |
| US7984358B1 (en) | Error-correction memory architecture for testing production errors | |
| EP0443989A2 (en) | Sense circuit for reading data stored in nonvolatile memory cells | |
| JPH05274895A (ja) | 半導体記憶装置 | |
| US5406520A (en) | Universal modular memory | |
| US6393378B2 (en) | Circuit and method for specifying performance parameters in integrated circuits | |
| EP0070823A1 (en) | Semiconductor memory redundant element identification circuit | |
| JPH01208795A (ja) | 半導体記憶装置 | |
| US4729117A (en) | Semiconductor memory device | |
| JP3010664B2 (ja) | プログラマブル・リード・オンリー・メモリ | |
| JP3011522B2 (ja) | アレイのメモリ・セルの障害を検査する装置及び方法 | |
| JPS6027120B2 (ja) | プログラマブルメモリ | |
| US6115834A (en) | Method for quickly identifying floating cells by a bit-line coupling pattern (BLCP) | |
| JPS59162699A (ja) | リ−ド・オンリ・メモリ | |
| CN120356506B (zh) | 存储装置的修复方法及修复系统 | |
| JPH02800B2 (ja) | ||
| KR100624286B1 (ko) | 플래시 메모리의 리페어 장치 | |
| JP2001067894A (ja) | 半導体記憶装置 | |
| JPH0232720B2 (ja) | ||
| JP2635065B2 (ja) | 半導体記憶回路 | |
| JP2811580B2 (ja) | Ｌｓｉメモリーのテスト方法 | |
| JP2903540B2 (ja) | 半導体記憶装置 | |
| JP2862943B2 (ja) | 半導体メモリ装置 | |
| JPH04285796A (ja) | 半導体記憶装置 |