JP3022396B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3022396B2 JP3022396B2 JP9130107A JP13010797A JP3022396B2 JP 3022396 B2 JP3022396 B2 JP 3022396B2 JP 9130107 A JP9130107 A JP 9130107A JP 13010797 A JP13010797 A JP 13010797A JP 3022396 B2 JP3022396 B2 JP 3022396B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- semiconductor device
- treatment
- amine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にMOS型FETを有する半導体装置の
製造方法に関する。The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device having a MOS FET.
【0002】[0002]
【従来の技術】近年、半導体装置の微細化及び高集積化
に伴い、MOS型トランジスタのゲート酸化膜(絶縁
膜)の薄膜化が進められている。それに伴い、ゲート電
極形成過程におけるゲート酸化膜の劣化や破壊が問題と
なっている。2. Description of the Related Art In recent years, with miniaturization and high integration of semiconductor devices, thinning of a gate oxide film (insulating film) of a MOS transistor has been promoted. Accordingly, deterioration and destruction of the gate oxide film during the gate electrode formation process have become a problem.
【0003】従来のMOS型トランジスタを有する半導
体装置の製造方法を図4に基いて説明する。図4(a)
に示すように、まず、シリコン基板11の主面上にフィ
ールド酸化膜12を形成する。その後、図4(b)に示
すように、ゲート酸化膜13を熱酸化により基板全面に
形成する。A method of manufacturing a semiconductor device having a conventional MOS transistor will be described with reference to FIG. FIG. 4 (a)
First, a field oxide film 12 is formed on a main surface of a silicon substrate 11 as shown in FIG. Thereafter, as shown in FIG. 4B, a gate oxide film 13 is formed on the entire surface of the substrate by thermal oxidation.
【0004】次いで図4(c)に示すように、ゲート酸
化膜13に対し何ら薬品処理を施さず、或いは、ゲート
酸化膜13に対しSPM洗浄、HPM洗浄を施した後
に、CVD法により、ゲート電極となる多結晶シリコン
14を形成する。その後、多結晶シリコン14をドライ
エッチング等によってパターニングしてゲート電極に成
形し、その後イオン注入により不純物を導入し、ソース
またはドレインとなる拡散層領域を形成することによっ
て、MOS型トランジスタを完成させていた。Next, as shown in FIG. 4C, the gate oxide film 13 is not subjected to any chemical treatment, or the gate oxide film 13 is subjected to SPM cleaning and HPM cleaning, and then the gate oxide film 13 is subjected to a CVD method. Polycrystalline silicon 14 serving as an electrode is formed. Thereafter, the polycrystalline silicon 14 is patterned by dry etching or the like to form a gate electrode, and then impurities are introduced by ion implantation to form a diffusion layer region serving as a source or a drain, thereby completing a MOS transistor. Was.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、図4に
示す従来の技術においては、ゲート酸化膜13の初期耐
圧に対する対策が不充分であるため、ゲート酸化膜13
の初期耐圧不良が発生するという問題があった。However, in the prior art shown in FIG. 4, since the measures against the initial breakdown voltage of the gate oxide film 13 are insufficient, the gate oxide film 13
There is a problem that the initial withstand voltage failure occurs.
【0006】本発明の目的は、ゲート酸化膜の初期耐圧
不良を防止し、信頼性の高い半導体装置の製造方法を提
供することにある。An object of the present invention is to provide a method of manufacturing a highly reliable semiconductor device by preventing a failure in initial withstand voltage of a gate oxide film.
【0007】[0007]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、ゲート絶縁
膜上にゲート電極膜を形成する工程を含む半導体装置の
製造方法であって、前記ゲート電極膜を形成する前処理
工程にて、前記ゲート絶縁膜の表面をアミン系溶剤で処
理するものである。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device including a step of forming a gate electrode film on a gate insulating film, In a pretreatment step of forming the gate electrode film, the surface of the gate insulating film is treated with an amine-based solvent.
【0008】また前記アミン系溶剤の処理には、少なく
とも、浸漬処理,スプレー処理,スピンナー処理を含む
ものである。[0008] The treatment with the amine-based solvent includes at least immersion treatment, spray treatment, and spinner treatment.
【0009】また前記ゲート電極膜は、ポリシリコンか
らなるものである。Further, the gate electrode film is made of polysilicon.
【0010】また前記ゲート絶縁膜は、熱酸化により形
成される薄膜である。[0010] The gate insulating film is a thin film formed by thermal oxidation.
【0011】また前記アミン系溶剤として、モノエタノ
ールアミン70%、ジメチルスルホシド30%の溶液を
用い、この溶液を用いて、ゲート絶縁膜上のフォトレジ
ストの除去と、フォトレジストから露出したゲート絶縁
膜の表面処理とを同一工程にて行うものである。Also, a solution of 70% monoethanolamine and 30% dimethyl sulfoside is used as the amine-based solvent. Using this solution, the photoresist on the gate insulating film is removed, and the gate insulating exposed from the photoresist is removed. The surface treatment of the film is performed in the same step.
【0012】[0012]
【作用】絶縁膜の表面をアミン系溶剤で処理する。この
ため、絶縁膜とポリシリコンの界面状態が変化し、絶縁
膜の初期耐圧不良を防止できる。The surface of the insulating film is treated with an amine solvent. For this reason, the interface state between the insulating film and the polysilicon changes, so that the initial withstand voltage failure of the insulating film can be prevented.
【0013】[0013]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【0014】(実施形態1)図1は、本発明の実施形態
1に係る半導体装置の製造方法を工程順に示す断面図で
ある。(Embodiment 1) FIG. 1 is a sectional view showing a method for manufacturing a semiconductor device according to Embodiment 1 of the present invention in the order of steps.
【0015】図1(a)に示すように、半導体基板1の
主面上に素子分離領域2を形成し、次に図1(b)に示
すように、基板全面に絶縁膜3を形成する。As shown in FIG. 1A, an element isolation region 2 is formed on a main surface of a semiconductor substrate 1, and then, as shown in FIG. 1B, an insulating film 3 is formed on the entire surface of the substrate. .
【0016】次に、図1(c)に示すように、絶縁膜3
の表面をアミン系の溶剤4で数分間処理する。次いで図
1(d)に示すように、絶縁膜3上に電極膜5を形成す
る。Next, as shown in FIG.
Is treated with an amine solvent 4 for several minutes. Next, as shown in FIG. 1D, an electrode film 5 is formed on the insulating film 3.
【0017】尚、図1(b)に示すアミン系溶剤による
処理後に、絶縁膜3を、アルコール処理,水洗,SPM
洗浄液あるいはHPM洗浄液等にて処理する工程を行な
うようにしてもよい。After the treatment with the amine-based solvent shown in FIG. 1B, the insulating film 3 is subjected to alcohol treatment, water washing, SPM
A step of processing with a cleaning solution, an HPM cleaning solution, or the like may be performed.
【0018】(実施形態2)図2は、本発明の実施形態
2を工程順に示す断面図である。本発明の実施形態2
は、ダイレクトコンタクトを有する半導体装置の製造方
法に応用したものである。(Embodiment 2) FIG. 2 is a sectional view showing Embodiment 2 of the present invention in the order of steps. Embodiment 2 of the present invention
Is applied to a method for manufacturing a semiconductor device having a direct contact.
【0019】図2(a)に示すように、半導体基板1の
主面上に素子分離領域2を形成し、その後、図2(b)
に示すように、基板全面に絶縁膜3を形成する。As shown in FIG. 2A, an element isolation region 2 is formed on the main surface of the semiconductor substrate 1, and thereafter, as shown in FIG.
As shown in FIG. 7, an insulating film 3 is formed on the entire surface of the substrate.
【0020】次に図2(c)に示すように、絶縁膜3上
にフォトレジスト6を塗布し、フォトレジスト6をフォ
トリソグラフによりパターニングし、フォトレジスト6
に、絶縁膜3の一部を露出させる開口6aを形成する。Next, as shown in FIG. 2C, a photoresist 6 is applied on the insulating film 3, and the photoresist 6 is patterned by photolithography.
Then, an opening 6a exposing a part of the insulating film 3 is formed.
【0021】次に図2(d)に示すように、バッファー
ドフッ酸等のエッチング液7を用い、フォトレジスト6
をマスクとして、フォトレジスト6の開口6aに露出し
た絶縁膜3の一部をエッチングして除去する。Next, as shown in FIG. 2D, a photoresist 6 is etched using an etching solution 7 such as buffered hydrofluoric acid.
Is used as a mask, a part of the insulating film 3 exposed in the opening 6a of the photoresist 6 is removed by etching.
【0022】その後、図2(e)に示すように、アミン
系溶剤4であるモノエタノールアミン70%、ジメチル
スルホシキド30%の溶液を用い、フォトレジスト6を
除去するとともに、絶縁膜3の表面の処理を行う。Thereafter, as shown in FIG. 2E, the photoresist 6 is removed using a solution of 70% monoethanolamine and 30% dimethyl sulfoxide, which are amine solvents 4, and the insulating film 3 is removed. Perform surface treatment.
【0023】その後、アルコール処理、水洗およびHP
M洗浄等を行った後に、図2(f)のように、ゲート電
極(電極膜)である多結晶シリコン(ポリシリコン)5
を基板全面に形成する。Thereafter, alcohol treatment, washing with water and HP
After performing M cleaning or the like, as shown in FIG. 2F, a polycrystalline silicon (polysilicon) 5 serving as a gate electrode (electrode film) is formed.
Is formed on the entire surface of the substrate.
【0024】多結晶シリコン5は、パターニングされて
ゲート電極として形成される。このゲート電極5は、絶
縁膜3の一部に開口された開口3aを通してシリコン基
板1に直接接合することとなる。The polycrystalline silicon 5 is patterned to form a gate electrode. The gate electrode 5 is directly bonded to the silicon substrate 1 through an opening 3a opened in a part of the insulating film 3.
【0025】本発明の実施形態2で用いるアミン系溶剤
4であるモノエタノールアミン70%、ジメチルスルホ
シキド30%の溶液には、フォトレジストを剥離する性
質があり、実施形態2では、上述した性質を利用して、
ゲート酸化膜3上のフォトレジスト4の剥離と、ゲート
酸化膜3の表面処理を同時に行うことを特徴としてい
る。The solution of 70% monoethanolamine and 30% dimethyl sulfoxide, which are the amine solvents 4 used in the second embodiment of the present invention, has the property of peeling off the photoresist. Utilizing the nature,
It is characterized in that the removal of the photoresist 4 on the gate oxide film 3 and the surface treatment of the gate oxide film 3 are performed simultaneously.
【0026】なお、実施形態1,2において、前記アミ
ン系溶剤を用いた処理を行なうには、絶縁膜3の表面を
アミン系溶剤4に浸漬させて処理する方法,又は絶縁膜
3の表面にアミン系溶剤4をスプレーして処理する方
法,絶縁膜3を回転させて絶縁膜3の表面にアミン系溶
剤4を噴射して処理する方法等を用いる。In the first and second embodiments, the treatment using the amine-based solvent is carried out by immersing the surface of the insulating film 3 in the amine-based solvent 4 or by treating the surface of the insulating film 3 with the amine-based solvent. A method of spraying the amine-based solvent 4 for treatment, a method of rotating the insulating film 3 to spray the amine-based solvent 4 onto the surface of the insulating film 3, and the like are used.
【0027】(実施例)次に本発明の実施形態1をMO
S型トランジスタを有する半導体装置の製造方法を適用
した例を実施例として説明する。(Example) Next, the first embodiment of the present invention is
An example in which a method for manufacturing a semiconductor device having an S-type transistor is applied will be described as an example.
【0028】図1(a)のように、シリコン基板(半導
体基板)1にフィールド酸化膜(素子分離領域)2を形
成する。その後、図1(b)に示すように、熱酸化によ
り、シリコン基板1上にゲート酸化膜(絶縁膜)3を7
5Å形成する。As shown in FIG. 1A, a field oxide film (element isolation region) 2 is formed on a silicon substrate (semiconductor substrate) 1. Thereafter, as shown in FIG. 1B, a gate oxide film (insulating film) 3 is formed on the silicon substrate 1 by thermal oxidation.
Form 5Å.
【0029】次いで図1(c)に示すように、ゲート酸
化膜3の表面をモノエタノールアミン70%、ジメチル
スルホシキド30%の溶液で約10分間処理する。Next, as shown in FIG. 1C, the surface of the gate oxide film 3 is treated with a solution of 70% monoethanolamine and 30% dimethyl sulfoxide for about 10 minutes.
【0030】その後、アルコール処理、水洗およびHP
M洗浄を行った後に、図1(d)のように、ゲート電極
膜である多結晶シリコン5をゲート酸化膜3上に約15
00Å成長する。その後、多結晶シリコン5をドライエ
ッチング等によってパターニングしてゲート電極を形成
し、イオン注入により不純物を導入し、ソースまたはド
レインとなる拡散層領域を形成することによって、MO
S型トランジスタを完成させる。Thereafter, alcohol treatment, washing with water and HP
After the M cleaning, as shown in FIG. 1D, polycrystalline silicon 5 as a gate electrode film is
Grows $ 00. Thereafter, the polycrystalline silicon 5 is patterned by dry etching or the like to form a gate electrode, impurities are introduced by ion implantation, and a diffusion layer region serving as a source or a drain is formed.
The S-type transistor is completed.
【0031】図3(a)は、図1に示した本発明の実施
例に基いて作成したNチャネルMOS容量を示す断面図
である。以下に製法を簡単に説明する。図1(d)に示
す多結晶シリコン5を形成した後、多結晶シリコン5に
拡散によってN型不純物であるリンを導入する。その
後、多結晶シリコン5をドライエッチング等を用いてパ
ターニングすることによって、MOS型容量の電極5と
して形成する。また、半導体基板1としてP型シリコン
基板を用いる。FIG. 3A is a sectional view showing an N-channel MOS capacitor formed based on the embodiment of the present invention shown in FIG. The manufacturing method will be briefly described below. After forming the polycrystalline silicon 5 shown in FIG. 1D, phosphorus, which is an N-type impurity, is introduced into the polycrystalline silicon 5 by diffusion. Thereafter, the polycrystalline silicon 5 is patterned by using dry etching or the like, thereby forming an electrode 5 of a MOS capacitor. Further, a P-type silicon substrate is used as the semiconductor substrate 1.
【0032】次に、上記手法により作成したNチャネル
MOS型容量のゲート酸化膜3の信頼性を評価するため
に加速破壊試験を行った。Next, an accelerated breakdown test was performed to evaluate the reliability of the gate oxide film 3 of the N-channel MOS type capacitor formed by the above method.
【0033】図3(a)に示すように、面積S=300
×300μm2のNチャネルMOS型容量のゲート酸化
膜3に電流密度J=80mA/cm2となるような定電
流(P−Nトンネル電流)を、ゲート酸化膜3が破壊さ
れるまで流す。破壊に至るまでゲート酸化膜3に注入さ
れた、単位面積当たりの総電荷量Qは、Q=J×t(C
/cm2)で表され、これをQbdと定義する。数多く
(数十個以上)のサンプルに対して同じ試験を行い、得
られたQbdの値を、ワイブル確率紙にプロットし、こ
のグラフの傾きから、破壊の不良モードが推定される。
尚、電流の向きは、基板側が蓄積状態となるように、ゲ
ート電極側に負の電圧を印加した。As shown in FIG. 3A, the area S = 300
A constant current (PN tunnel current) is passed through the gate oxide film 3 of the N-channel MOS type capacitor of 300 μm 2 until the current density J = 80 mA / cm 2 until the gate oxide film 3 is broken. The total charge Q per unit area injected into the gate oxide film 3 up to the breakdown is Q = J × t (C
/ Cm 2 ), which is defined as Qbd. The same test is performed on many (several tens or more) samples, and the obtained Qbd values are plotted on Weibull probability paper. From the slope of the graph, the failure mode of destruction is estimated.
The direction of the current was such that a negative voltage was applied to the gate electrode side so that the substrate side was in the accumulation state.
【0034】次に、信頼性試験の結果を示す。本実施例
に従って作成したNチャネルMOS容量のゲート酸化膜
のQbdと、従来例、すなわちゲート酸化膜をアミン系
溶剤で処理していないNチャネルMOS容量のQbdを
ワイブルプロットしたものを図3(b)に示す。ゲート
酸化膜に初期不良が多く存在する場合、Qbdの値の小
さなサンプル数が増え、ワイブルプロットの傾きは小さ
くなる。Next, the results of the reliability test will be described. FIG. 3B is a Weibull plot of the Qbd of the gate oxide film of the N-channel MOS capacitor formed according to the present embodiment and the Qbd of the N-channel MOS capacitor in which the gate oxide film is not treated with an amine-based solvent. ). When many initial defects exist in the gate oxide film, the number of samples having a small Qbd value increases, and the slope of the Weibull plot decreases.
【0035】従来例で製造したNチャネルMOS容量の
場合、Qbdの小さなサンプルが数多く存在し、直線の
傾きも小さい。これは、ゲート酸化膜の初期不良が数多
く存在していることを示している。In the case of the N-channel MOS capacitor manufactured in the conventional example, there are many samples with small Qbd, and the slope of the straight line is small. This indicates that there are many initial failures of the gate oxide film.
【0036】これに対して、本発明の実施例に従って製
造したNチャネルMOS容量の場合、直線の傾きは大き
い。これらの破壊は、全てゲート酸化膜の真性の耐圧を
示しているものと思われ、初期不良に起因して破壊され
たと考えられるサンプルは、1つも存在していない。On the other hand, in the case of the N-channel MOS capacitor manufactured according to the embodiment of the present invention, the slope of the straight line is large. All of these breakdowns are considered to indicate the intrinsic breakdown voltage of the gate oxide film, and no sample is considered to have been destroyed due to the initial failure.
【0037】[0037]
【発明の効果】以上のように本発明によれば、絶縁膜の
表面をアミン系溶剤で処理することによって、該絶縁膜
上に形成されるポリシリコンの表面の状態が変化するた
め、絶縁膜の初期不良を低減することができ、信頼性の
高い半導体装置の製造を行うことができる。As described above, according to the present invention, the state of the surface of the polysilicon formed on the insulating film is changed by treating the surface of the insulating film with the amine-based solvent. Can be reduced, and a highly reliable semiconductor device can be manufactured.
【図1】本発明の実施形態1を工程順に示す断面図であ
る。FIG. 1 is a cross-sectional view showing a first embodiment of the present invention in the order of steps.
【図2】本発明の実施形態2を工程順に示す断面図であ
る。FIG. 2 is a sectional view showing Embodiment 2 of the present invention in the order of steps.
【図3】(a)は、本発明の実施例の動作形態を示す断
面図、(b)は、本発明及び従来例における動作の結果
を示す特性図である。FIG. 3A is a cross-sectional view illustrating an operation mode of an embodiment of the present invention, and FIG. 3B is a characteristic diagram illustrating a result of an operation in the present invention and a conventional example.
【図4】従来例を示す断面図である。FIG. 4 is a sectional view showing a conventional example.
1 半導体基板(シリコン基板) 2 素子分離領域(フィールド酸化膜) 3 絶縁膜(ゲート酸化膜) 4 多結晶シリコン(ポリシリコン) Reference Signs List 1 semiconductor substrate (silicon substrate) 2 element isolation region (field oxide film) 3 insulating film (gate oxide film) 4 polycrystalline silicon (polysilicon)
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 21/336 H01L 21/316 H01L 21/31 Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/78 H01L 21/336 H01L 21/316 H01L 21/31
Claims (5)
る工程を含む半導体装置の製造方法であって、 前記ゲート電極膜を形成する前処理工程にて、前記ゲー
ト絶縁膜の表面をアミン系溶剤で処理することを特徴と
する半導体装置の製造方法。1. A method of manufacturing a semiconductor device including a step of forming a gate electrode film on the gate insulating film, at a pretreatment step of forming the gate electrode film, the gate
A method for manufacturing a semiconductor device, comprising: treating a surface of an insulating film with an amine-based solvent.
も、浸漬処理,スプレー処理,スピンナー処理を含むも
のであることを特徴とする請求項1に記載の半導体装置
の製造方法。2. The method according to claim 1, wherein the treatment with the amine-based solvent includes at least immersion treatment, spray treatment, and spinner treatment.
なるものであることを特徴とする請求項1に記載の半導
体装置の製造方法。3. The method according to claim 1, wherein the gate electrode film is made of polysilicon.
される薄膜であることを特徴とする請求項1に記載の半
導体装置の製造方法。4. The method according to claim 1, wherein the gate insulating film is a thin film formed by thermal oxidation.
ルアミン70%、ジメチルスルホシド30%の溶液を用
い、 この溶液を用いて、ゲート絶縁膜上のフォトレジストの
除去と、フォトレジストから露出したゲート絶縁膜の表
面処理とを同一工程にて行うことを特徴とする請求項1
に記載の半導体装置の製造方法。5. A solution of 70% monoethanolamine and 30% dimethyl sulfoside as the amine-based solvent. Using this solution, the photoresist on the gate insulating film is removed, and the gate exposed from the photoresist is removed. 2. The method according to claim 1, wherein the surface treatment of the insulating film is performed in the same step.
13. The method for manufacturing a semiconductor device according to item 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9130107A JP3022396B2 (en) | 1997-05-20 | 1997-05-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9130107A JP3022396B2 (en) | 1997-05-20 | 1997-05-20 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321846A JPH10321846A (en) | 1998-12-04 |
| JP3022396B2 true JP3022396B2 (en) | 2000-03-21 |
Family
ID=15026128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9130107A Expired - Fee Related JP3022396B2 (en) | 1997-05-20 | 1997-05-20 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3022396B2 (en) |
-
1997
- 1997-05-20 JP JP9130107A patent/JP3022396B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10321846A (en) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6597046B1 (en) | Integrated circuit with multiple gate dielectric structures | |
| JP4170409B2 (en) | Method for forming a semiconductor device | |
| US6331492B2 (en) | Nitridation for split gate multiple voltage devices | |
| US5328867A (en) | Peroxide clean before buried contact polysilicon deposition | |
| JP2536635B2 (en) | Element isolation method by polysilicon pad LOCOS method | |
| US6461973B1 (en) | Method for forming high quality multiple thickness oxide layers by reducing descum induced defects | |
| JP3022396B2 (en) | Method for manufacturing semiconductor device | |
| JP2000294742A (en) | Method for manufacturing semiconductor device | |
| JP3315064B2 (en) | Manufacturing method of integrated circuit | |
| US8129101B2 (en) | Method for increasing the removal rate of photoresist layer | |
| US6066530A (en) | Oxygen implant self-aligned, floating gate and isolation structure | |
| JPH1140538A (en) | Method for manufacturing semiconductor device | |
| JP3651160B2 (en) | Manufacturing method of semiconductor device | |
| TW202240692A (en) | Method of fabricating semicondoctor device | |
| KR100272264B1 (en) | Manufacturing method of semiconductor device | |
| KR100486109B1 (en) | Manufacturing Method of Analog Semiconductor Device | |
| JP2002289840A (en) | Semiconductor device and manufacturing method thereof | |
| JPH06140410A (en) | Manufacture of semiconductor device | |
| JP2001007217A (en) | Manufacture of semiconductor device | |
| JP3212882B2 (en) | Method for manufacturing semiconductor device | |
| Neumeier et al. | Radiation hard LOCOS field oxide | |
| JP2808933B2 (en) | Method for manufacturing semiconductor device | |
| JP3134778B2 (en) | Method for manufacturing semiconductor device | |
| JP2000012795A (en) | Semiconductor process design method and semiconductor device manufacturing method | |
| US6537887B2 (en) | Integrated circuit fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |